JP7478569B2 - 配線基板、電子装置及び電子モジュール - Google Patents

配線基板、電子装置及び電子モジュール Download PDF

Info

Publication number
JP7478569B2
JP7478569B2 JP2020059290A JP2020059290A JP7478569B2 JP 7478569 B2 JP7478569 B2 JP 7478569B2 JP 2020059290 A JP2020059290 A JP 2020059290A JP 2020059290 A JP2020059290 A JP 2020059290A JP 7478569 B2 JP7478569 B2 JP 7478569B2
Authority
JP
Japan
Prior art keywords
wiring board
mass ratio
layer
insulating substrate
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020059290A
Other languages
English (en)
Other versions
JP2021158290A (ja
Inventor
祐城 竹嶋
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2020059290A priority Critical patent/JP7478569B2/ja
Publication of JP2021158290A publication Critical patent/JP2021158290A/ja
Application granted granted Critical
Publication of JP7478569B2 publication Critical patent/JP7478569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

本開示は、配線基板、電子装置及び電子モジュールに関する。
特許文献1には、基板に、バリアメタル層を挟んで、Al(アルミニウム)系の配線が設けられた配線基板の製造方法について開示されている。この製造方法では、基板の表面に小径の接続孔を形成した後、スパッタ法によって連続的にバリアメタル層と配線層とが成膜される。バリアメタル層としてはTi(チタン)系材料が適用されている。
特開平5-182926号公報
絶縁基板上に導体層を形成する場合、先ず、絶縁基板の表面にシード層又は密着層などの別の薄膜導体を形成する必要がある。一方、上記の薄膜導体は配線基板の熱伝導率を低下させる場合がある。
本開示は、配線基板の熱伝導率を向上させることを目的とする。また、上記の配線基板を用いた電子装置及び電子モジュールを提供することを目的とする。
本開示に係る配線基板は、
絶縁基板と、
絶縁基板上に位置する導体層と、
前記絶縁基板と前記導体層との間に位置する中間層と、
を備え、
前記中間層はCuを含む斑状部を有し、
前記斑状部は、複数の中心領域と、前記複数の中心領域のそれぞれの周囲に位置する複数の雲状領域とを含み、前記中心領域のCuの質量比は、前記雲状領域のCuの質量比と比べて高い
本開示の電子装置は、
上記の配線基板と、
前記配線基板に搭載された電子部品と、
を備える。
本開示の電子モジュールは、
上記の電子装置と、
前記電子装置を搭載したモジュール用基板と、
を備える。
本開示によれば、熱伝導率の高い配線基板、並びに、このような配線基板を用いた電子装置及び電子モジュールを提供することができる。
本開示の実施形態に係る配線基板の縦断面図(A)、配線基板の一部分C1を拡大した縦断面図(B)である。 中間層を示す模式図である。 実施形態に係る配線基板の製造方法の一例を示す図である。 実施例の配線基板の中間層を示すTEM(Transmission Electron Microscope)写真を示す画像図である。 TEM写真から斑状部を有する中間層を抽出した画像図である。 本開示の実施形態に係る電子装置及び電子モジュールを示す図である。
以下、本開示の実施形態について図面を参照して詳細に説明する。
図1は、本開示の実施形態に係る配線基板の縦断面図(A)、配線基板の一部分C1を拡大した縦断面図(B)である。図2は、中間層を示す模式図である。
本実施形態の配線基板10は、絶縁基板12と、絶縁基板12上に位置する導体層14と、絶縁基板12と導体層14との間に位置する中間層16と、を備える。絶縁基板12は、AlN(窒化アルミニウム)を主成分とするセラミック基板である。導体層14は、Cu(銅)を主成分とする。中間層16は、Ti(チタン)、O(酸素)、Cuを主成分として含む。中間層16は、10nm~100nmの厚さを有していてもよい。
図2に示すように、中間層16は、Cuを含む斑状部31を有する。斑状部31は、Cuの質量比が周囲より高い複数の中心領域33と、複数の中心領域33の周囲でCuの質量比がほぼ連続的に変化する雲状領域34とを含み、Cuがまだらに分布した領域である。斑状部31は、Cuに加え、Ti、Oを含有する。Cu、Ti、Oの質量比の合計を100%としたとき、斑状部31においてCuの質量比が大きい領域は、その分、Ti、Oの質量比が小さくなる。以下、中間層16の各部の質量比を、Ti、O、Cuの質量比の合計を100%として表わす。
斑状部31は、Cuの質量比が15at%(アトミックパーセント)以上の領域と定義される。すなわち、中間層16のうち斑状部31以外の領域28はCuの質量比が15at%未満の領域である。中心領域33は、斑状部31の中でCuの質量比が周囲より高い核となる領域と定義される。複数の中心領域33には、Cuの質量比が相対的に低い中心領域33と、Cuの質量比が相対的に高い中心領域33とが含まれてもよい。多くの中心領域33は、Cuの質量比が50at%以上であってもよい。雲状領域34はCuの質量比が15at%以上で、中心領域33から当該中心領域33の外方にかけてCuの質量比が連続的に変化する領域である。斑状部31のTiとOの質量比は、斑状部31以外の領域28のTiとOの質量比よりも小さい。Cu、Ti、Oの質量比は、EDS(Energy dispersive X-ray spectroscopy)により計測できる。
或る中心領域33の周囲に位置する雲状領域34と、隣り合う中心領域33の周囲に位置する雲状領域34とは、接し合い、連なっている。このように、各中心領域33の周囲に位置する雲状領域34は編み目状に連なり、斑状部31は、中間層16の導体層14側から絶縁基板12側にかけて一つに連なっている。また、斑状部31は、層の境界面に沿った方向においても、中間層16の広い範囲に渡って一つに連なっている。斑状部31の雲状領域34は、絶縁基板12及び導体層14と接触していてもよい。
中間層16の断面における斑状部31の面積比率は30%以上であってもよい。TEM画像において、Cuの質量比が高い画素は輝度が高く、Cuの質量比が低い画素は輝度が低い。上記の面積比率は、TEM画像においてCuの質量比が15at%に相当する輝度を閾値として、閾値以上の輝度を有するピクセルを計数することで得られる。
本実施形態の配線基板10によれば、Cuを含んだ斑状部31が中間層16に有することで、中間層16の熱伝導率が高くなり、配線基板10の厚み方向(各層の積層方向)における放熱性を向上できる。また、Cuを含んだ斑状部31により、TiとOの分布領域が分断されることがなく、中間層16を介した絶縁基板12と導体層14との密着性が維持される。さらに、斑状部31のCuの質量比が高い領域同士をTi、Oの成分により高い強度で接合することができる。
さらに、本実施形態の配線基板10によれば、雲状領域34が編み目状に連なり、斑状部31が導体層14側から絶縁基板12側にかけて一つに連なっていることで、上記の放熱性をより向上できる。さらに、雲状領域34が絶縁基板12及び導体層14と接触していることで、上記の放熱性をより向上できる。さらに、斑状部31の面積比率が30%以上であるなど、中間層16の中で斑状部31が大きな割合を占めることで、上記の放熱性をより向上できる。
<製造方法>
図3は、実施形態に係る配線基板の製造方法の一例を示す図である。実施形態の配線基板10は、時系列順に、前処理工程J1、酸化Ti層形成工程J2、無電解Cuめっき及びシンター工程J3、レジスト加工工程J4、電解Cuめっき及びビア充填工程J5、レジスト除去及びエッチング工程J6及びめっき工程J7を経て、製造できる。
前処理工程J1では、異方性エッチング等の表面処理及び洗浄処理がAlNセラミック基板70に行われる。AlNセラミック基板70が絶縁基板12となる。AlNセラミック基板70は、ビア導体が形成されるスルーホールvを有していてもよい。酸化Ti層形成工程J2では、AlNセラミック基板70に有機Ti液71が塗布されかつ焼成される。焼成により、有機Ti液71は、固化された酸化チタン層71Aへと変化する。
無電解Cuめっき及びシンター工程J3では、酸化チタン層71Aを有する絶縁基板12に無電解Cuめっきを施した後、界面の元素を拡散させるシンター処理が行われる。シンター処理により酸化チタン層71Aがシード層として機能する中間層16となる。
レジスト加工工程J4では、例えばDFR(Dry Film Resist)81によりCuめっき層74上に導体層14用のパターンが形成される。電解Cuめっき及びビア充填工程J5では、DFR81のパターンでCuめっき層74上に電解Cuめっきが施され、所定の厚みのCu導体75が形成される。絶縁基板12にスルーホールvが形成されている場合には、電解Cuめっき工程J5で、スルーホールv内にCu導体75が充填される。Cuめっき層74及びCu導体75が導体層14となる。
レジスト除去及びエッチング工程J6では、DFR81、並びに、DFR81下のCuめっき層74と酸化チタン層71Aとがエッチングされる。めっき工程J7では、導体層14の表面にNi(ニッケル)、Pd(パラジウム)、Au(金)が電解めっきされる。
導体層14のパターンが不要な場合には、レジスト加工工程J4及びレジスト除去及びエッチング工程J6が省略されてもよい。また、めっき工程J7は省略されてもよい。
上記の製造方法によれば、シード層がウエットプロセスにより形成され、導体層14がめっきにより形成されるため、真空成膜技術を利用する場合と比較して、配線基板10の製造コストを低減できる。
上記の製造方法のうち、酸化Ti層形成工程J2では、有機Ti液の焼成処理を酸化雰囲気中400℃以上、700℃以下で行う。無電解Cuめっき及びシンター工程J3では、無電解Cuめっきを0.1μm厚~2.0μm厚で行い、シンター処理を、中性雰囲気中300℃~550℃で行う。このような、工程J2、J3の処理により、中間層16に斑状部31を形成できる。
<実施例>
図4は、実施例の配線基板における中間層を示すTEM写真の画像図である。図5は、TEM写真から斑状部を有する中間層を抽出した画像図である。実施例の配線基板は、上述した製造方法により製造されている。図4のTEM写真から、中間層16に斑状部31を確認することができる。図5の画像図は斑状部31が明るく示されるように輝度が調整されている。中間層16を抽出した図5の画像図に対して、斑状部31と斑状部31以外の領域28とを識別する輝度閾値を用いて二値化し、斑状部31の画素をカウントすると、斑状部31の面積比率は52%であった。図5の画像から、斑状部31は雲状領域34が網の目状に連なり、導体層14と絶縁基板12とに接触していることが確認された。さらに、実施例の配線基板について各領域のCuの質量比を計測すると、斑状部31以外の領域28のCuの質量比の平均値は10at%、複数の中心領域33のCuの質量比の平均値は70at%、雲状領域34のCuの質量比の平均値は30at%であった。
斑状部31を有する実施例の配線基板と、中間層16に斑状部31を有さない比較例の配線基板とについて、配線基板10の厚み方向の熱伝導率を計測した結果を示す。比較例の配線基板は、有機T1液の焼成処理を750℃で行い、中間層16のTEM画像から斑状部31が無いことが確認された基板である。実施例の配線基板及び比較例の配線基板の寸法は、共に、縦57mm、横57mm、厚さ11mm、導体層14の厚さ0.1mm、絶縁基板12の厚さ10mm、及び中間層の厚さ30nmである。熱伝導率は、導体層14の上面から絶縁基板12の下面にかけた熱伝導率を示し、レーザフラッシュ法により計測された。
Figure 0007478569000001
上記の計測結果から、実施例の配線基板の厚み方向の放熱性が向上していることが示される。また、斑状部31のTiとOの質量比が、斑状部31以外の領域28のTiとOの質量比以上の場合に対して、斑状部31のTiとOの質量比が、斑状部31以外の領域28のTiとOの質量比よりも小さい場合において、配線基板の厚み方向の放熱性が向上していることが確認できた。
(電子装置及び電子モジュール)
図6は、本開示の実施形態の電子装置及び電子モジュールを示す図である。
本実施形態の電子装置40は、配線基板10に電子部品50が実装されて構成される。電子部品50は、導体層14上の一部に接合材を介して接合されてもよい。電子部品50の電極は、導体層14の一部とボンディングワイヤーを介して電気的に接続されてもよい。電子装置40は、さらに、配線基板10と電子部品50とを収容するパッケージを有する構成であってもよい。
電子部品50としては、LD(Laser Diode)、PD(Photo Diode)、LED(Light Emitting Diode)等の光素子、CCD(Charge Coupled Device)型、CMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、水晶振動子等の圧電振動子、弾性表面波素子、半導体集積回路素子(IC:Integrated Circuit)等の半導体素子、電気容量素子、インダクタ素子又は抵抗器等の種々の電子部品を適用できる。
本実施形態に係る電子モジュール100は、モジュール用基板110に電子装置40を実装して構成される。モジュール用基板110には、電子装置40に加えて、他の電子装置、電子素子及び電気素子などが実装されていてもよい。モジュール用基板110には電極パッド111が設けられ、電子装置40は、電極パッド111に半田等の接合材113を介して接合されてもよい。なお、電子装置40の接合材113が接合される部分には、導体層14と同様に形成された電極14Bが設けられていてもよい。
本実施形態の電子装置40及び電子モジュール100によれば、配線基板10による電子部品50の放熱性が向上し、電子装置40及び電子モジュール100の信頼性を向上できる。
以上、本開示の実施形態について説明した。しかし、本発明は上記実施形態に限られるものでない。例えば、上記実施形態では、中間層がシード層として機能する例を示したが、中間層は例えば真空成膜技術を用いて形成した密着層又はバリア層などとして機能する構成であってもよい。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
10 配線基板
12 絶縁基板
14 導体層
16 中間層
28 斑状部以外の領域
31 斑状部
33 中心領域
34 雲状領域
40 電子装置
50 電子部品
100 電子モジュール
110 モジュール用基板

Claims (7)

  1. 絶縁基板と、
    絶縁基板上に位置する導体層と、
    前記絶縁基板と前記導体層との間に位置する中間層と、
    を備え、
    前記中間層はCuを含む斑状部を有し、
    前記斑状部は、複数の中心領域と、前記複数の中心領域のそれぞれの周囲に位置する複数の雲状領域とを含み、前記中心領域のCuの質量比は、前記雲状領域のCuの質量比と比べて高い
    配線基板。
  2. 前記斑状部は、前記導体層と前記絶縁基板とに接触する、
    請求項1記載の配線基板。
  3. 前記斑状部はTi及びOを含有し、前記斑状部におけるTi及びOの質量比は、前記中間層の前記斑状部以外の部分におけるTi及びOの質量比よりも小さい、
    請求項1又は請求項2記載の配線基板。
  4. 前記絶縁基板は窒化アルミニウムを含むセラミック基板である、
    請求項1から請求項3のいずれか一項に記載の配線基板。
  5. 前記雲状領域のCuの質量比は、前記中心領域から離れるにつれて低くなる、
    請求項1から請求項4のいずれか一項に記載の配線基板。
  6. 請求項1から請求項のいずれか一項に記載の配線基板と、
    前記配線基板に搭載された電子部品と、
    を備える電子装置。
  7. 請求項記載の電子装置と、
    前記電子装置を搭載したモジュール用基板と、
    を備える電子モジュール。
JP2020059290A 2020-03-30 2020-03-30 配線基板、電子装置及び電子モジュール Active JP7478569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020059290A JP7478569B2 (ja) 2020-03-30 2020-03-30 配線基板、電子装置及び電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020059290A JP7478569B2 (ja) 2020-03-30 2020-03-30 配線基板、電子装置及び電子モジュール

Publications (2)

Publication Number Publication Date
JP2021158290A JP2021158290A (ja) 2021-10-07
JP7478569B2 true JP7478569B2 (ja) 2024-05-07

Family

ID=77918785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020059290A Active JP7478569B2 (ja) 2020-03-30 2020-03-30 配線基板、電子装置及び電子モジュール

Country Status (1)

Country Link
JP (1) JP7478569B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218229A (ja) * 1992-01-28 1993-08-27 Toshiba Corp セラミック回路基板

Also Published As

Publication number Publication date
JP2021158290A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI565021B (zh) 連接器總成及其製造方法
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
CN104412381A (zh) 电子元件搭载用基板、电子装置以及摄像模块
JP6400928B2 (ja) 配線基板および電子装置
CN105359632B (zh) 布线基板以及电子装置
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP7478569B2 (ja) 配線基板、電子装置及び電子モジュール
CN105074913B (zh) 陶瓷衬底上的多层金属化
US20100244274A1 (en) Wiring board
JP2007123798A (ja) 配線基板および電子装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP7171894B2 (ja) 配線基板、電子装置及び電子モジュール
JP5956185B2 (ja) 多数個取り配線基板
US10224300B2 (en) Pad structure and manufacturing method thereof
CN102347300A (zh) 芯片封装体及其制造方法
US8413321B2 (en) Module substrate and production method
JP7239610B2 (ja) 配線基板、電子装置及び電子モジュール
CN113228258A (zh) 布线基板、电子装置以及电子模块
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
JP4814750B2 (ja) 多層配線基板及び電子装置、並びにこれらの製造方法
JP2010263056A (ja) 回路基板およびバンプ付き回路基板ならびに電子装置
JP6219695B2 (ja) 配線基板およびそれを備えた半導体装置
JP3189458U (ja) セラミックス回路基板およびセラミックス回路基板を有するパッケージングledモジュール
JPH1154532A (ja) 半導体素子用パッケージ
JP2005019749A (ja) 配線基板および多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240422

R150 Certificate of patent or registration of utility model

Ref document number: 7478569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150