JP2023055392A - 基板、積層構造、及び積層構造の製造方法 - Google Patents

基板、積層構造、及び積層構造の製造方法 Download PDF

Info

Publication number
JP2023055392A
JP2023055392A JP2021164737A JP2021164737A JP2023055392A JP 2023055392 A JP2023055392 A JP 2023055392A JP 2021164737 A JP2021164737 A JP 2021164737A JP 2021164737 A JP2021164737 A JP 2021164737A JP 2023055392 A JP2023055392 A JP 2023055392A
Authority
JP
Japan
Prior art keywords
substrate
electrode
self
assembled film
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021164737A
Other languages
English (en)
Inventor
基裕 山原
Motohiro Yamahara
一幸 登尾
Kazuyuki Noborio
貢士 田口
Koji Taguchi
直登 菅沼
Naoto Suganuma
豊治 寺田
Toyoji Terada
孝志 晴
Takashi Harai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAKIGAKE HANDOTAI KK
Toray Engineering Co Ltd
Original Assignee
SAKIGAKE HANDOTAI KK
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAKIGAKE HANDOTAI KK, Toray Engineering Co Ltd filed Critical SAKIGAKE HANDOTAI KK
Priority to JP2021164737A priority Critical patent/JP2023055392A/ja
Publication of JP2023055392A publication Critical patent/JP2023055392A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】大気中でも表面活性状態を維持できて、微細なチップ実装が可能な基板、積層構造体を実現することを課題とする。【解決手段】基材1表面に形成した電極部3と、前記基材1の表面における前記電極部3以外の前記基材1表面領域に充填した絶縁材4と、前記電極部3及び前記絶縁材4により形成された電極露出面に形成した自己組織化膜5と、を備えた基板10とした。これにより、大気中でも表面活性状態を維持できている基板同士を接合することが可能で、微細なチップ実装が可能な積層構造体を実現することができる。【選択図】図1

Description

本発明は、自己組織化膜を有した基板、積層構造、及び積層構造の製造方法に関する。
プリント基板へのチップの実装やチップ同士の接合、実装において、回路パターン又は電極部間のピッチが狭くなり10μm程度まで小さくなってきている。そのため、従来のはんだ等を用いて電極部と基板の回路パターンとを接合する方法や、電極部を接合してから絶縁材を流し込むような方法では立ちいかなくなっている。
特許文献1には、チップ及び基板の接合表面が金属領域と誘電体領域である絶縁材からなるダイレクト接合(「ハイブリッド接合」ともいう。)でチップと基板を接合するために、プラズマ照射等により接合表面を洗浄する事項が記載されている。
特開2020-509578号公報
しかしながら、特許文献1に記載のものは、プラズマ照射等により洗浄した後、実装機等の真空ではない環境に接合面が晒されるので、洗浄による活性状態を長時間維持することが困難で、酸化等により活性状態が損なわれ、ハイブリッド接合が困難になる恐れがあるという問題がある。また、真空中で実装を行おうとすると、実装機自体をチャンバー内に収納する等装置が大型化し高コストとなるという問題がある。
本発明は、上記問題点を解決して、大気中でも表面活性状態を維持できて、狭電極ピッチの実装が可能な基板、積層構造体を実現することを課題とする。
上記課題を解決するために本発明は、基材表面に形成した電極部と、
前記基材の表面における前記電極部以外の前記基材表面領域に充填した絶縁材と、
前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた基板を提供するものである。
この構成により、自己組織化膜により大気中でも表面活性状態が維持でき、狭電極ピッチの実装を可能とすることができる。
基板であって、前記自己組織化膜は、表面先端の官能基がビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基を含む構成としてもよい。
この構成により、電極部同士の接合、絶縁材同士の接合が可能で、自己組織化膜を介して電極部間の電気的導通が可能である。
また、上記課題を解決するために本発明は、基板同士を接合した積層構造であって、
第1基材の表面に形成した第1電極部と、前記第1基材表面上の前記第1電極部以外の前記第1基材表面領域に充填した第1絶縁材と、前記第1電極部及び前記第1絶縁材により形成された電極露出面に形成した第1自己組織化膜と、を有した第1基板における前記第1自己組織化膜に対して、
第2基材の表面に形成した第2電極部と、前記第2基材表面上の前記第2電極部以外の前記第2基材表面領域に充填した第2絶縁材と、前記第2電極部及び前記第2絶縁材により形成された電極露出面に形成した第2自己組織化膜と、を有した第2基板における前記第2自己組織化膜が対向し、
前記第1電極部の少なくとも一部と前記第2電極部の少なくとも一部が位置合わせされて積層してなることを特徴とする積層構造を提供するものである。
この構成により、第1自己組織化膜及び第2自己組織化膜を介して第1電極部と対向する第2電極部との間は電気的に導通し、第1絶縁材又は第2絶縁材を介した電気的導通はしない積層構造を実現できる。
積層構造であって、前記第1自己組織化膜及び前記第2自己組織化膜は、表面先端の官能基がビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基を含む構成としてもよい。
この構成により、第1基板における自己組織化膜のビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基と、第2基板における自己組織化膜のビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基とが重合して強固な接合状態を保持した積層構造を実現できる。
また、上記課題を解決するために本発明は、自己組織化膜を有する積層構造の製造方法であって、
基材表面に形成した電極部と、前記基材表面上の前記電極部以外の前記基材表面領域に充填した絶縁材と、前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた第1基板、及び第2基板の自己組織化膜同士を対向させて前記第1基板における少なくとも一部の前記電極部と前記第2基板における少なくとも一部の前記電極部との位置合わせを大気中で行う位置合わせ工程と、
位置合わせされた前記第1基板と前記第2基板とを大気中で接合する接合工程と、を備えたことを特徴とする積層構造の製造方法を提供するものである。
この構成により、大気中でも表面活性状態を維持できている基板同士を接合することが可能で、微細なチップ実装が可能な積層構造体を実現することができる。
積層構造の製造方法であって、前記接合工程では、前記第1基板、及び前記第2基板の自己組織化膜に対して、加熱又は紫外線照射を行う構成としてもよい。
この構成により、加熱又は紫外線照射により第1基板におけるビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基と、第2基板におけるビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基とが重合して強固な接合状態を保持した積層構造を実現できる。
本発明によれば、大気中でも表面活性状態を維持できて、微細なチップ実装が可能な基板、積層構造体を実現することができる。
本発明の実施例1における基板を説明する図である。 本発明の実施例1における基板の製造方法を説明する図である。 本発明の実施例1における基板の自己組織化膜を説明する図である。 本発明の実施例2における積層構造を説明する図である。 本発明の実施例2における積層構造の製造方法を説明する図である。
(基板)
本発明の実施例1における基板の構成について、図1を参照して説明する。図1は、本発明の実施例1における基板を説明する図である。
実施例1における基板10は、基材1の表面における回路パターン2と通電可能にバンプ等の電極部3が形成されている。また、基材1の表面における電極部3以外の基材1表面領域には絶縁材4が充填されている。そして、電極部3及び絶縁材4で形成される電極露出面は略面一に構成されている。実施例1における基材1は、シリコンからなるチップであるが、必ずしもこれに限定されず適宜変更が可能である。例えば、ガラス基板、セラミック基板、ガラスエポキシ基板、又はウエハ基板であってもよい。また、電極部3は銅で形成されるが、これも別の材料であってもよい。例えば金、銀等が採用可能である。電極部3の厚さは任意でよいが、実施例1においては1μm程度である。また、電極部3のピッチは狭いところで10μm以下である。絶縁材4は、実施例1においてはSiOで構成しているが、特に制限されるものではなく、任意の絶縁体でよい。
また、電極部3及び絶縁材4の基材1で形成される電極露出面には自己組織化膜5が全面に形成されている。自己組織化膜5は、シランカップリング剤を含む金属アルコキシドの膜からなっており、SAM膜(Self-Assembled Monolayer)とも呼ばれ、分子レベルの厚さ(nmオーダー)で極めて薄く、光を透過して電極部3を視認することができる。また、先端部分(電極部3及び絶縁材4の反対側の部分)に、ビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基を含んでおり(図3(b)参照)、後述するように、基板10同士の積層構造を形成する場合に、これらが重合して強固な接合を実現できる。
従来は、チップ表面を真空チャンバー内でプラズマ洗浄して活性化させても大気中に戻すと活性状態が維持できないため、ハイブリッド接合等のダイレクト実装が困難であった。実施例1における基板10は、自己組織化膜5を表面に有していることで、表面活性状態が大気中でも維持できるので、大気中での電極部3同士の接合、絶縁材4同士の接合を従来の実装機で行うことができる。また、自己組織化膜5で表面が覆われていることで、酸性物質、アルカリ性物質、又は界面活性剤等の強浸透性物質に対する剥離耐性が強い。さらに、自己組織化膜5の厚みがnmオーダーであることから、後述の積層構造における対向する電極部3間にのみ電流が流れるとともに、電極部3のピッチが10μm以下であっても隣接する電極に電流がリークすることなく、狭電極ピッチの実装を実現することができる。
(基板の製造方法)
本発明の実施例1における基板の製造方法について、図2、図3を参照して説明する。図2は、本発明の実施例1における基板の製造方法を説明する図である。図3は、本発明の実施例1における基板の自己組織化膜を説明する図である。
まず、基材1の回路パターン2上に電極部3を形成する電極部形成工程を実施する。電極部3は、真空中で成膜してもよいし、メッキや印刷で形成してもよく、任意の方法で形成できる。次に基材1の表面における電極部3以外の領域に絶縁材を充填する絶縁材充填工程を実施する。充填方法は任意の方法を採用することができる。
次に、自己組織化膜形成工程を実施する。この自己組織化膜形成工程の前に、電極部3及び絶縁材4で形成された表面に対して、表面研磨(例えば、CMP法等)及び、洗浄工程が行われることにより、電極露出面が形成される。そして、自己組織化膜形成工程では、まず、電極部3と絶縁材4が形成された基材1を真空チャンバーCに入れ、真空中でプラズマを照射して表面(電極露出面)をプラズマ洗浄する(図2(a)参照)。次に、真空チャンバーC内に親水性基を付与する蒸発源を真空チャンバーCに供給し、プラズマ発生により形成されたプラズマ雰囲気により基材1における電極部3と絶縁材4の表面(電極露出面)を改質し、親水化する表面親水化モードを実施する(図2(b)参照)。次に、同じ真空チャンバーC内にて、表面が親水化された基材1に対し、自己組織化膜の前駆体材料の加水分解を促進する蒸発源を真空チャンバーCに供給して、親水化された表面(電極露出面)上にSAM膜を形成する自己組織化モードを実施する(図2(c)参照)。
このとき、自己組織化膜の前駆体材料のY部位には、官能基として先端にビニル基、ハイドロキシ基アクリル基、エポキシ基、アミノ基、又はイソシアネート基が含まれており、後述のように、基板10同士の積層構造を形成する場合にこれらビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基同士が重合して強固な接合を実現することができる。なお、上述のビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基は、自己組織化膜の途中の部分の官能基ではない。
次に、同じ真空チャンバーC内にて、水蒸気による加水分解を実施する(図2(d)参照)。これにより、図2(e)の自己組織化モードでは、図3(a)に示すような分子配列になっているものが、図3(b)に示すような脱水・縮合後の分子配列となり、表面から長く伸びながら倒れにくい構造とすることができる。なお、図3の例は、自己組織化膜5の末端にアクリル基を有している場合を示している。
以上の電極部形成工程、絶縁材形成工程、及び自己組織化膜形成工程を経て、基板10とすることができる。自己組織化膜5が形成された基板10は、大気中においても表面が不活性化することなく活性状態を維持することができ、チップの接合を大気中で実施することができる。
このように、実施例1においては、基材表面に形成した電極部と、
前記基材の表面における前記電極部以外の前記基材表面領域に充填した絶縁材と、
前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた基板により、自己組織化膜が形成されていることで、大気中でも表面活性状態が維持でき、微細なチップ実装を可能とすることができる。
(積層構造)
本発明の実施例2は、基板同士を接合した積層構造に関するものである点で、実施例1とは異なっている。実施例2における積層構造について、図4、図5を参照して説明する。図4は、本発明の実施例2における積層構造を説明する図である。図5は、本発明の実施例2における積層構造の製造方法を説明する図である。
実施例2における積層構造100は、第1基材1の表面に形成した第1電極部3と、第1基材1の表面における第1電極部3以外の第1基材1表面領域に充填した第1絶縁材4と、第1電極部3及び第1絶縁材4により形成された電極露出面に形成した第1自己組織化膜5と、を有した第1基板10における第1自己組織化膜5に対して、第2基材1´の表面に形成した第2電極部3´と、第2基材1´の表面における第2電極部3´以外の第2基材1´表面領域に充填した第2絶縁材4´と、第2電極部3´及び第2絶縁材4´により形成された電極露出面に形成した第2自己組織化膜5´と、を有した第2基板10´における第2自己組織化膜5´を対向して接合されている。
このとき、第1電極部3と第2電極部3´とを対向させ位置合わせして接合されている。そのため、nmオーダーの第1自己組織化膜5及び第2自己組織化膜5´を介して、第1電極部3と第2電極部3´との間で電気的な導通が可能となる。しかしながら、全ての第1電極部3と第2電極部3´とを位置合わせされている必要はなく、電子回路の都合に応じて、複数の第1電極部3の少なくとも一部と複数の第2電極部3´の少なくとも一部を対向させ位置合わせして接合した積層構造であればよい。
図4の積層構造100において、対向する第1電極部3の先端と第2電極部3´先端との距離は、第1自己組織化膜5及び第2自己組織化膜5´の長さであるnmオーダーであるから、容易に電気が導通することができる。これに対して、各電極部間の距離は10μm程度であるから電流がリークする恐れはなく、正常に電気回路を構成することができる。
(積層構造の製造方法)
積層構造の製造方法について、図5を参照して説明する。図5は、本発明の実施例2における積層構造の製造方法を説明する図である。
まず、公知の実装機において、第1基板10の第1自己組織化膜5と第2基板10´の第2自己組織化膜5´とを対向させる。そして、第1基板10と第2基板10´との平行出しを行った後、第1基板10における少なくとも一部の電極部3と第2基板10´における少なくとも一部の電極部3´の2次元上の位置合わせを大気中で行う位置合わせ工程を実施する。
このとき、第1基板10における自己組織化膜5、及び第2基板10´における自己組織化膜5´は、ともにnmオーダーの薄い膜であることから、その下の電極部3及び電極部3´の位置を視認できる。そして、実装機のカメラでアライメントマークを確認しつつ電極部3及び電極部3´の位置を確認しながら公知の方法で位置合わせすることができる。
位置合わせ工程が終われば、第1基板10と第2基板10´とを大気中で接合する接合工程を実施する。実装機で第1基板10と第2基板10´との高さ方向の距離をなくし当接させる。その後、50℃から500℃程度に加熱する。加熱時間は、電極部材料により異なるが、数分~数十分程度でよい。
なお、実施例2においては、接合工程において加熱するようにしたが、必ずしもこれに限定されず適宜変更が可能である。例えば、実装後、紫外線を照射するようにしてもよい。
このように、実施例2においては、基板同士を接合した積層構造であって、
第1基材の表面に形成した第1電極部と、前記第1基材表面上の前記第1電極部以外の前記第1基材表面領域に充填した第1絶縁材と、前記第1電極部及び前記第1絶縁材により形成された電極露出面に形成した第1自己組織化膜と、を有した第1基板における前記第1自己組織化膜に対して、
第2基材の表面に形成した第2電極部と、前記第2基材表面上の前記第2電極部以外の前記第2基材表面領域に充填した第2絶縁材と、前記第2電極部及び前記第2絶縁材により形成された電極露出面に形成した第2自己組織化膜と、を有した第2基板における前記第2自己組織化膜が対向し、
前記第1電極部の少なくとも一部と前記第2電極部の少なくとも一部が位置合わせされて積層してなることを特徴とする積層構造により、第1自己組織化膜及び第2自己組織化膜を介して第1電極部と対向する第2電極部との間は電気的に導通し、第1絶縁材又は第2絶縁材を介した電気的導通はしない積層構造を実現できる。
また、自己組織化膜を有する積層構造の製造方法であって、
基材表面に形成した電極部と、前記基材表面上の前記電極部以外の前記基材表面領域に充填した絶縁材と、前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた第1基板、及び第2基板の自己組織化膜同士を対向させて前記第1基板における少なくとも一部の前記電極部と前記第2基板における少なくとも一部の前記電極部との位置合わせを大気中で行う位置合わせ工程と、
位置合わせされた前記第1基板と前記第2基板とを大気中で接合する接合工程と、を備えたことを特徴とする積層構造の製造方法により、大気中でも表面活性状態を維持できている基板同士を接合することが可能で、微細なチップ実装が可能な積層構造とすることができる。
本発明の基板、積層構造、及び積層構造の製造方法は、微細なチップ実装する分野に広く用いることができる。
1:基材 2:回路パターン 3:電極部 4:絶縁材
5:自己組織化膜
10:基板
1´:基材 2´:回路パターン 3´:電極部 4´:絶縁材
5´:自己組織化膜
10´:基板
100:積層構造
C:チャンバー

Claims (6)

  1. 基材表面に形成した電極部と、
    前記基材の表面における前記電極部以外の前記基材表面領域に充填した絶縁材と、
    前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた基板。
  2. 前記自己組織化膜は、表面先端の官能基がビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基を含むことを特徴とする請求項1に記載の基板。
  3. 基板同士を接合した積層構造であって、
    第1基材の表面に形成した第1電極部と、前記第1基材表面上の前記第1電極部以外の前記第1基材表面領域に充填した第1絶縁材と、前記第1電極部及び前記第1絶縁材により形成された電極露出面に形成した第1自己組織化膜と、を有した第1基板における前記第1自己組織化膜に対して、
    第2基材の表面に形成した第2電極部と、前記第2基材表面上の前記第2電極部以外の前記第2基材表面領域に充填した第2絶縁材と、前記第2電極部及び前記第2絶縁材により形成された電極露出面に形成した第2自己組織化膜と、を有した第2基板における前記第2自己組織化膜が対向し、
    前記第1電極部の少なくとも一部と前記第2電極部の少なくとも一部が位置合わせされて積層してなることを特徴とする積層構造。
  4. 前記第1自己組織化膜及び前記第2自己組織化膜は、表面先端の官能基がビニル基、ハイドロキシ基、アクリル基、エポキシ基、アミノ基、又はイソシアネート基を含むことを特徴とする請求項3に記載の積層構造。
  5. 自己組織化膜を有する積層構造の製造方法であって、
    基材表面に形成した電極部と、前記基材表面上の前記電極部以外の前記基材表面領域に充填した絶縁材と、前記電極部及び前記絶縁材により形成された電極露出面に形成した自己組織化膜と、を備えた第1基板、及び第2基板の自己組織化膜同士を対向させて前記第1基板における少なくとも一部の前記電極部と前記第2基板における少なくとも一部の前記電極部との位置合わせを大気中で行う位置合わせ工程と、
    位置合わせされた前記第1基板と前記第2基板とを大気中で接合する接合工程と、を備えたことを特徴とする積層構造の製造方法。
  6. 前記接合工程では、前記第1基板、及び前記第2基板の自己組織化膜に対して、加熱又は紫外線照射を行うことを特徴とする請求項5に記載の積層構造の製造方法。

JP2021164737A 2021-10-06 2021-10-06 基板、積層構造、及び積層構造の製造方法 Pending JP2023055392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021164737A JP2023055392A (ja) 2021-10-06 2021-10-06 基板、積層構造、及び積層構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021164737A JP2023055392A (ja) 2021-10-06 2021-10-06 基板、積層構造、及び積層構造の製造方法

Publications (1)

Publication Number Publication Date
JP2023055392A true JP2023055392A (ja) 2023-04-18

Family

ID=86004340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021164737A Pending JP2023055392A (ja) 2021-10-06 2021-10-06 基板、積層構造、及び積層構造の製造方法

Country Status (1)

Country Link
JP (1) JP2023055392A (ja)

Similar Documents

Publication Publication Date Title
TW591765B (en) Method of making electronic element-mounted substrate
US6818836B2 (en) Printed circuit board and its manufacturing method
US8206530B2 (en) Manufacturing method of printed circuit board having electro component
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
WO2010087336A1 (ja) 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
WO2016152728A1 (ja) 電子デバイスの製造方法、および、電子デバイス
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2007059452A (ja) インターポーザ及びその製造方法ならびに電子装置
JP2002043468A (ja) 表裏導通基板及びその製造方法
CN101504937A (zh) 半导体模块
JP2013062473A (ja) 配線基板およびその製造方法
DE102005041099A1 (de) LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
JP2010171414A (ja) 部品内蔵配線基板の製造方法
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
JP5272922B2 (ja) 半導体装置及びその製造方法
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR101014986B1 (ko) 반도체 기판의 접합 방법 및 그것에 의해 제조된 적층체
JP2018107419A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2023055392A (ja) 基板、積層構造、及び積層構造の製造方法
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
US7110241B2 (en) Substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240528