DE3328342C3 - Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten. Es ist bekannt, die für eine Schaltung notwendigen Chipbauelemente zunächst auf die Lötseite der Leiterplatte zu kleben, den Kleber dann aushärten zu lassen und danach die Chip­ bauelemente durch Schwall-, Schlepp- oder Tauchlöten zu kontaktieren. Dieses Verfahren hat jedoch den Nach­ teil, daß bereits bei einer nur einseitigen Bestückung zwei Prozeßschritte, nämlich das Kleben mit Aushärten sowie das Löten, notwendig sind und daß sich bei den drei genannten Lötverfahren mit entsprechend ausge­ statteten Lötbädern bzw. Lötanlagen Abstände zwi­ schen den Leiterbahnendbereichen von nur 0,3 ... 0,4 mm erreichen lassen, was die Packungsdichte der Schaltung begrenzt.

Es ist weiter bekannt, auf die Kontaktflächen der Lei­ terbahnen für die Chipbauelemente Lotpaste durch Siebdrucken aufzubringen, was vorzugsweise in der Dickschichttechnik zum Bau von Hybridschaltungen benutzt wird. Die Chipbauelemente werden auf die ge­ druckten pastösen Lotpolster, die eine breiartige Mi­ schung aus Lotmetallpulver, Lösungs- und Flußmittel darstellt, aufgesetzt, durch den breiartigen Zustand fi­ xiert und durch anschließendes Reflowlöten eingelötet.

Dieses Verfahren hat den Nachteil, daß ein zusätzli­ cher Siebdruckprozeß mit der Lotpaste erforderlich ist. Bei zweiseitiger Bestückung der Platten wird dieser Weg sehr kompliziert. Ferner dürfen die Lotpolster nicht zu dünn sein und verlangen daher beim Drucken das Vermeiden engmaschiger Siebe, wodurch die Ver­ wirklichung feiner Kontaktflächenstrukturen schwierig wird. Schließlich kommt es beim Aufschmelzen der Lot­ polster leicht zum Spratzen, wobei auf der Schaltung vagabundierende Lotkugeln entstehen, die zur Ausbil­ dung von elektrischen Neben- oder Kurzschlüssen füh­ ren können.

Schließlich ist es bekannt, die Kontaktflächen der Lei­ terbahnen für die Chipbauelemente auf den Schaltplati­ nen (wie konventionelle Leiterplatten, Dickschicht- oder Dünnfilmschaltungen) zunächst in einer ersten Stufe durch Schwall-, Schlepp- oder Tauchlöten mit Lotpolstern zu belegen, danach die Chipbauelemente mit ihren Kontaktflächen auf die Leiterbahnendberei­ che aufzusetzen und mittels dickflüssiger Kolophonium­ lösung zu fixieren und dann mit einer anschließenden zweiten Wärmebehandlung, z. B. in einem Durchlauf­ ofen, als zweite Stufe die Chipbauelemente in die Schal­ tungen einzulöten. Ein derartiges Verfahren, wonach zunächst die Schaltplatinen hergestellt und danach im Tauch- oder Schwallbadverfahren verzinnt werden, wo­ bei sich Lotkuppen ausbilden, die als Lotreservoir für einen späteren Reflow-Soldering-Prozeß dienen, ist z. B. aus G. Krüger: "Entwicklung und Anwendung von Tan­ tal-Dünnschicht-Hybridbausteinen" in: Funkschau 1976, Heft 20, Seiten 853-856 bekannt. Nachteilig an diesem Verfahren ist es, daß zwei Wärmeprozesse erforderlich sind, daß die aufgebrachten Lotpolster gekrümmt und ballige Oberflächen aufweisen, wodurch die Chipbau­ elemente beim Aufsetzen zum seitlichen Wegrutschen neigen, und daß die Dicke der Lotpolster und damit die Menge des beim Reflowlöten vorhandenen Lotes einer gewissen Streubreite unterliegt, die nur schwer in den Griff zu bekommen ist. Des weiteren ist aus der GB 15 36 772 ein Verfahren zur Platinenherstellung be­ kannt, wobei eine Lotschicht galvanisch aufgebracht und anschließend umgeschmolzen wird.

Aus der US-PS 4 135 630 ist ferner bekannt, vor dem Bestücken eines Substrats mit Chipbauelementen das Substrat mit einem Flußmittel zu beschichten, wobei die gesamte Oberfläche mit dem Flußmittel benetzt wird. Die Chipbauelemente werden danach in den Flußmittelfilm eingedrückt. Durch das Eindrücken in den Flußmittelfilm haftet das Chipbauelement am Substrat. Das eingesetzte Flußmittel wirkt somit nicht mittels eines Trocknungsschrittes als Haftmittel. Das Eindrücken in den Flußmittelfilm erfordert überdies eine ballige Lotoberfläche am Chipbauelement.

Es ist Aufgabe der Erfindung, die Herstellung ge­ druckter Schaltungen in Chipbauweise wesentlich zu vereinfachen und eine stärkere Miniaturisierung zu er­ möglichen sowie eine verbesserte Bestückungssicher­ heit zu erreichen, die insbesondere beim Aufbringen von Bauelementen mit planaren Anschlußflächen auf Leiterplatten mit feinen Anschlußgeometrien zum Tra­ gen kommt.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Hauptanspruchs gelöst. Erfindungsge­ mäß werden auf die galvanisch aufgebrachte Lotschicht die Chipbauelemente mit planaren Anschlußflächen aufgesetzt und anschließend durch Reflowlöten kontak­ tiert, dadurch, daß der Reflow-Prozeß erst nach dem Aufsetzen der Chipbauelemente erfolgt, bleiben die Lotoberflächen eben, das Entstehen von balligen und gekrümmten Lotoberflächen wird verhindert und es wird somit eine präzise und rutschsichere Bestückung der Leiterplatten mit Chipbauelementen gewährleistet.

Das erfindungsgemäße Verfahren hat den Vorteil, daß es die Herstellung gedruckter Schaltungen in Chip­ bauweise wesentlich vereinfacht und daß es eine stärke­ re Miniaturisierung möglich macht, weil mit diesem Ver­ fahren Abstände der Kontaktflächen der Leiterbahnen für die Chipbauelemente und der Leiterbahnen selbst bis hinab zu 0,1 ... 0,2 mm ohne Schwierigkeiten reali­ siert werden können, ohne daß Lötschwierigkeiten auf­ treten. Dies führt naturgemäß zu einer großen Pac­ kungsdichte der Bauteile.

Die Abscheidung einer galvanischen Lotschicht ist beim üblichen Herstellungsgang von beidseitig be­ schichteten Leiterplatten mit durchkontaktierten Lö­ chern nach dem semiaditiven bzw. additiven Verfahren an sich bekannt. Sie dient hier als Maske beim Ausätzen des Leiterbahnbildes (Strukturätzen der Leiterplatte) und ist etwa 7-15 µm dick. Wird diese galvanische Lot­ schicht entsprechend dem erfindungsgemäßen Verfah­ ren zusätzlich auch noch als Lotquelle zur Reflowlöten beim Einlöten der Bauelemente genutzt, so muß ihre Dicke auf ca. 10 ... 100 µm verstärkt werden, um beide Funktionen - Ätzschutz und Lotquelle - gleichzeitig erfüllen zu können.

Beschreibung der Ausführungsbeispiele

Zur Herstellung einer mit Bauelementen in Chipform bestückten Leiterplatte wird zunächst die Schaltung nach dem semiadditiven oder additiven Verfahren auf­ gebaut. Die so vorbereitete Leiterplatten-Schaltung wird dann in an sich bekannter Weise in einem galvani­ schen Bad mit einer Blei-Zinn-Schicht versehen, die eine Dicke von etwa 10 ... 100 µm aufweist und gleichzeitig als Maske beim Ausätzen des Leiterbahnbildes und als Lotquelle dient. Nach dem Ausätzen des Leiterbahnbil­ des werden die Leiterplatten, vorzugsweise aber die Kontaktflächen der Leiterbahnen für die Chipbauele­ mente ganzflächig mit einer dickflüssigen Kolophoni­ umlösung beschichtet, die gleichzeitig als Haftmittel zum Festhalten der Bauelemente nach dem Aufsetzen und später beim Einlöten als Flußmittel dient. Dann werden die Chipbauelemente auf die vorgesehenen Kontaktflächen der Leiterbahnen für die Chipbauele­ mente aufgesetzt, bei ca. 100°C an Luft kurz angetrock­ net und danach durch Reflowlöten, z. B. durch Einbrin­ gen in einen Durchlaufofen, bei einer Temperatur ober­ halb des Schmelzpunktes der PbSn-Legierung mecha­ nisch und elektrisch kontaktiert. - Die galvanische Lot­ schicht ergibt auf den Kontaktflächen der Leiterbahnen für die Chipbauelemente die zum Einlöten der Bauele­ mente erforderlichen Lotpolster. Durch die galvanische Abscheidung bleibt die Ebenheit weitgehend erhalten. Die Lotpolster sind an ihrer Oberseite ebenfalls glatt und eben, wodurch das Aufsetzen der planaren Chip­ bauelemente mit ihren ebenen Kontaktflächen erleich­ tert wird. - Zum Erreichen einer besonders guten Löt­ qualität ist es vorteilhaft, daß Reflowlöten in einer sau­ erstofffreien Atmosphäre aus einem inerten oder akti­ vierten Schutzgas durchzuführen.

Bei der doppelseitigen Chipbestückung der Leiter­ platten mit anschließender Reflowlötung, was nach die­ sem Verfahren ebenfalls ohne die Verwendung zusätzli­ chen Lots möglich ist, muß dafür gesorgt werden, daß die Chipbauelemente der Unterseite während der Be­ stückung der Oberseite nicht wieder abfallen. Hierzu reicht der oben beschriebene gleichzeitig als Haft- und Flußmittel benutzte dickflüssige Kolophoniumfilm aus, da die üblichen Chipbauelemente relativ klein und sehr leicht sind und nach dem Eintrocknen des Kolopho­ niums bei ca. 100°C so fest haften, daß die zunächst einseitig bestückte Leiterplatte ohne weiteres umge­ dreht und dann auf der noch leeren Rückseite in der gleichen Weise bestückt werden kann. Danach wird wieder bei ca. 100°C kurz getrocknet und das Kolopho­ nium eingedickt und verfestigt. In diesem Zustand ist die bestückte Leiterplatte so stabil, daß sie bis zum Re­ flowlöten auch einige Zeit gelagert werden kann. Beim Reflowlöten werden dann die Chipbauelemente auf der Ober- und Unterseite gleichzeitig eingelötet.

Werden in Sonderfällen relativ große und schwere Bauelemente benutzt, bei denen die Haftung mit dem Kolophonium nicht ausreicht, so können diese in be­ kannter Weise beim Bestücken zunächst mit einem ge­ eigneten Kleber auf die trockene und saubere Leiter­ platte aufgeklebt werden (die gleiche Technik wie beim eingangs erwähnten Schwallöten von Chipbauelemen­ ten). Nach dem Verfestigen (Aushärten) des Klebers kommt dann der Auftrag des dickflüssigen Kolophoni­ umfilms (auch über die zuvor aufgeklebten Bauelemen­ te hinweg, er wird dort als Flußmittel benötigt) und das Bestücken mit den üblichen leichten Chipbauelementen in der zuvor beschriebenen Weise.

Der hier benutzte Begriff Leiterplatte ist im weitesten Sinne für alle Substrate zu verstehen, die einen Schicht­ aufbau und eine Strukturierung in der beschriebenen Weise ermöglichen und als Platinen für elektronische Schaltungen in Frage kommen. Dazu gehören nicht nur die konventionellen kupferbeschichteten Platten aus Phenol- und Epoxid-Hartpapier sowie aus Epoxid-Glas­ hartgewebe (wie z. B. FR2- FR3- und FR4-Materialien), sondern beispielsweise auch Multilayer, flexible Schal­ tungen, Platten aus Keramik oder Glas sowie isolierte Metallkernplatten, die erst ganzflächig mit einer geeig­ neten Haft- und Leitschicht, dann mit einer Struktur­ maske und anschließend nacheinander mit Kupfer und Lot beschichtet und danach strukturgeätzt werden. An­ stelle von Kupfer kann auch ein anderes geeignetes Lei­ termetall, wie z. B. Nickel, verwendet werden. - Da der Substrate-Sektor zur Zeit in Bewegung ist, sind hier in den nächsten Jahren einige anwendungstechnische Neuerungen zu erwarten.

Die hier beschriebene galvanische Lotschicht besteht vorzugsweise aus Blei und Zinn, entsprechend dem der­ zeitigen galvanotechnischen Standard. Die Lotschicht kann als Legierung, aber auch als eine Kombination aus einer Legierungs- und einer Zinn- und/oder Bleischicht abgeschieden werden. Auch reine Zinn- oder Bleischich­ ten allein sind möglich. In allen Fällen entstehen daraus Lotschichten, die im Sinne der beschriebenen Anmel­ dung zu benutzen sind.

Mit der Weiterentwicklung der Galvanotechnik ist zu erwarten, daß auch andere Metalle, wie z. B. Indium, Silber, Cadmium, Antimon und ähnliche in unterschied­ licher Menge in die Lotschicht mit eingebaut werden können und dadurch Lotschichten entstehen, die zum Reflowlöten von elektronischen Schaltungen noch bes­ ser geeignet sind und vorteilhafter benutzt werden kön­ nen als das jetzt verfügbare PbSn-Lot. Auch diese erst später zu erwartenden Lotschichten sind im Sinne der Anmeldung zu benutzen und sollen in diese mit einge­ schlossen werden.

Claims (3)

1. Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten, wobei

• 1. zunächst auf die mit einer Leiterbahnmetallisierung, wie Kupfer, belegte Leiterplatte mit Kontaktflächen der Leiterbahnen für die Chipbauelemente eine Lotschicht galvanisch in einer Dicke von ca. 10 bis 100 µm aufgebracht wird,
• 2. anschließend die Leiterplatte mit einer Kolophoniumlösung beschichtet,
• 3. die Chipbauelemente mit ebenen Kontaktierflächen auf die Kontaktflächen der Leiterbahnen aufgesetzt,
• 4. bei ca. 100°C an Luft angetrocknet, so daß die Chipbauelemente an den Kontaktflächen der Leiterbahnen haften,
• 5. und danach in einem Ofen durch Reflowlöten kontaktiert werden.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß ausschließlich die Kontaktflächen der Leiterbahnen für die Chipbauelemente mit der Ko­ lophoniumlösung beschichtet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Leiterplatten doppelseitig mit Chipbauteilen bestückt werden.