DE3152603T - Mehrschicht-Leiterplatte - Google Patents

Mehrschicht-Leiterplatte

Info

Publication number
DE3152603T
DE3152603T DE19813152603 DE3152603T DE3152603T DE 3152603 T DE3152603 T DE 3152603T DE 19813152603 DE19813152603 DE 19813152603 DE 3152603 T DE3152603 T DE 3152603T DE 3152603 T DE3152603 T DE 3152603T
Authority
DE
Germany
Prior art keywords
conductor track
circuit board
layer
track pattern
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813152603
Other languages
English (en)
Inventor
Takao Tokyo Ito
Keiji Atsugi Kanagawa Kurata
Kenji Yokohama Kanagawa Ohsawa
Masayuki Ohsawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3152603T publication Critical patent/DE3152603T/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1344Spraying small metal particles or droplets of molten metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

TER meer · MölZilER-. öTEjr^MtlSTER . Sony Corp. - S81P277PCT
BESCHREIBUNG
Die Erfindung bezieht sich auf eine Mehrschicht-Leiterplatte mit einem elektrisch isolierenden Substrat.
Das in Fig. 1A und 1B der anliegenden Zeichnung dargestellte Beispiel einer Mehrschicht-Leiterplatte 9 besteht aus einer steifen Leiterplatte 3 in Form eines ein erstes Leiterbahnmuster 2 aus Kupferfolie tragenden dicken isolierenden Substrats 1 aus mit Phenolharz, Epoxyharz o.dgl. imprägniertem Papier und einer mittels einer isolierenden Klebeschicht 7 wie z.B.
ο einem Epoxyharzkleber auf die Leiterbahnseite der Leiterplatte fest auflaminierten flexiblen Leiterplatte 6 in Form eines ein zweites Leiterbahnmuster 5 aus Kupferfolie tragenden Kunstharzfilms 4 aus Polyamidharz, Polyesterharz oder dergleichen. Die Leiterbahnmuster 2 und 5 sind an gewünschter Stelle durch leiten.de Brücken 8 verbunden, und ein elektrisches Element 10 ist über eine Lötverbindung 11/12 mit dieser Leiterplatte 9 verbunden.
Diese herkömmliche Mehrschicht-Leiterplatte hat diverse Nachteile: Wegen des relativ großen Abstands zwischen den Leiterbahnmustern 2 und 5 sind die Verbindungen über die leitenden Brücken unzuverlässig; es ist keine gleichzeitige Herstellung von Lötverbindungen 11/12 zwischen Bauelementen 10 und den beiden Leiterbahnmustern 2 und 5 möglich; und da Durchgangslöcher in der flexiblen Leiterplatte kaum kleiner als 1mm im Durchmesser sein dürfen, ist eine Miniaturisierung oder hohe Qualität nicht erzielbar. Om bei der Herstellung des oberen Leiterbahnmusters durch Wegätzen von nicht mit einer Schutzmasse 13 bedeckten Stellen der Kupferfolie (siehe Fig. 2) Erosionsstellen 15 auf
ο λ rr ο
TER MEER
52603
Sony Corp. - S81P277PCT
im Bereich von Durchgangslöchern 14 liegenden Stellen des unteren Leiterbahnmusters 2 zu verhindern, müssen Durchgangslöcher 14 zuvor mit Schutzmasse gefüllt werden. Dadurch wird der Fertigungsprozeß besonders aufwendig.
Der Erfindung liegt die Aufgabe zugrunde, die dem Stand der Technik anhaftenden Mängel und Nachteile durch Schaffung einer neuartigen Mehrschicht-Leiterplatte zu vermeiden.
Die erfindungsgemHße Lösung der gestellten Aufqabe .1st kurz gefaßt im Patentanspruch 1 angegeben.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Der Grundgedanke der Erfindung geht dahin, auf einer Oberfläche eines isolierenden Substrats ein erstes Leiterbahnmuster anzuordnen, darüber unter Zwischenfügung einer Isolierschicht ein zweites Leiterbahnmuster auszubilden, zwischen einem Durchbruch des oberen zweiten Leiterbahnmusters und einem direkt darunter befindlichen Anschlußabschnitt des unteren ersten Leiterbahnmusters einen Durchbruch anzuordnen und durch Einführen eines leitenden Materials in diesen Durchbruch eine leitende Brückenverbindung zwischen beiden Leiterbahnmustern herzustellen.
Vorzugsweise wird die auf die Isolierschicht aufgebrachte leitfähige Metallschicht, aus der das obere zweite Leiterbahnmuster gebildet ist, durch Anwendung von Preßdruck und Wärme integral auflaminiert. Dadurch wird eine Reduzierung des Abstands zwischen den beiden übereinanderliegenden Leiterbahnmustern auf etwa 5pm bis 20im erreicht un<^ außerdem durch Einsenkung der Ränder des Durchbruchs im zweiten Leiterbahnmuster der Leitungswiderstand zwischen den beiden Leiterbahnen reduziert und eine sehr zuverlässige elektrische Verbindung geschaffen.
JAUUO
TER MEER ■ NZ1UUJER:■ sfr EtMMgISTER '. Sony Corp. - S81P277PCT
Da ferner durch die Laminierung der Abstand zwischen beiden Leiterbahnmustern verkürzt worden ist, kann vor dem Ätzen des zweiten Leiterbahnmusters aufgetragene Schutzmasse auch den Durchbruch füllen, der Ätzvorgang wird sicherer beherrscht. Ferner kann bei einer Tauchlötung zum Befestigen elektrischer Bauteile gleichzeitig die leitende Brückenverbindung in dem Durchbruch hergestellt werden.
Der Durchbruch in dem oberen Leiterbahnmuster kann auch durch chemisches Ätzen sehr klein (etwa 0,4mm φ) hergestellt werden, so daß eine sehr feine Gestaltung der Schaltungsanordnung möglich ist.
Durch Verwendung von Gallium als leitendes Material für die Brückenverbindung kann ferner eine weit zuverlässigere elektrische Verbindung und Hochfrequenzfestigkeit als bei herkömmliehen Materialien wie z.B. silberhaltigen Lacken, bei denen Kontraktionen und andere Nachteile auftreten können, erzielt werden.
Die Dicke der Isolierschicht zwischen den beiden Leiterbahnmustern kann aus Isolierharz und Kleber in gewünschter Dicke hergestellt werden.
Pie erfin.dungsgemäße Mehrsch.icht-Leiterpla.tte kann mit hoher Qualität preiswert hergestellt werden.
Die Erfindung und vorteilhafte Einzelheiten werden nachstehend unter Bezug auf eine Zeichnung in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
Fig. 1A und 1B und Fig. 2 die eingangs erläuterten Schnittdarstellungen zur Herstellung und zu den Mängeln einer herkömmlichen Mehrschicht-Leiterplatte,
TER MEER ■ MftLK.ff3r fef EIN^Ejs'ter: ./ Sony Corp. - S81P277PCT
Fig. 3 eine Perspektivdarstellung einer zur Herstellung erfindungsgemäßer Mehrschicht-Leiterplatten verwendbaren Walzvorrichtung,
Fig. 4A bis 4G Schnittdarstellungen aufeinanderfolgender Her-Stellphasen eines Ausführungsbeispiels einer erfindungs-
gemäßen Mehrschicht-Leiterplatte,
Fig. 5 eine Schnittdarstellung mit wesentlichen Einzelheiten der Erfindung,
Fig. 6A bis 6E und Fig. 7A bis 7E Perspektivansichten aufeinanderfolgender Herstellungsschritte von zwei anderen
Ausführungsbeispielen der Erfindung,
Fig. 8 einen Ausschnitt aus einem anderen AusfUhrungsbeispiel der Erfindung,
Fig. 9A und 9B Perspektivdarstellungen von Verbindungsstellen, Fig. 10, 11 und 12 Teilschnitte weiterer Ausführungsbeispiele der Erfindung, und
Fig. 13 eine Querschnittsdarstellung zu einem anderen Ausführungsbeispiel der Erfindung.
Das in Fig. 4A bis 4F in aufeinanderfolgenden Produktionsschritten und in Fig. 4G fertig dargestellte Ausführungsbeispiel einer er/findungsgemäßen Mehrschicht-Leiterplatte 35 wird unter Verwendung einer Walzvorrichtung gemäß Fig. 3 hergestellt. Zuerst wird gemäß Fig. 4A durch Wegätzen der 15μΐη bis 35μΐη dicken Kupferbeschichtung 22 auf einem 0,8 bis 1,6mm dicken isolierenden Substra.t 21 aus beispielsweise mit Phenolharz oder Epoxyharz imprägniertem Papier eine sog. "steife" Leiterplatte 24 mit einem ersten Leiterbahnmuster 23 hergestellt. Diese Leiterplatte 24 wird gemäß Fig. 4B unter Freilassung einer Anschlußfläche 23a in einem Druckverfahren mit einer 10 bis 100μΐη, vorzugsweise 20 bis 70μπι dicken Isolierschicht 25 aus einem unter UV-Lichtbestrahlung ausgehärteten Epoxyacrylatharz, Spiroacetatharz, Urethanacrylatharz o.dgl. beschichtet. Ein lösungsmittelfreies Kunstharz, das nicht zur Bildung feinster Durchlässe neigt, kann als dicke
J I OZDUJ
TER MEER · MOLr.ßrt.· STEIN-VIEIST^R * Sony Corp. - S81P277PCT
Schicht aufgetragen werden. Bei einer aus einer Epoxyacrylat-Harzart gebildeten Isolierschicht 25 ist jedoch eine Oberflächenbehandlung wie Sandstrahlen mit Eisenpulvern Siebweite 325, Bürsten mit Sandpapier, Oberflächen-Aufrauhen mittels Corona- oder Plasmaentladung und zusätzlich ein Ätzen mit Methylenchlorid, Trichloräthylen, Zellosolvent o.dgl. zu empfehlen. Alternativ kann die Isolierschicht 25 an Stelle von UV-härtendem Harz auch durch eine Lackschicht aus Polybutadienharz, Epoxyharz, Epoxymelaminharz o.dgl. gebildet werden.
Die mit der Isolierschicht 25 überzogene gedruckte Leiterplatte 24 wird dann gemäß Fig. 4C mittels einer Klebemittelschicht 26 aus warmhärtendem Epoxy-Acrylharz, Epoxy-Nitrilharz o.dgl., einem zwischen 80° bis 22O0C erweichenden Thermoplast wie Polyamid, Äthylvinyl-Acetat o.dgl., einem mittels Elektronenstrahl aushärtbaren Kunstharz wie Epoxy-Acrylat o.dgl. mit einer etwa 15um bis 35μΐη dicken Kupferfolie 27 überzogen und diese Kupferfolie dann gemäß Fig. 4D mittels der in Fig. 3 dargestellten Walzvorrichtung 28 wirtschaftlich angewalzt bzw. anlaminiert. Ein die zu behandelnden Roh-Leiterplatten 24 (Fig. 4A) tragendes Förderband 29 wird zwischen einem Paar z.B. 165°C warmer Silicongummiwalzen und einem Paar ebenfalls etwa 1650C warmer mit Edelstahl oder Chrom überzogener Metallwalzen 31 in Fig. 3 von links nach rechts hindurchbewegt. Bei einer Position X1 erfolgt die Fertigstellung des in Fig. 4B gezeigten Zwischenzustands, in Position X_ haben die Rohlinge den Zustand von Fig. 4C erreicht, und in Position X, nach Passieren der Metallwalzen 31 sind die Rohlinge gemäß Fig. 4D laminiert bzw. flachgewalzt.
Danach wird gemäß Fig. 4E oberhalb vorgesehener Anschlußflächen 23a des unteren Leiterbahnmusters 23 örtlich begrenzt die obere 0 Kupferfolie 27 weggeätzt, genau darunter die Klebemittelschicht 26 entfernt und so eine Grube 32 gebildet. Dann wird durch ge-
TER MEER ^ J^b^
Sor^ COTR, _ -_„S8 U"277PCT
-Jg*-
zieltes Wegätzen von weiteren Teilen der Kupferfolie 27 ein zweites Leiterbahnmuster 33 geformt. Erfindungsgemäß ist der höhenversetzte Abstand zwischen den beiden Leiterbahnmustern 23 und 33 so kurz, daß aufgedruckte Schutzmasse (Resist) 13 auch die Grube 32 füllt und das darunterliegende Leiterbahnmuster 23 wirksam vor Ätzmittel geschützt wird.
Nachdem die Grube 32 von Schutzmasse 13 befreit und innerhalb der Grübe eine leitfähige Brücke 34 z.B. in Form einer Galliumlegierung, einer Lötstelle, einer eingeflammten Silberpaste (Plasma- oder Lichtbogenflamme) oder einer Lötbeschichtung mit einem niedrigschmelzenden Metall wie Cu, Zn oder Sn als Verbindung zwischen dem unteren und oberen Leiterbahnmuster 23 und 33 hergestellt wurde, ist die gewünschte Mehrschicht-Leiterplatte 35 nach Fig. 4G fertig.
Zur Herstellung der Galliumlegierung wird aus Gallium Ga und einem geeigneten metallischen Element- oder Legierungspulver eine eutektische Legierung in Pastenform mit unter einer sog. Raumtemperatur von 3O0C liegendem Schmelzpunkt gebildet, die mit der Zeit aushärtet. Als Zusatzmetalle für das Eutektikum 0 mit Ga, sind allein oder in einer Gruppe Indium In, Zinn Sn, Zink Zn, Wismuth Bi und vorzugsweise In und/oder Sn o. dgl. geeignet. Als mit Ga zu legierende Metallpulver sind Nickel Ni, Kobalt Co, Gold Au, Kupfer Cu allein oder legiert, z.B. eine NiCu-Legierung, Co-Legierung, CoSn-Legierung, CuSn-Legierung mit >40 Gew.% Cu, eine CuZn-Legierung mit >> 60 Gew.% Cu,
. ■'. eine CuBe-Legierung mit > 98 Gew.% Cu o. dgl. geeignet. Legierungsbestandteile wie Sn, Zn, Be sollen die Oxidation von Cu in, der betreffenden Metallpulverlegierung verhüten, deren Korngrößen zwischen 0,5 und 500μΐη, vorzugsweise zwischen 1μπ\ und 100u.m liegen sollten. Durch die Verwendung von Gallium-Legierungen wird das Problem der Silber-Migration bei silberhaltigen Lacken vermieden, so da,ß erfindungsgemäß sehr dichte
O IJZOUO TER MEER · ^ÜLL^R''S^EtKMElST-ER - Sony Corp. - S81P277PCT
und hochwertige gedruckte Schaltungen produziert werden können.
Es gibt zwei Möglichkeiten der Herstellung von erfindungsgemäßen walzlaminierten Mehrschicht-Leiterplatten:
Die Grube oder öffnung 32 zur späteren Aufnahme der leitenden Brücke 34 kann entweder als vorfabriziertes Loch 32 in der Kupferfolie schon vorhanden sein (siehe hierzu Fig. 6) oder nach Art von Fig. 4 nachträglich in die fertig auf die Platte 24 auflaminierte Kupferfolie 27 eingearbeitet werden, siehe Fig. 7.
Gemäß Fig. 6A bis 6E wird das erste Leiterbahnmuster 23 unter Aussparung der Anschlußflächen 23a mit der Isolierschicht bedruckt, die Isolierschicht 25 mit der mindestens ein vorgefertigtes Loch 32 enthaltenden Kupferfolie 27 belegt und die Kupferfolie dann mittels Walzvorrichtung fest angewalzt und dabei integriert. Danach wird aus der Kupferfolie das zweite Leiterbahnmuster 33 gebildet und das Loch (Grube) 32 mit der z.B. aus einer Galliumlegierung bestehenden leitenden Brücke als Verbindung zwischen beiden Leiterbahnmustern 23 und 33 gefüllt. Ferner wird ein Durchgangsloch 36 zum Anschließen des elektrischen Bauteils 10 gebildet.
Bei der zweiten Herstellweise gemäß Fig. 7A bis 7E wird das erste Leiterbahnmuster 23 mit Ausnahme der Anschlußfläche 23a mit der Isolierschicht 25 bedruckt, das Ganze mit der Kupferfolie 27 überzogen und diese mittels Walzvorrichtung angewalzt bzw. integriert. Dann werden das zweite Leiterbahnmuster 33 und die Grube durch chemisches Ätzen geformt (wobei die Grube 32 auch separat vorgebohrt werden könnte). Die Klebemittelschicht wird dann im Bereich der Grube 32 durch ein organisches Lösungsmittel entfernt, die jetzt bis zur Anschlußfläche 23a
TER MEER · MJpILLKW;. tetEfoM3STgRC _.; Sony Corp. - S81P277PCT
- YS -
reichende Grube 32 mit der leitenden Brücke 34 aus z.B. Ga-Legierung gefüllt und das Durchgangsloch 36 für das Bauteil 10 hergestellt.
Gemäß Fig. 8 ist der Anschlußdraht des Bauteils 10 durch eine Lötstelle 37 mit beiden Leiterbahnmustern 23 und 33 elektrisch verbunden. Fig. 9A zeigt noch einmal eine normale Verbindungsstelle zwischen dem unteren und oberen Leiterbahnmuster 23 und 33, und Fig. 9B eine Abwandlung einer solchen Verbindungsstelle, die zur sicheren Aufnahme des Anschlußdrahtes des Bauteils 10 (siehe Fig. 8) ein Durchgangsloch 38 durch die Leiterplatte 24 aufweist.
Pas in Fig. 10 dargestellte Ausführungsbeispiel der Erfindung ist eine insbesondere für die HF-Signalverarbeitung geeignete Art von Mehrschicht-Leiterplatten. Die Isolierschicht 25 ist mit einer leitenden Abschirmschicht 40 überzogen, die entweder als flammgespritzte Silber- oder Kupferpaste oder als im Vakuum aufgebrachte Al-, Ni- oder Cu-Schicht o.dgl. ausgebildet sein kann. Auf die Abschirmschicht 40 ist wieder eine Isolierschicht 25 aufgedruckt, und ganz oben befindet sich - gut durch die Metallschicht 40 gegen das untere Leiterbahnmuster 23 abgeschirmt - das aus Kupferfolio gebildete obe.ro Leiterbahnm.uster. 33.
Eine Mehjrschicht^Leiterplatte kann erfindungsgemäß auch wie in Fig. 11 gebildet werden, wo ein leitfähiges Substrat 21 beidseitig mit Isolierschichten belegt und darüber auf einer Oberfläche da,s erste Leiterbahnmuster 23 aus Kupferfolie und auf der anderen Oberfläche das zweite Leiterbahnmuster 33 aus Kupferfolie fest aufgetragen ist.
Ol OZDUJ TER meer · MüLLa«.. syE IN^ STSR. Sony Corp. - S81P277PCT
*40
In Fig. \2 ist ein Zwischenstadium der Herstellung des Ausführungsbeispiels von beispielsweise Fig. 6 oder 7 im Bereich einer Verbindungsstelle zwischen den beiden Leiterbahnmustern 23 und 33 dargestellt. Im Lochbereich ist das Kupfermaterial des oberen Leiterbahnmusters 33 düsenartig bis zum unteren Leiterbahnmuster herabgezogen. Dadurch wird u.a. der übergangswiderstand reduziert.
Pas in Fig. 13 dargestellte Ausführungsbeispiel einer erfindungsgemäßen Mehrschicht-Leiterplatte hat als Besonderheit Durchaus, gangslöcher 50. Pas isolierende Substrat 21/52*Tnit geeignetem Kunstharz wie Phenol- oder Epoxyharz imprägniertem Papier oder Glasfasergewebe und einer Picke von 0,8 bis 1,6mm ist auf jeder Hauptoberflache mit je einem ersten Leiterbahnmuster 23A bzw. 23B beschichtet, und die beiden Leiterbahnmuster sind über eine leitfähige Auskleidung der Wand des Purchbruchs 50 elektrisch verbunden. Auf eine das erste Leiterbahnmuster 23A überdeckende Isolierschicht 25 (der Durchbruch 50 bleibt frei) aus Polybutadien-, Epoxy-, Epoxymelaminharz o.dgl. ist mittels einer Klebeschicht 26 eine Kupferfolie aufgebracht, aus der das zweite 0 Leiterbahnmuster 33 geformt wird. Ein Purchbruch in dem Leiterbahnmuster 33 wird mit einer Brücke 34 zum elektrischen Verbinden der beiden Leiterbahnmuster 23A und 33 gefüllt. Diese Beschichtungsweise wird noch zweimal wiederholt und dabei dritte und vierte Leiterbahnmuster 53 und 54 in Mehrschichtanordnung gebildet. Durch die Ubereinanderanordnung dünner Laminat-Schichten in einem problemlosen Herstellverfahren ist eine sehr zuverlässige preiswerte Mehrschicht-Leiterplatte mit hoher Packungsdichte herstellbar, die nicht zu Bildverwischungen o.dgl. führt. Puren Verwendung von Gallium statt Silber in den Brücken werden geringe Widerstandswerte und gute HF-Eigenschaften erzielbar, das Problem der Silbermigration aber vermieden.
TER MEER - NAULAJf=R;-
Sony Corp. - S81P277PCT
Bei dem Ausführungsbeispiel von Fig. 13 können die Leiterbahnen auf den gegenüberliegenden Seiten des steifen Substrats 21/52 für HF-Kreise und andere Leiterbahnmuster wie z.B. 33 als Signalleitungen ausgenutzt werden. Die Metall-Auskleidung 51 in dem Durchgangsloch 50 kann aus Silber, einer Galliumlegierung o.dgl. gebildet sein.
Falls die Isolierschicht 25 klebfähig ist, kann auf eine besondere Klebeschicht verzichtet werden.

Claims (6)

  1. TER MEER-MÜLLER-STEINMEISTER
  2. PATENTANWÄLTE — EUROPEAN PATENT ATTORNEYS
  3. Dipl.-Chem. Dr.
  4. N, ter Meer Dipl.-Ing. H. Steinmeister
  5. S Artur-Ladebeck-Strasse^
    D-8OOO MÖNCHEN 22 D-4800 BIELEFELD 1
    Case: S81P277PCT Mü/Gdt/b
  6. 6. August 1982
    SONY CORPORATION
    7-35 Kitashinagawa 6-chome, Shinagawa-ku, Tokyo, Japan
    Mehrschicht-Leiterplatte
    Priorität: 8. Dezember 1980, Japan, Ser. No. 175739/1980
    PATENTANSPRÜCHE
    1.) Mehrschicht-Leiterplatte mit einem elektrisch isolierenden Substrat,
    dadurch gekennzeichnet, daß
    - auf einer Oberfläche des isolierenden Substrats (21/24) ein vorgebbares erstes Leiterbahnmuster (23) angeordnet und unter Aussparung mindestens eines Anschlußabschnitts (23a) des ersten Leiterbahnmusters mit einer elektrisch isolierenden Harzschicht (25) überzogen,
    - die Harzschicht (25) mit einer leitfähigen Schicht (27) überdeckt und daraus ein zweites Leiterbahnmuster (33) gebildet,
    TER MEER-MuLf-HR;. STEIKMEISTEr: ·' Sony Corp. - S81P277PCT
    - im Bereich des Anschlußabschnitts (23a) ein Durchbruch (32) durch die leitfähige Schicht (27) hergestellt und dabei den Anschlußabschnitt des ersten Leiterbahnmusters (23) freigelegt und
    - durch Einsetzen eines leitfähigen Materials (34) in den Durchbruch (32) eine leitfähige Verbindung zwischen dem ersten und dem zweiten Leiterbahnmuster hergestellt
    werden.
    2. Mehrschicht-Leiterplatte nach Anspruch 1,
    dadurch gekennzeichnet, daß die leitfähige Schicht (27) unter Anwendung von Preßdruck und Wärme auflaminiert ist.
    3. Mehrschicht-Leiterplatte nach Anspruch 2,
    dadurch gekennzeichnet, daß der Abstand zwischen den übereinander angeordneten Leiterbahnmustern (23, 33) durch das Laminieren auf etwa 5μΐη bis 20μπι reduziert ist.
    4. Mehrschicht-Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Durchbruch (32) einen Durchmesser von etwa 0,4mm hat.
    5. Mehrschicht-Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch, gekennzeichnet, daß oberhalb des ersten Leiterbahnmusters (23; 23A) mindestens zwei übereinanderliegende und durch je eine isolierende Harzschicht (25) getrennte, gegebenenfalls durch Brücken aus leitendem Material (34) elektrisch verbundene Leiterbahnmuster (33, 53 ...) angeordnet sind (Fig. 13).
DE19813152603 1980-12-08 1981-12-08 Mehrschicht-Leiterplatte Withdrawn DE3152603T (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980175739U JPS5797970U (de) 1980-12-08 1980-12-08

Publications (1)

Publication Number Publication Date
DE3152603T true DE3152603T (de) 1983-02-10

Family

ID=16001397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813152603 Withdrawn DE3152603T (de) 1980-12-08 1981-12-08 Mehrschicht-Leiterplatte

Country Status (8)

Country Link
US (1) US4528064A (de)
EP (1) EP0067231A4 (de)
JP (1) JPS5797970U (de)
KR (1) KR880000673Y1 (de)
DE (1) DE3152603T (de)
GB (1) GB2104297B (de)
NL (1) NL8120453A (de)
WO (1) WO1982002138A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
JPS6021598A (ja) * 1983-07-15 1985-02-02 松下電工株式会社 多層配線基板の製造方法
JPS6021599A (ja) * 1983-07-15 1985-02-02 松下電工株式会社 多層配線基板の製造方法
GB2150360B (en) * 1983-11-21 1987-08-12 Casio Computer Co Ltd A method of manufacturing a small electronic device
US4554229A (en) * 1984-04-06 1985-11-19 At&T Technologies, Inc. Multilayer hybrid integrated circuit
DE3434672C2 (de) * 1984-09-21 1986-09-11 Fa. Carl Freudenberg, 6940 Weinheim Verfahren zur Herstellung von flexiblen Leiterplatten für hohe Biegebeanspruchung
US4651417A (en) * 1984-10-23 1987-03-24 New West Technology Corporation Method for forming printed circuit board
JPS6223198A (ja) * 1985-07-23 1987-01-31 ダイソー株式会社 多層配線板の製法
JPS6276600A (ja) * 1985-09-29 1987-04-08 株式会社 アサヒ化学研究所 基板に導電回路を形成する方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method
JPH0377393A (ja) * 1989-08-21 1991-04-02 Ok Print:Kk 配線基板装置
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
US5195238A (en) * 1990-07-20 1993-03-23 Nippon Cmk Corp. Method of manufacturing a printed circuit board
US5194933A (en) * 1990-10-05 1993-03-16 Fuji Electric Co., Ltd. Semiconductor device using insulation coated metal substrate
AT398876B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte
DE4135839A1 (de) * 1991-10-31 1993-05-06 Huels Troisdorf Ag, 5210 Troisdorf, De Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
AT398877B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
JPH05327192A (ja) * 1992-05-15 1993-12-10 Cmk Corp フレキシブルプリント配線板の製造方法
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
US5806177A (en) * 1995-10-31 1998-09-15 Sumitomo Bakelite Company Limited Process for producing multilayer printed circuit board
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
US20020139668A1 (en) * 1999-11-03 2002-10-03 Raghbir Singh Bhullar Embedded metallic deposits
US6664482B1 (en) * 2000-05-01 2003-12-16 Hewlett-Packard Development Company, L.P. Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
US6841263B2 (en) * 2002-05-03 2005-01-11 The John Hopkins University Method of adhering a solid polymer to a substrate and resulting article
US7140531B2 (en) * 2003-09-03 2006-11-28 Hewlett-Packard Development Company, L.P. Method of fabricating a substantially zero signal degradation electrical connection on a printed circuit broad
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
JP4467300B2 (ja) * 2003-12-26 2010-05-26 株式会社日立製作所 配線基板
US20080029298A1 (en) * 2006-08-07 2008-02-07 Roger Allen Booth Method and Structures for Implementing EMI Shielding for Rigid Cards and Flexible Circuits
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8649183B2 (en) * 2011-02-10 2014-02-11 Mulpin Research Laboratories, Ltd. Electronic assembly
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技(淮安)有限公司 电路板及其制作方法
JP6027372B2 (ja) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
KR101753225B1 (ko) * 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Lds 공법을 이용한 적층 회로 제작 방법
DE102015212692B3 (de) * 2015-07-07 2016-11-10 Osram Gmbh Verbundbauteil und Verfahren zum Herstellen eines Verbundbauteils
CN109548322A (zh) * 2017-09-21 2019-03-29 鹤山市得润电子科技有限公司 一种多层软性电路板的制造方法及生产设备
CN108401383A (zh) * 2018-02-07 2018-08-14 广州兴森快捷电路科技有限公司 刚挠结合板的制作方法及其刚挠结合板
JP2023043862A (ja) * 2021-09-16 2023-03-29 方略電子股▲ふん▼有限公司 電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2447541A (en) * 1945-01-29 1948-08-24 Sabee Method of making plastic structure
US3311966A (en) * 1962-09-24 1967-04-04 North American Aviation Inc Method of fabricating multilayer printed-wiring boards
US3374129A (en) * 1963-05-02 1968-03-19 Sanders Associates Inc Method of producing printed circuits
JPS5144871B2 (de) * 1971-09-25 1976-12-01
JPS51660A (ja) * 1974-06-21 1976-01-06 Tokyo Shibaura Electric Co Tasopurintohaisenbannoseizohoho
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
DE2716545A1 (de) * 1977-04-14 1978-10-19 Siemens Ag Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
DE2739494B2 (de) * 1977-08-30 1980-10-16 Fuba, Hans Kolbe & Co, 3202 Bad Salzuflen Verfahren zum Herstellen elektrischer Leiterplatten
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
JPS5515240A (en) * 1978-07-18 1980-02-02 Matsushita Electric Ind Co Ltd Method of connecting printed circuit board
US4388136A (en) * 1980-09-26 1983-06-14 Sperry Corporation Method of making a polyimide/glass hybrid printed circuit board

Also Published As

Publication number Publication date
WO1982002138A1 (en) 1982-06-24
EP0067231A1 (de) 1982-12-22
NL8120453A (nl) 1982-11-01
KR880000673Y1 (ko) 1988-03-14
GB2104297A (en) 1983-03-02
GB2104297B (en) 1985-07-24
EP0067231A4 (de) 1985-02-28
US4528064A (en) 1985-07-09
KR830002498U (ko) 1983-11-21
JPS5797970U (de) 1982-06-16

Similar Documents

Publication Publication Date Title
DE3152603T (de) Mehrschicht-Leiterplatte
DE4125879C2 (de) Leiterplatten und Verfahren zu ihrer Herstellung
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69811945T2 (de) Verfahren zur herstellung von schaltungselementen für eine z-achsenzwischenverbindung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE69722296T2 (de) Substrat, auf dem Kontakthöcker aufgebildet sind und Herstellungsverfahren
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE202010017809U1 (de) Leiterstrukturelement, Halbleiterbauelement für ein Leiterstrukturelement und elektronische Baugruppe
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE102009058764A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
WO1999060830A1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
DE3328342C3 (de) Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten
DE102004012979B4 (de) Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination