DE102007017831A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102007017831A1
DE102007017831A1 DE102007017831A DE102007017831A DE102007017831A1 DE 102007017831 A1 DE102007017831 A1 DE 102007017831A1 DE 102007017831 A DE102007017831 A DE 102007017831A DE 102007017831 A DE102007017831 A DE 102007017831A DE 102007017831 A1 DE102007017831 A1 DE 102007017831A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
module
main surface
contact element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007017831A
Other languages
English (en)
Other versions
DE102007017831B4 (de
DE102007017831B8 (de
Inventor
Ralf Otremba
Xaver Schlögel
Klaus Schiess
Charlie Tan Tien Batu Berendam Lay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007017831.1A priority Critical patent/DE102007017831B8/de
Publication of DE102007017831A1 publication Critical patent/DE102007017831A1/de
Publication of DE102007017831B4 publication Critical patent/DE102007017831B4/de
Application granted granted Critical
Publication of DE102007017831B8 publication Critical patent/DE102007017831B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Beschrieben wird ein Modul (100A) mit einem Halbleiterchip (101), der ein erstes Kontaktelement (102) auf einer ersten Hauptoberfläche (103) und ein zweites Kontaktelement (104) auf einer zweiten Hauptoberfläche (105) aufweist. Der Halbleiterchip (101) ist auf einem Träger (106) angeordnet. Eine isolierende Schicht (107) und eine Verdrahtungsschicht (107) bedecken die zweite Hauptoberfläche (105) und den Träger (106).

Description

  • Die Erfindung betrifft ein Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls.
  • In Halbleitermodulen können Halbleiterchips auf Trägern angeordnet sein und mit den Trägern z. B. durch Die-Bond- oder Wire-Bond-Verfahren verbunden sein.
  • Vor diesem Hintergrund werden ein Modul gemäß den unabhängigen Ansprüchen 1, 14 und 18 sowie ein Verfahren gemäß den unabhängigen Ansprüchen 21 und 32 angegeben. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Gemäß einer Ausgestaltung umfasst ein Modul einen Halbleiterchip, der ein erstes Kontaktelement auf einer ersten Hauptoberfläche und ein zweites Kontaktelement auf einer zweiten Hauptoberfläche aufweist. Der Halbleiterchip ist auf einem Träger derart angeordnet, dass die erste Hauptoberfläche des Halbleiterchips dem Träger zugewandt ist. Das Modul weist eine isolierende Schicht und eine Verdrahtungsschicht auf, welche die zweite Hauptoberfläche und den Träger bedecken.
  • Gemäß einer weiteren Ausgestaltung umfasst ein Modul einen Halbleiterchip, der in einer Vertiefung eines elektrisch leitfähigen Trägers eingebracht ist, und eine Verdrahtungsschicht, welche den Halbleiterchip und den Träger bedeckt.
  • Gemäß einer weiteren Ausgestaltung umfasst ein Modul einen Halbleiterchip, der in eine Vertiefung eines Trägers eingebracht ist, und eine Folie, welche den Halbleiterchip und den Träger bedeckt.
  • Gemäß einer weiteren Ausgestaltung werden mehrere Halbleiterchips mit jeweils einem ersten Kontaktelement auf einer ersten Hauptoberfläche und jeweils einem zweiten Kontaktelement auf einer zweiten Hauptoberfläche bereitgestellt. Die Halbleiterchips werden derart in Vertiefungen eines Trägers eingebracht, dass die ersten Hauptoberflächen dem Träger zugewandt sind. Eine isolierende Schicht und eine Verdrahtungsschicht werden nach dem Einbringen der Halbleiterchips in die Vertiefungen des Trägers auf die zweite Hauptoberfläche der Halbleiterchips aufgebracht. Danach werden die Halbleiterchips vereinzelt.
  • Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigen:
  • 1A bis 1C schematische Darstellungen von Modulen 100A bis 100C als Ausführungsbeispiele;
  • 2 eine schematische Darstellung eines Moduls 200 als weiteres Ausführungsbeispiel;
  • 3 eine schematische Darstellung eines Moduls 300 als weiteres Ausführungsbeispiel;
  • 4A bis 4C schematische Darstellungen von Modulen 400A bis 400C als weitere Ausführungsbeispiele;
  • 5 eine schematische Darstellung eines Moduls 500 als weiteres Ausführungsbeispiel;
  • 6 eine schematische Darstellung eines Verfahrens zur Herstellung von Modulen 600 als weiteres Ausführungsbeispiel; und
  • 7 eine schematische Darstellung eines Moduls 700 als weiteres Ausführungsbeispiel.
  • Im Folgenden werden Module, die Halbleiterchips enthalten, beschrieben. Dabei kommt es nicht auf die spezielle Ausführung der Halbleiterchips an. Die Halbleiterchips können beispielsweise integrierte Schaltungen beliebiger Form, Mikroprozessoren, Leistungs-MOSFETs oder mikroelektromechanische Bauelemente sein. Die Halbleiterchips müssen aus keinem speziellen Halbleitermaterial gefertigt sein, sie können zudem auch nicht-leitende anorganische und/oder organische Materialien enthalten. Die Halbleiterchips können gehäust oder ungehäust sein.
  • Die Halbleiterchips können Kontaktelemente aufweisen, die eine elektrische Kontaktierung der Halbleiterchips ermöglichen. Die Kontaktelemente können aus einem beliebigen leitfähigen Material bestehen, beispielsweise aus einem Metall, wie z. B. Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem leitfähigen organischen Material.
  • Die Halbleiterchips können in Vertiefungen von Trägern eingebracht sein. Die Vertiefungen können auf unterschiedliche Arten hergestellt sein, beispielsweise durch Prägen, Ätzen, Fräsen oder galvanisches Wachsen. Die Träger können unter anderem als Wärmesenke zum Abführen der von den Halbleiterchips erzeugten Wärme dienen.
  • Die Träger können aus elektrisch leitenden Materialien, wie z. B. Kupfer oder Eisen-Nickel-Legierungen, bestehen. Die Träger können jeweils mit einem Kontaktelement des Halbleiterchips, mit welchem der Halbleiterchip auf dem Träger sitzt, elektrisch verbunden sein. Die elektrischen Verbindungen können z. B. durch Reflow-Löten, Vakuumlöten, Diffusionslöten oder Verkleben mittels eines leitfähigen Klebstoffs erzeugt werden.
  • Falls Diffusionslöten als Verbindungstechnik zwischen Träger und Halbleiterchip eingesetzt wird, können Lotmaterialien verwendet werden, die nach Beendigung des Lötvorgangs an der Grenzfläche zwischen Träger und Halbleiterchip aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. Hierbei ist für Kupfer- oder Eisen-Nickel-Träger beispielsweise die Verwendung von AuSn-, AgSn-, CuSn, AgIn-, AuIn- oder CuIn-Loten denkbar.
  • Sofern die Träger mit den Halbleiterchips verklebt werden, können leitfähige Klebstoffe verwendet werden. Die Klebstoffe können z. B. auf Epoxidharzen basieren und zur Erzeugung der elektrischen Leitfähigkeit mit Gold, Silber, Nickel oder Kupfer angereichert sein.
  • Die Kontaktelemente der Halbleiterchips können eine Diffusionsbarriere aufweisen. Die Diffusionsbarriere verhindert beim Diffusionslöten, dass Lotmaterial von dem Träger in den Halbleiterchip diffundiert. Eine dünne Titanschicht auf einem Kontaktelement bewirkt beispielsweise eine solche Diffusionsbarriere.
  • Der Träger und der Halbleiterchip können von einer Verdrahtungsschicht bedeckt sein. Die Verdrahtungsschicht kann den Träger ganz oder auch nur teilweise bedecken. Die Verdrahtungsschicht kann aus einer einzelnen Schicht aufgebaut sein, sie kann aber auch aus mehreren aufeinanderliegenden Schichten bestehen. Die einzelnen Schichten können z. B. aus Polymerfilmen, Polymerfolien, Fotolacken oder Metallen bestehen. Die einzelnen Schichten können strukturiert werden, sodass z. B. Leiterbahnen in den Schichten erzeugt werden können, welche die Kontaktelemente des Halbleiterchips verbinden und/oder an vordefinierte Orte an der Oberfläche der Verdrahtungsschicht führen. Die Leiterbahnen können dabei zu Außen kontaktelementen der Module führen, deren Fläche größer sein kann als die Fläche der Kontaktelemente der Halbleiterchips. Die Leiterbahnen und/oder die Außenkontaktelemente können so angeordnet sein, dass sie sich über den Rand des Halbleiterchips hinaus erstrecken.
  • Des Weiteren können der Träger und der Halbleiterchip ganz oder auch nur teilweise von einer isolierenden Schicht bedeckt sein. Die isolierende Schicht kann beispielsweise aus einem Polymerfilm, einer Polymerfolie oder einem Fotolack gefertigt sein.
  • In 1A ist als Ausführungsbeispiel ein Modul 100A im Querschnitt dargestellt. Das Modul 100A enthält einen Halbleiterchip 101, der ein erstes Kontaktelement 102 auf einer ersten Hauptoberfläche 103 und ein zweites Kontaktelement 104 auf einer zweiten Hauptoberfläche 105 aufweist. Der Halbleiterchip 101 ist mit der Hauptoberfläche 103 auf einen Träger 106 aufgebracht worden. Auf der Hauptoberfläche 105 des Halbleiterchips 101 sind eine isolierende Schicht und eine Verdrahtungsschicht 107 angebracht, die die zweite Hauptoberfläche 105 und den Träger 106 zumindest teilweise bedecken.
  • Die 1B und 1C zeigen Module 100B und 100C als Weiterbildungen des in 1A dargestellten Moduls 100A. Bei dem in 1B gezeigten Modul 100B ist zwischen dem Träger 106 und der Verdrahtungsschicht 107 eine isolierende Schicht 108 angeordnet, die zumindest eine Seitenfläche 109 des Halbleiterchips 101 bedeckt. Bei dem in 1C gezeigten Modul 100C weist der Träger 106 eine Vertiefung 110 auf, in die der Halbleiterchip 101 eingebracht ist.
  • 2 zeigt als weiteres Ausführungsbeispiel ein Modul 200. Das Modul 200 enthält einen Halbleiterchip 201 und einen elektrisch leitfähigen Träger 202. Der Träger 202 weist eine Vertiefung 203 auf, in die der Halbleiterchip 201 eingebracht ist. Eine Verdrahtungsschicht 204 deckt den Halbleiterchip 201 und den Träger 202 ab.
  • 3 stellt als weiteres Ausführungsbeispiel ein Modul 300 dar. Das Modul 300 enthält einen Halbleiterchip 301, der in einer Vertiefung 303 eines Trägers 302 sitzt. Eine Folie 304 bedeckt den Halbleiterchip 301 und den Träger 302.
  • In den 4A bis 4C sind Module 400A, 400B und 400C gezeigt, die Weiterbildungen der oben beschriebenen Module 100A, 100C, 200 und 300 darstellen. Die im Folgenden beschriebenen Ausgestaltungen der Module 400A bis 400C können daher ebenso auf die Module 100A, 100C, 200 und 300 übertragen werden.
  • Das Modul 400A enthält einen Halbleiterchip 401, der ein erstes Kontaktelement 402 auf einer ersten Hauptoberfläche 403 und zweite Kontaktelemente 404 und 405 auf einer zweiten Hauptoberfläche 406 aufweist, sowie einen Träger 407 mit einer Vertiefung 408, in die der Halbleiterchip 401 eingebracht ist.
  • Der Träger 407 kann aus einem metallischen Werkstoff, beispielsweise aus Kupfer oder einer Eisen-Nickel-Legierung, bestehen. Der Träger 407 und das Kontaktelement 402 sind mit einem elektrisch leitfähigen Haftvermittler, der in 4A nicht explizit dargestellt ist, miteinander verbunden. Als Haftvermittler kann ein Lotmaterial verwendet werden, das nach einem gängigen Lötverfahren das Kontaktelement 402 mit dem Träger 406 verbindet. Es kann beispielsweise ein Diffusionslötverfahren angewendet werden, bei welchem durch Diffusion an der Grenzfläche zwischen dem Kontaktelement 402 und dem Träger 407 eine intermetallische Phase entsteht. Alternativ kann als Haftvermittler ein leitender Kleber, z. B. ein Epoxidharzkleber, verwendet werden.
  • Die Hauptoberfläche 403 des Halbleiterchips 401 kann kleiner als die Grundfläche der Vertiefung 408 sein, sodass ein Freiraum 409 zwischen mindestens einer Seitenfläche des Halbleiterchips 401 und einer Seitenfläche der Vertiefung 408 verbleibt. Der Freiraum 409 kann wahlweise mit einem isolierenden Material, beispielsweise einem organischen Material, wie z. B. Epoxidharzen, Polyimiden oder Silikongel, ausgefüllt werden oder unausgefüllt bleiben.
  • Weiterhin können der Halbleiterchip 401 und der Träger 407 mit einer isolierenden, insbesondere organischen Folie 410 abgedeckt werden. Dies empfiehlt sich insbesondere, wenn der Freiraum 409 nicht mit dem isolierenden Material ausgefüllt ist, da die Folie 410 in diesem Fall auch den Freiraum 409 abdeckt. Die Folie 410 kann fotostrukturierbar sein, sodass die Folie 410 an den Stellen der Kontaktelemente 404 und 405 sowie an einer Stelle 411 oberhalb des Trägers 407 durch Belichtungs- und Entwicklungsschritte geöffnet werden kann. Falls der Freiraum 409 mit dem isolierenden Material ausgefüllt ist, kann anstelle der Folie 410 beispielsweise auch eine strukturierbare Schicht aus einem weichen und isolierenden Material, wie z. B. Fotolack oder Polyimiden, auf den Halbleiterchip 401 und den Träger 407 aufgebracht werden. Die Folie 410 bzw. die alternativ verwendete strukturierbare Schicht können eine Dicke im Bereich von 1 bis 100 μm aufweisen. Die durch die Strukturierung in die Folie 410 bzw. die Schicht eingebrachten Öffnungen oberhalb der Kontaktelemente 404 und 405 sowie oberhalb der Stelle 411 werden mit einer Metallschicht ausgefüllt.
  • Auf die Folie 410 kann eine weitere strukturierbare Schicht 412 aufgebracht werden, in die durch Strukturierungs- und Me tallisierungsschritte Außenkontaktelemente 413, 414 und 415 eingebracht werden. Dabei sind die Außenkontaktelemente 413, 414 und 415 durch die Öffnungen in der Folie 410 mit den Kontaktelementen 404 bzw. 405 bzw. mit dem Träger 407 an der Stelle 411 verbunden. Das Außenkontaktelement 415 ermöglicht aufgrund der elektrischen Verbindung des Trägers 407 mit dem Kontaktelement 402 eine elektrische Kontaktierung des Kontaktelements 402 von der Oberseite des Moduls 400A. Die Dicke der Schicht 412 und der Außenkontaktelemente 413 bis 415 liegt im Bereich von 5 bis 100 μm.
  • Die Außenkontaktelemente 413 und/oder 414 können so ausgelegt sein, dass sie sich über den Rand des Halbleiterchips 401 hinaus erstrecken. Aufgrund dieser Maßnahme können die Außenkontaktelemente 413 und/oder 414 eine beliebig große Kontaktfläche aufweisen. Beispielsweise können die Kontaktflächen der Außenkontaktelemente 413 und/oder 414 größer als die Kontaktflächen der jeweils mit ihnen verbundenen Kontaktelemente 404 und 405 sein. Des Weiteren kann das Kontaktelement 402 des Halbleiterchips 401 neben dem Außenkontaktelement 415 mit einem weiteren Außenkontaktelement auf der Oberseite des Moduls 400A verbunden sein. Die vorstehend beschriebenen Maßnahmen ermöglichen eine elektrische Kontaktierung des Halbleiterchips 401 von außerhalb des Moduls 400A mit einem geringen Kontaktwiderstand. Ferner kann das Modul 400A sehr anschlussflexibel in eine Schaltung eingebaut werden.
  • Es ist nicht erforderlich, dass das Modul 400A von einem Gehäuse umgeben ist. Das Modul 400A kann beispielsweise nach Flip-Chip-Art auf eine Leiterplatte montiert werden. Dabei sorgen Lötkontakte zwischen den Außenkontaktelementen 413 bis 415 und Kontaktflächen der Leiterplatte sowohl für eine mechanische Befestigung des Moduls 400A auf der Leiterplatte als auch für eine elektrische Kontaktierung.
  • Der Halbleiterchip 401 kann beispielsweise ein Leistungshalbleiter und insbesondere ein Leistungs-MOSFET mit einer vertikalen Struktur sein. In diesem Fall kann das Kontaktelement 402 der Drain-Anschluss, das Kontaktelement 404 der Source-Anschluss und das Kontaktelement 405 der Gate-Anschluss des Leistungs-MOSFETs sein.
  • In 4A ist gezeigt, dass der Halbleiterchip 401 und die Vertiefung 408 die gleiche Höhe aufweisen können. Wie in den 4B und 4C gezeigt ist, kann die Höhe des Halbleiterchips 401 aber auch kleiner oder größer als die Höhe der Vertiefung 408 sein. Bei den Modulen 400B und 400C kann mit dem isolierenden Material nicht nur der Freiraum 409 ausgefüllt werden, sondern es können damit auch die Oberfläche des Trägers 407 und des Halbleiterchips 401 bedeckt werden. Dadurch wird ein Höhenausgleich zwischen dem Halbleiterchip 401 und der unterschiedlich hohen Vertiefung 407 geschaffen. Sofern der Halbleiterchip 401 ein Leistungs-MOSFETs mit einer vertikalen Struktur ist, dessen Höhe typischerweise im Bereich von 50 bis 350 μm liegt, kann die Vertiefung 408 eine Höhe im Bereich von 5 μm bis 0,5 mm aufweisen.
  • Während bei den Modulen 400A bis 400C die Vertiefung 408 durch Ätzen, Fräsen oder galvanisches Wachsen hergestellt worden ist, ist in 5 ein Modul 500 dargestellt, in dessen Träger 501 eine Vertiefung 502 durch Tiefziehen oder Prägen eingebracht worden ist. Dadurch wird auf der Unterseite des Trägers 501 eine Stufe erzeugt.
  • In 6 ist ein Verfahren zur Herstellung von Modulen 600 dargestellt. Die Module 600 können die gleichen Ausgestaltungen wie die in den 4A bis 4C gezeigten Module 400A bis 400C aufweisen. In einem ersten Verfahrensschritt wird ein Träger 601 bereitgestellt. Der Träger 601 besitzt mehrere Vertiefungen 602, die z. B. durch Prägen, Fräsen, Tiefziehen oder galvanisches Wachsen in den Träger 601 eingebracht worden sind. Halbleiterchips 603 mit jeweils einem ersten Kontaktelement 604 auf einer ersten Hauptoberfläche 605 und jeweils zwei zweiten Kontaktelement 606 und 607 auf einer zweiten Hauptoberfläche 608 werden derart in die Vertiefungen 602 des Trägers 601 eingesetzt, dass in jeder Vertiefung 602 genau ein Halbleiterchip 603 sitzt und die ersten Hauptoberflächen 605 dem Träger 601 zugewandt sind. In einem weiteren Verfahrensschritt wird eine isolierende Schicht und eine Verdrahtungsschicht 609 auf die zweite Hauptoberfläche 608 der Halbleiterchips 603 und auf den Träger 601 aufgebracht. Die Verdrahtungsschicht 609 weist eine Schichtdicke im Bereich von 1 bis 1000 μm, insbesondere im Bereich von 10 bis 100 μm, auf. Die Verdrahtungsschicht 609 kann mittels Dünnfilmtechniken erzeugt werden. Dabei werden beispielsweise Masken durch fotolithografische Prozesse erzeugt und Metallschichten auf den Masken abgeschieden, wobei nach dem Entfernen der Masken einzelne Leiterbahnen zurückbleiben. Nach dem Aufbringen der isolierenden Schicht und der Verdrahtungsschicht 609 werden die Module 600 vereinzelt. Dies geschieht üblicherweise durch Zersägen des Trägers 601.
  • In 7 ist ein Modul 700 gezeigt, das eine Weiterbildung des in 1B gezeigten Moduls 100B darstellt. Das Modul 700 enthält einen Halbleiterchip 701 mit einem Kontaktelement 702 auf einer Hauptoberfläche 703 und Kontaktelementen 704 und 705 auf einer Hauptoberfläche 706. Der Halbleiterchip 701 ist auf einen Träger 707 aufgebracht, der beispielsweise aus Kupfer besteht und eine planare Oberfläche aufweist. Das Kontaktelement 702 kann mit dem Träger 707 beispielsweise durch Diffusionsföten oder mittels eines leitenden Klebers verbunden sein. Der Halbleiterchip 701 und der Träger 707 sind mit einer Schicht 708 aus Fotolack überzogen. Die Fotolackschicht 708 kann durch eine Schablone oder mittels Spin-Coating auf gebracht worden sein. Die Fotolackschicht 708 ist fotolithografisch strukturiert und metallisiert worden. Dabei wurden Außenkontaktelemente 709, 710 und 711 geschaffen, welche mit den Kontaktelementen 704 und 705 bzw. dem Träger 707 verbunden sind.
  • Das Außenkontaktelement 709 kann sich über den Rand des Halbleiterchips 701 hinaus über den Träger 707 erstrecken. Der Halbleiterchip 701 kann insbesondere ein vertikaler Leistungs-MOSFET sein, wobei das Kontaktelement 702 der Drain-Anschluss, das Kontaktelement 704 der Source-Anschluss und das Kontaktelement 705 der Gate-Anschluss sind.
  • Das Modul 700 kann in entsprechender Weise zu dem in 6 gezeigten Modul 600 gefertigt werden, d. h. es werden mehrere Halbleiterchips 701 auf einen Träger 707 aufgebracht, die Halbleiterchips 701 werden mit einer Fotolackschicht 708 überzogen, die Außenkontaktelemente 709 bis 711 werden hergestellt und erst danach werden die Module 700 vereinzelt.

Claims (33)

  1. Modul (100, 400–700) umfassend: – einen Halbleiterchip (101, 401, 603, 701) mit einem ersten Kontaktelement (102, 402, 604, 702) auf einer ersten Hauptoberfläche (103, 403, 605, 703) und einem zweiten Kontaktelement (104, 404, 405, 606, 607, 704, 705) auf einer zweiten Hauptoberfläche (105, 406, 608, 706); – einen Träger (106, 407, 501, 601, 707), auf dem der Halbleiterchip (101, 401, 603, 701) derart angeordnet ist, dass die erste Hauptoberfläche (103, 403, 605, 703) des Halbleiterchips (101, 401, 603, 701) dem Träger (106, 407, 501, 601, 707) zugewandt ist; und – eine erste isolierende Schicht (107, 410, 609, 708) und eine Verdrahtungsschicht (107, 412–415, 609, 709–711), welche die zweite Hauptoberfläche (105, 406, 608, 706) des Halbleiterchips (101, 401, 603, 701) und den Träger (106, 407, 501, 601, 707) bedecken.
  2. Modul (100B, 700) nach Anspruch 1, wobei zwischen dem Träger (106, 707) und der Verdrahtungsschicht (107, 709–711) eine zweite isolierende Schicht (108, 708) angeordnet ist, die eine Seitenfläche (109) des Halbleiterchips (101, 701) bedeckt.
  3. Modul (100B, 700) nach Anspruch 2, wobei der Träger (106, 707) über eine Verbindungsleitung mit der Verdrahtungsschicht (711) verbunden ist und die Verbindungsleitung durch die zweite isolierende Schicht (108, 708) geführt ist.
  4. Modul (100A, 100C, 400, 500, 600) nach Anspruch 1, wobei der Träger (106, 407, 501, 601) eine Vertiefung (110, 408, 502, 602) aufweist, in die der Halbleiterchip (101, 401, 603) eingebracht ist.
  5. Modul (100, 400–700) nach einem der vorhergehenden Ansprüche, wobei das erste Kontaktelement (102, 402, 604, 702) mit dem Träger (106, 407, 501, 601, 707) elektrisch leitfähig verbunden ist.
  6. Modul (100, 400–700) nach Anspruch 5, wobei der Halbleiterchip (101, 401, 603, 701) über einen Haftvermittler an dem Träger (106, 407, 501, 601, 707) befestigt ist und der Haftvermittler die elektrisch leitfähige Verbindung bewirkt.
  7. Modul (100, 400–700) nach einem der vorhergehenden Ansprüche, wobei der Träger (106, 407, 501, 601, 707) elektrisch leitfähig ist.
  8. Modul (100A, 100C, 400, 500, 600) nach einem der Ansprüche 4 bis 7, wobei zwischen einer Seitenfläche des Halbleiterchips (101, 401, 603) und dem Träger (106, 407, 501, 601) ein isolierendes Material angeordnet ist.
  9. Modul (100A, 100C, 400, 500, 600) nach einem der Ansprüche 4 bis 7, wobei zwischen einer Seitenfläche des Halbleiterchips (101, 401, 603) und dem Träger (106, 407, 501, 601) ein Freiraum (409) besteht.
  10. Modul (100, 400–700) nach einem der vorhergehenden Ansprüche, wobei die erste isolierende Schicht eine Folie (410) umfasst.
  11. Modul (100, 400–700) nach Anspruch 10, wobei die Folie (410) fotostrukturierbar ist.
  12. Modul (100, 400–700) nach einem der vorhergehenden Ansprüche, wobei die Verdrahtungsschicht (107, 412–415, 609, 709–711) das zweite Kontaktelement (104, 404, 405, 606, 607, 704, 705) mit einem Außenkontaktelement (413, 414, 709, 710) verbindet und das Außenkontaktelement (413, 414, 709, 710) eine größere Kontaktfläche als das zweite Kontaktelement (104, 404, 405, 606, 607, 704, 705) aufweist.
  13. Modul (100, 400–700) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (101, 401, 603, 701) ein Leistungshalbleiterchip ist.
  14. Modul (200) umfassend: – einen Halbleiterchip (201); – einen elektrisch leitfähigen Träger (202) mit einer Vertiefung (203), in welche der Halbleiterchip (201) eingebracht ist; und – eine Verdrahtungsschicht (204), welche den Halbleiterchip (201) und den Träger (202) bedeckt.
  15. Modul (200) nach Anspruch 14, wobei zwischen einer Seitenfläche des Halbleiterchips (201) und dem Träger (202) ein Freiraum besteht.
  16. Modul (200) nach Anspruch 14 oder 15, wobei auf den Halbleiterchip (201) eine isolierende Folie aufgebracht ist.
  17. Modul (200) nach einem der Ansprüche 14 bis 16, wobei der Halbleiterchip (201) ein Leistungshalbleiter ist.
  18. Modul (300) umfassend: – einen Halbleiterchip (301); – einen Träger (302) mit einer Vertiefung (303), in welche der Halbleiterchip (301) eingebracht ist; und – eine Folie (304), welche den Halbleiterchip (301) und den Träger (302) bedeckt.
  19. Modul (300) nach Anspruch 18, wobei zwischen einer Seitenfläche des Halbleiterchips (301) und dem Träger (302) ein Freiraum besteht, der von der Folie (304) abgedeckt ist.
  20. Modul (300) nach Anspruch 18 oder 19, wobei auf die Folie (304) eine Verdrahtungsschicht aufgebracht ist.
  21. Verfahren umfassend: – ein Halbleiterchip (101, 401, 603, 701) mit einem ersten Kontaktelement (102, 402, 604, 702) auf einer ersten Hauptoberfläche (103, 403, 605, 703) und einem zweiten Kontaktelement (104, 404, 405, 606, 607, 704, 705) auf einer zweiten Hauptoberfläche (105, 406, 608, 706) wird bereitgestellt; – der Halbleiterchip (101, 401, 603, 701) wird derart auf einen Träger (106, 407, 501, 601, 707) aufgebracht, dass die erste Hauptoberfläche (103, 403, 605, 703) des Halbleiterchips (101, 401, 603, 701) dem Träger (106, 407, 501, 601, 707) zugewandt ist; und – eine erste isolierende Schicht (107, 410, 609, 708) und eine Verdrahtungsschicht (107, 412–415, 609, 709–711) werden derart auf die zweite Hauptoberfläche (105, 406, 608, 706) des Halbleiterchips (101, 401, 603, 701) aufgebracht, dass die erste isolierende Schicht (107, 410, 609, 708) und die Verdrahtungsschicht (107, 412–415, 609, 709–711) die zweite Hauptoberfläche (105, 406, 608, 706) und den Träger (106, 407, 501, 601, 707) bedecken.
  22. Verfahren nach Anspruch 21, wobei eine zweite isolierende Schicht (108, 708) auf den Träger (106, 707) aufgebracht wird, die eine Seitenfläche (109) des Halbleiterchips (101, 701) bedeckt.
  23. Verfahren nach Anspruch 22, wobei eine Verbindungsleitung durch die zweite isolierende Schicht (108, 708) geführt wird und die Verbindungsleitung den Träger (106, 707) mit der Verdrahtungsschicht (711) verbindet.
  24. Verfahren nach Anspruch 21, wobei eine Vertiefung (110, 408, 502, 602) in den Träger (106, 407, 501, 601) eingebracht wird und der Halbleiterchip (101, 401, 603) in die Vertiefung (110, 408, 502, 602) eingesetzt wird.
  25. Verfahren nach einem der Ansprüche 21 bis 24, wobei eine elektrisch leitfähige Verbindung zwischen dem ersten Kontaktelement (102, 402, 604, 702) und dem Träger (106, 407, 501, 601, 707) hergestellt wird.
  26. Verfahren nach Anspruch 24 oder 25, wobei nach dem Einbringen des Halbleiterchips (101, 401, 603) in die Vertiefung (110, 408, 502, 602) des Trägers (106, 407, 501, 601) ein isolierendes Material zwischen einer Seitenfläche des Halbleiterchips (101, 401, 603) und den Träger (106, 407, 501, 601) eingebracht wird.
  27. Verfahren nach Anspruch 24 oder 25, wobei nach dem Einbringen des Halbleiterchips (101, 401, 603) in die Vertiefung (110, 408, 502, 602) des Trägers (106, 407, 501, 601) ein Freiraum (409) zwischen einer Seitenfläche des Halbleiterchips (101, 401, 603) und dem Träger (106, 407, 501, 601) verbleibt und der Freiraum (409) mit einer Folie (410) als erster isolierender Schicht abgedeckt wird.
  28. Verfahren nach Anspruch 27, wobei die Folie (410) strukturiert wird.
  29. Verfahren nach Anspruch 27 oder 28, wobei die Verdrahtungsschicht (412–415) auf die Folie (410) aufgebracht wird.
  30. Verfahren nach einem der Ansprüche 21 bis 29, wobei die Verdrahtungsschicht (107, 412–415, 609, 709–711) dünnfilmtechnisch erzeugt wird.
  31. Verfahren nach einem der Ansprüche 21 bis 30, wobei das zweite Kontaktelement (104, 404, 405, 606, 607, 704, 705) mit einem Außenkontaktelement (413, 414, 709, 710) verbunden wird, das eine größere Kontaktfläche als das zweite Kontaktelement (104, 404, 405, 606, 607, 704, 705) aufweist.
  32. Verfahren umfassend: – mehrere Halbleiterchips (603) mit jeweils einem ersten Kontaktelement (604) auf einer ersten Hauptoberfläche (605) und jeweils einem zweiten Kontaktelement (606, 607) auf einer zweiten Hauptoberfläche (608) werden bereitgestellt; – die Halbleiterchips (603) werden derart in Vertiefungen (602) eines Trägers (601) eingebracht, dass die ersten Hauptoberflächen (605) dem Träger (601) zugewandt sind; – eine Verdrahtungsschicht (609) wird nach dem Einbringen der Halbleiterchips (603) in die Vertiefungen (602) des Trägers (601) auf die zweiten Hauptoberflächen (608) der Halbleiterchips (603) aufgebracht; und – nach dem Aufbringen der Verdrahtungsschicht (609) werden die Halbleiterchips (603) vereinzelt.
  33. Verfahren nach Anspruch 32, wobei die Vertiefungen (602) des Trägers (601) durch Prägen, Tiefziehen, Fräsen oder galvanisches Wachsen erzeugt werden.
DE102007017831.1A 2007-04-16 2007-04-16 Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls Active DE102007017831B8 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007017831.1A DE102007017831B8 (de) 2007-04-16 2007-04-16 Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007017831.1A DE102007017831B8 (de) 2007-04-16 2007-04-16 Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls

Publications (3)

Publication Number Publication Date
DE102007017831A1 true DE102007017831A1 (de) 2008-10-30
DE102007017831B4 DE102007017831B4 (de) 2015-11-12
DE102007017831B8 DE102007017831B8 (de) 2016-02-18

Family

ID=39777297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007017831.1A Active DE102007017831B8 (de) 2007-04-16 2007-04-16 Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls

Country Status (1)

Country Link
DE (1) DE102007017831B8 (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8201326B2 (en) 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
CN103295976A (zh) * 2012-03-01 2013-09-11 英飞凌科技股份有限公司 芯片装置以及用于形成芯片装置的方法
US8664043B2 (en) 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US8866302B2 (en) 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US8970032B2 (en) 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
US9142739B2 (en) 2010-09-09 2015-09-22 Infineon Technologies Ag Method and system for providing a reliable light emitting diode semiconductor device
US9196554B2 (en) 2013-10-01 2015-11-24 Infineon Technologies Austria Ag Electronic component, arrangement and method
US9368435B2 (en) 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
CN106061737A (zh) * 2013-12-19 2016-10-26 加利福尼亚大学董事会 可扩展性制造技术和电路封装设备
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
DE102019124682A1 (de) * 2018-09-28 2020-04-02 Semiconductor Components Industries, Llc Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154673A (ja) * 1997-07-31 1999-02-26 Nec Kansai Ltd 半導体装置
US20010048156A1 (en) * 2000-06-05 2001-12-06 Nec Corporation. Semiconductor device and method of manufacturing the same
DE10308928A1 (de) * 2003-02-28 2004-09-09 Siemens Ag Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
US20040266037A1 (en) * 2003-06-26 2004-12-30 Semiconductor Components Industries, Llc. Direct chip attach structure and method
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement
US20060060891A1 (en) * 2004-09-23 2006-03-23 International Rectifier Corp. Redistributed solder pads using etched lead frame

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154673A (ja) * 1997-07-31 1999-02-26 Nec Kansai Ltd 半導体装置
US20010048156A1 (en) * 2000-06-05 2001-12-06 Nec Corporation. Semiconductor device and method of manufacturing the same
DE10308928A1 (de) * 2003-02-28 2004-09-09 Siemens Ag Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
US20040266037A1 (en) * 2003-06-26 2004-12-30 Semiconductor Components Industries, Llc. Direct chip attach structure and method
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement
US20060060891A1 (en) * 2004-09-23 2006-03-23 International Rectifier Corp. Redistributed solder pads using etched lead frame

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstract of Japan & JP 11054673 A *
Patent Abstract of Japan: JP 11-054 673 A

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009059236B4 (de) * 2008-12-23 2015-12-10 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
US8201326B2 (en) 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US9123687B2 (en) 2008-12-23 2015-09-01 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8698298B2 (en) 2009-11-10 2014-04-15 Infineon Technologies Ag Laminate electronic device
US8664043B2 (en) 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US10020245B2 (en) 2009-12-01 2018-07-10 Infineon Technologies Ag Laminate electronic device
US9006873B2 (en) 2010-02-16 2015-04-14 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
US9142739B2 (en) 2010-09-09 2015-09-22 Infineon Technologies Ag Method and system for providing a reliable light emitting diode semiconductor device
US8866302B2 (en) 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US8970032B2 (en) 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
US9331060B2 (en) 2011-12-08 2016-05-03 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
DE102013102058B4 (de) 2012-03-01 2024-05-29 Infineon Technologies Ag Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
CN103295976A (zh) * 2012-03-01 2013-09-11 英飞凌科技股份有限公司 芯片装置以及用于形成芯片装置的方法
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
DE102013109542B4 (de) 2012-09-04 2019-06-13 Infineon Technologies Ag Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9196554B2 (en) 2013-10-01 2015-11-24 Infineon Technologies Austria Ag Electronic component, arrangement and method
US10506715B2 (en) 2013-12-19 2019-12-10 The Regents Of The University Of California Scalable fabrication techniques and circuit packaging devices
EP3083248A4 (de) * 2013-12-19 2017-08-30 The Regents of The University of California Hochgradig skalierbare herstellungsverfahren und verpackungsvorrichtungen für elektronische schaltungen
JP2017504194A (ja) * 2013-12-19 2017-02-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス
CN106061737A (zh) * 2013-12-19 2016-10-26 加利福尼亚大学董事会 可扩展性制造技术和电路封装设备
CN106061737B (zh) * 2013-12-19 2019-12-31 加利福尼亚大学董事会 可扩展性制造技术和电路封装设备
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
US9368435B2 (en) 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
DE102019124682A1 (de) * 2018-09-28 2020-04-02 Semiconductor Components Industries, Llc Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die
US10991670B2 (en) 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die
US11594510B2 (en) 2018-09-28 2023-02-28 Semiconductor Components Industries, Llc Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die

Also Published As

Publication number Publication date
DE102007017831B4 (de) 2015-11-12
DE102007017831B8 (de) 2016-02-18

Similar Documents

Publication Publication Date Title
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102009035920B4 (de) Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
DE10259221A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102011115886A1 (de) Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE102007002807B4 (de) Chipanordnung
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE10219353B4 (de) Halbleiterbauelement mit zwei Halbleiterchips
DE10358282A1 (de) Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R083 Amendment of/additions to inventor(s)
R020 Patent grant now final
R082 Change of representative