DE102019124682A1 - Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die - Google Patents

Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die Download PDF

Info

Publication number
DE102019124682A1
DE102019124682A1 DE102019124682.2A DE102019124682A DE102019124682A1 DE 102019124682 A1 DE102019124682 A1 DE 102019124682A1 DE 102019124682 A DE102019124682 A DE 102019124682A DE 102019124682 A1 DE102019124682 A1 DE 102019124682A1
Authority
DE
Germany
Prior art keywords
conductive spacer
semiconductor die
metal substrate
spacer
bonded metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019124682.2A
Other languages
English (en)
Inventor
Yong Liu
Lin Yusheng
Huibin CHEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102019124682A1 publication Critical patent/DE102019124682A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Unter einem allgemeinen Aspekt kann eine Halbleitervorrichtungsanordnung ein Halbleiter-Die mit einer ersten Oberfläche mit aktiven Schaltungen, einer zweiten Oberfläche gegenüber der ersten Oberfläche und einer Vielzahl von Seitenoberflächen einschließen. Jede der Vielzahl von Seitenoberflächen kann sich zwischen der ersten Oberfläche des Halbleiter-Dies und der zweiten Oberfläche des Halbleiter-Dies erstrecken. Die Halbleitervorrichtungsanordnung kann auch ein leitfähiges Abstandselement mit einem darin definierten Hohlraum einschließen. Das Halbleiter-Die kann elektrisch und thermisch mit dem leitfähigen Abstandselement gekoppelt sein, wobei das Halbleiter-Die mindestens teilweise in den Hohlraum eingebettet ist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Halbleitervorrichtungsanordnungen. Genauer bezieht sich diese Beschreibung auf Halbleitervorrichtungsanordnungen (z. B. Halbleitervorrichtungsmodule), die Abstandselemente mit einem eingebetteten Halbleiter-Die einschließen.
  • HINTERGRUND
  • Halbleitervorrichtungsanordnungen, wie Halbleitervorrichtungsmodule, die mehrere Halbleiter-Dies (z. B. Multi-Chip-Module) einschließen, können Abstandselemente (leitfähige Abstandselemente) einschließen, die mit dem Halbleiter-Die gekoppelt (z. B. elektrisch und/oder thermisch gekoppelt) sind. Aktuelle Ansätze zum Implementieren solcher Abstandselemente können gewisse Nachteile aufweisen. Zum Beispiel können Fehlanpassungen der Wärmeausdehnungskoeffizienten (Thermal Expansion Coefficients, CTEs) zwischen verschiedenen Materialien, die in solchen Anordnungen eingeschlossen sind, eine Belastung des Halbleiter-Dies verursachen, was zu Rissen und/oder einer Beschädigung des Halbleiter-Dies führen kann. Außerdem können Lunker in Materialien (z. B. Haftmittelmaterialien, wie Lot, leitfähige Haftmittel usw.), die verwendet werden, um das Halbleiter-Die mit den Abstandselementen zu koppeln, CTE-Fehlanpassungsprobleme verstärken und den thermischen Widerstand und/oder elektrischen Widerstand zwischen dem Abstandselement und dem Halbleiter-Die erhöhen. Solch ein erhöhter thermischer und/oder elektrischer Widerstand kann aufgrund von innerhalb der Halbleitervorrichtungsanordnung erzeugter Hitze zu Zuverlässigkeitsproblemen führen und/oder kann die elektrische Leistung des Halbleiter-Dies und eines zugehörigen Halbleitervorrichtungsmoduls beeinträchtigen.
  • KURZDARSTELLUNG
  • Unter einem allgemeinen Aspekt kann eine Halbleitervorrichtungsanordnung ein Halbleiter-Die mit einer ersten Oberfläche mit aktiven Schaltungen, einer zweiten Oberfläche gegenüber der ersten Oberfläche und einer Vielzahl von Seitenoberflächen einschließen. Jede der Vielzahl von Seitenoberflächen kann sich zwischen der ersten Oberfläche des Halbleiter-Dies und der zweiten Oberfläche des Halbleiter-Dies erstrecken. Die Halbleitervorrichtungsanordnung kann auch ein leitfähiges Abstandselement mit einem darin definierten Hohlraum einschließen. Das Halbleiter-Die kann elektrisch und thermisch mit dem leitfähigen Abstandselement gekoppelt sein. Das Halbleiter-Die kann mindestens teilweise in den Hohlraum eingebettet sein. Unter einem anderen allgemeinen Aspekt kann eine Halbleitervorrichtungsanordnung ein Halbleiter-Die und ein leitfähiges Abstandselement mit einem Hohlraum, der in einer ersten Oberfläche des leitfähigen Abstandselements definiert ist, einschließen. Das Halbleiter-Die kann elektrisch und thermisch mit dem leitfähigen Abstandselement gekoppelt sein. Das Halbleiter-Die kann mindestens teilweise in den Hohlraum eingebettet sein. Die Halbleitervorrichtungsanordnung kann auch ein erstes Direct-Bonded-Metal-Substrat (DBM-Substrat) einschließen. Das erste DBM-Substrat kann elektrisch mit einer Oberfläche des Halbleiter-Dies gekoppelt sein. Die Halbleitervorrichtungsanordnung kann ferner ein zweites DBM-Substrat einschließen, das mit einer zweiten Oberfläche des leitfähigen Abstandselements gekoppelt ist. Die zweite Oberfläche des leitfähigen Abstandselements kann der ersten Oberfläche des leitfähigen Abstandselements gegenüberliegen. Die Halbleitervorrichtungsanordnung kann außerdem ferner ein Niedermoduleinkapselungsmaterial einschließen. Das Niedermoduleinkapselungsmaterial kann zwischen dem leitfähigen Abstandselement und dem ersten DBM-Substrat angeordnet sein und zwischen der Oberfläche des Halbleiter-Dies und dem ersten DBM-Substrat angeordnet sein. Die Halbleitervorrichtungsanordnung kann außerdem ferner eine Formmasse einschließen. Die Formmasse kann das Halbleiter-Die, das leitfähige Abstandselement, das Niedermoduleinkapselungsmaterial, das erste DBM-Substrat und das zweite DBM-Substrat einkapseln.
  • Unter einem anderen allgemeinen Aspekt kann eine Halbleitervorrichtungsanordnung ein erstes Halbleiter-Die, ein zweites Halbleiter-Die, ein erstes leitfähiges Abstandselement und ein zweites leitfähiges Abstandselement einschließen. Das erste leitfähige Abstandselement kann einen Hohlraum aufweisen, der in einer ersten Oberfläche des ersten leitfähigen Abstandselements definiert ist. Das erste Halbleiter-Die kann elektrisch und thermisch mit dem ersten leitfähigen Abstandselement gekoppelt sein. Das erste Halbleiter-Die kann mindestens teilweise in den Hohlraum des ersten leitfähigen Abstandselements eingebettet sein. Das zweite leitfähige Abstandselement kann einen Hohlraum aufweisen, der in einer ersten Oberfläche des zweiten leitfähigen Abstandselements definiert ist. Das zweite Halbleiter-Die kann elektrisch und thermisch mit dem zweiten leitfähigen Abstandselement gekoppelt sein. Das zweite Halbleiter-Die kann mindestens teilweise in den Hohlraum des zweiten leitfähigen Abstandselements eingebettet sein. Die Halbleitervorrichtungsanordnung kann auch ein erstes Direct-Bonded-Metal-Substrat (DBM-Substrat) einschließen. Das erste DBM-Substrat kann elektrisch mit einer Oberfläche des ersten Halbleiter-Dies gekoppelt sein und elektrisch mit einer Oberfläche des zweiten Halbleiter-Dies gekoppelt sein. Die Halbleitervorrichtungsanordnung kann ferner ein zweites DBM-Substrat einschließen, das elektrisch und thermisch mit einer zweiten Oberfläche des ersten leitfähigen Abstandselements gekoppelt ist. Die zweite Oberfläche des ersten leitfähigen Abstandselements kann der ersten Oberfläche des ersten leitfähigen Abstandselements gegenüberliegen; und eine zweite Oberfläche des zweiten leitfähigen Abstandselements. Die zweite Oberfläche des zweiten leitfähigen Abstandselements kann der ersten Oberfläche des zweiten leitfähigen Abstandselements gegenüberliegen.
  • Figurenliste
    • 1 ist eine schematische Darstellung, die eine Draufsicht eines Abstandselements (z. B. eines leitfähigen Abstandselements) mit einem eingebetteten Halbleiter-Die veranschaulicht, das in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann.
    • 2 ist eine schematische Querschnittsdarstellung, die ein Abstandselement mit einem eingebetteten Halbleiter-Die und einem Direct-Bonded-Metal-Substrat (DBM-Substrat) veranschaulicht, das in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann.
    • 3 ist eine schematische Querschnittsdarstellung, die ein weiteres Abstandselement mit einem eingebetteten Halbleiter-Die und einem DBM-Substrat veranschaulicht, das in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann.
    • 4 ist eine schematische Querschnittsdarstellung, die noch ein Abstandselement mit einem eingebetteten Halbleiter-Die, einem DBM-Substrat und einem injizierten Niedermodulmaterial veranschaulicht, das in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann.
    • 5 eine schematische Querschnittsdarstellung, die ein Abstandselement mit einem eingebetteten Halbleiter-Die veranschaulicht.
    • 6A-6C sind schematische Querschnittsdarstellungen, die einen Prozess zum Herstellen einer gestanzten Lötvorform veranschaulichen.
    • 7 ist eine isometrische Darstellung, die eine gestanzte Lötvorform veranschaulicht, die durch den Prozess von 6A-6C hergestellt werden kann.
    • 8 ist eine schematische Querschnittsdarstellung, die eine Halbleitervorrichtungsanordnung veranschaulicht, die eine Vielzahl von Abstandselementen mit einem eingebetteten Halbleiter-Die einschließt.
    • 9 ist ein Flussdiagramm, das einen Prozess zum Herstellen einer Halbleitervorrichtungsanordnung veranschaulicht.
  • In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Bezugszeichen gleiche und/oder ähnliche Komponenten (Elemente, Strukturen usw.) in verschiedenen Ansichten anzeigen. Die Zeichnungen stellen generell beispielhaft, jedoch nicht einschränkend, verschiedene in der vorliegenden Offenbarung erörterte Implementierungen dar. Bezugszeichen, die in einer Zeichnung gezeigt werden, werden für die gleichen und/oder ähnliche Elemente in verwandten Ansichten möglicherweise nicht wiederholt. Bezugszeichen, die in mehreren Zeichnungen wiederholt werden, werden in Bezug auf jede dieser Zeichnungen möglicherweise nicht speziell erörtert, sondern werden für den Kontext zwischen verwandten Ansichten bereitgestellt. Ebenso werden nicht alle gleichartigen Elemente in den Zeichnungen mit einem Bezugszeichen spezifisch referenziert, wenn mehrere Instanzen eines Elements veranschaulicht sind.
  • DETAILLIERTE BESCHREIBUNG
  • Diese Offenbarung bezieht sich auf Implementierungen von Halbleitervorrichtungsanordnungen, die verwendet werden können, um z. B. Leistungshalbleitervorrichtungsanordnungen, wie Multi-Chip-Module (MCMs), zu implementieren. Solche Anordnungen können z. B. in Automobilanwendungen, industriellen Anwendungen usw. verwendet werden. Zum Beispiel können die hierin beschriebenen Implementierungen in Automobilhochleistungsmodulen (Automotive High-Power Modules, AHPMs), wie Leistungswandlern, Zündkreisen usw., implementiert werden.
  • In den hierin beschriebenen Implementierungen kann ein Abstandselement (z. B. ein thermisch und/oder elektrisch leitfähiges Abstandselement) in einer Halbleitervorrichtungsanordnung eingeschlossen sein, wobei das Abstandselement eine darin oder darauf gebildete (definierte, angeordnete usw.) Hohlraumvorrichtung aufweist. Ein Halbleiter-Die (z. B. eine Leistungshalbleitervorrichtung) kann mindestens teilweise in den Hohlraum eingebettet (in diesem angeordnet usw.) sein.
  • Das Halbleiter-Die kann mit dem Abstandselement (in dem Hohlraum) unter Verwendung eines leitfähigen Haftmittels gekoppelt sein. In einigen Implementierungen kann ein solches leitfähiges Haftmittel mindestens eines von einem Lot, einer Lötvorform, einem flussmittelfreien Lot, einer gestanzten Lötvorform, einer Lötpaste usw. einschließen. Solche Implementierungen können die Abdeckung (z. B. Lotabdeckung zwischen dem Abstandselement und einem zugehörigen Halbleiter-Die verbessern (können z. B. Hohlräume reduzieren oder beseitigen), was dadurch nachteilige Auswirkungen von Fehlanpassungen des Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) zwischen Materialien in der Anordnung (wie eine Fehlanpassung zwischen einer Epoxidformmasse und einem Kupferabstandselement) reduzieren und damit verbundene Zuverlässigkeitsprobleme, wie eine Die-Rissbildung, verhindern kann. Außerdem können solche Implementierungen den thermischen Widerstand und/oder elektrischen Widerstand zwischen einem Abstandselement und einem zugehörigen Halbleiter-Die verringern, was die Wärmedissipationseffizienz einer zugehörigen Anordnung verbessern und/oder eine Erwärmung aufgrund des elektrischen Widerstands verringern kann.
  • 1 ist eine schematische Darstellung, die eine Draufsicht einer Abstandselementanordnung (Anordnung) 100 mit einem eingebetteten Halbleiter-Die veranschaulicht, die in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann. Wie in 1 gezeigt, schließt die Anordnung 100 ein Abstandselement (z. B. ein thermisch und/oder elektrisch leitfähiges Abstandselement) 110, ein Haftmittel (z. B. ein thermisch und/oder elektrisch leitfähiges Haftmittel) 120 und ein Halbleiter-Die (Die) 130 ein. In einigen Implementierungen kann das Abstandselement 110 ein oder mehrere Metalle, wie Kupfer, Kupferlegierungen, andere Metalllegierungen, Lotausbildungen usw., einschließen.
  • Das Abstandselement 110 von 1 schließt einen umlaufenden Ring (kann auch als ein Ring bezeichnet werden) 1 10a ein, der sich um einen Umfang einer Oberfläche des Abstandselements 110 erstreckt. Der Ring 110a kann einen Hohlraum, der in oder auf dem Abstandselement 110 definiert (angeordnet usw.) ist, definieren (umgeben usw.). Je nach der konkreten Implementierung kann der Hohlraum (und der zugehörige Ring 110a) unter Verwendung eines Stanzprozesses, eines Ätzprozesses und/oder jedes anderen geeigneten Prozesses gebildet werden. Wie in 1 gezeigt, können das Haftmittel 120 und das Die 130 in dem Hohlraum, der durch den Ring 110a definiert ist, angeordnet sein. In einigen Implementierungen kann das Die 130 mindestens teilweise in den Hohlraum eingebettet und mit dem Abstandselement 110 durch das Haftmittel 120 gekoppelt (z. B. thermisch und/oder elektrisch gekoppelt) sein. In einigen Implementierungen kann das Die 130 vollständig in den Hohlraum eingebettet (z. B. im Wesentlichen vollständig eingebettet) und mit dem Abstandselement 110 durch das Haftmittel 120 gekoppelt (z. B. thermisch und/oder elektrisch gekoppelt) sein. Beispielhafte Implementierungen eines solchen (teilweise und vollständig) eingebetteten Dies sind mindestens in 2-5 gezeigt.
  • In einigen Implementierungen kann das Haftmittel 120 mindestens eines von einem Lot, einer Lötvorform, einem flussmittelfreien Lot, einer gestanzten Lötvorform, einer Lötpaste usw. einschließen. Je nach der konkreten Implementierung kann das Haftmittel 120 beim Koppeln des Dies 130 mit dem Abstandselement 110 in dem Hohlraum ein oder mehrere Male aufgeschmolzen werden. In einigen Implementierungen kann ein solches Aufschmelzen des Haftmittels 120 unter Verwendung von Ameisensäure und/oder einem Formiergas (z. B. einem Wasserstoff- und Stickstoffgas) durchgeführt werden, was mit flussmittelfreiem Lot (z. B. in einer Paste, einer Vorform, einer gestanzten Vorform usw. eingeschlossen) durchgeführt werden kann und verhindern kann, dass Lot auf eine Oberfläche des Dies 130, das aktive Schaltungen einschließt, fließt (Dochtwirkung usw.) und elektrische Kurzschlüsse verursacht.
  • In einigen Implementierungen kann das Die 130 eine Leistungshalbleitervorrichtung und/oder eine integrierte Schaltung einschließen. Zum Beispiel kann das Die 130 einen Leistungstransistor, eine Leistungsdiode, eine Steuerschaltung (z. B. für ein zugehöriges MCM) usw. einschließen. Solche Leistungstransistoren können Metalloxidhalbleiterfeldeffekttransistoren (Metal-Oxide Semiconductor Field-Effect Transistors, MOSFETs), Bipolartransistoren mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistors, IGBTs) usw. einschließen.
  • In 1 ist eine Schnittlinie S-S gezeigt. Die Schnittlinie S-S ist stellt, als eine allgemeine Referenz, eine Schnittlinie bereit, die mit den Querschnittsansichten von 2-5 und 8 übereinstimmen kann. Das heißt, während die Ansichten von 2-5 und 8 weitere Elemente veranschaulichen (einschließen), die nicht in 1 gezeigt sind, stellt die Schnittlinie S-S eine Referenz zu einem beispielhaften Schnittort durch jeweilige Abstandselementanordnungen (z. B. mit eingebettetem Halbleiter-Die) für die verschiedenen Implementierungen bereit, die hierin veranschaulicht und beschrieben sind.
  • 2 ist eine schematische Querschnittsdarstellung, die eine Abstandselementanordnung (Anordnung) 200 mit einem eingebetteten Halbleiter-Die und einem Direct-Bonded-Metal-Substrat (DBM-Substrat) veranschaulicht, die in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann. Wie oben erwähnt, kann die Ansicht der in 2 gezeigten Anordnung 200 für einige Implementierungen eine Schnittansicht entlang einer Schnittlinie durch die Anordnung 200 sein, die im Allgemeinen mit der Schnittlinie S-S durch die Anordnung 100 in 1 übereinstimmt.
  • Wie in 2 gezeigt, schließt die Anordnung 200 ein Abstandselement (z. B. ein thermisch und/oder elektrisch leitfähiges Abstandselement) 210, ein Haftmittel (z. B. ein thermisch und/oder elektrisch leitfähiges Haftmittel) 220, ein Halbleiter-Die (Die) 230 und ein Direct-Bonded-Metal-Substrat (DBM-Substrat) 240 (z. B. ein Direct-Bonded-Copper-Substrat (DBC-Substrat), eine DBM-Leiterplatte usw.) ein. In einigen Implementierungen, wie den hierin beschriebenen Implementierungen, kann das DBM-Substrat 240 eine dielektrische Schicht 243 einschließen, die zwischen zwei Metallschichten 241 (z. B. Schaltungsschichten, gedruckten Schaltungsschichten usw.) angeordnet ist.
  • In einigen Implementierungen kann das Abstandselement 210 ein oder mehrere Metalle, wie Kupfer, Kupferlegierungen, andere Metalllegierungen, Lotausbildungen usw., einschließen. Wie das Abstandselement 110 schließt das Abstandselement 210 von 2 einen umlaufenden Ring (kann als ein Ring bezeichnet werden) 210a ein, der sich um einen Umfang einer Oberfläche des Abstandselements 210 erstrecken kann. Der Ring 210a kann einen Hohlraum 215, der in oder auf dem Abstandselement 210 definiert (angeordnet usw.) ist, definieren (umgeben usw.). Wie bei dem Abstandselement 110 von 1 kann der Hohlraum 215 (und der zugehörige Ring 210a) je nach der konkreten Implementierung unter Verwendung eines Stanzprozesses, eines Ätzprozesses und/oder jedes anderen geeigneten Prozesses gebildet werden. Wie in 2 gezeigt, können das Haftmittel 220 und das Die 230 in dem Hohlraum 215, der durch den Ring 210a definiert ist, angeordnet sein. In einigen Implementierungen, wie der Anordnung 200, kann das Die 230 teilweise in den Hohlraum eingebettet und mit dem Abstandselement 210 durch das Haftmittel 220 gekoppelt (z. B. thermisch und/oder elektrisch gekoppelt) sein. Das bedeutet, dass eine Oberseite 230a des Dies 230 höher als eine Oberseite des Abstandselements 210 (z. B. eine Oberseite des Rings 210a) sein kann (über dieser angeordnet sein kann).
  • In einigen Implementierungen kann das Haftmittel 220 mindestens eines von einem Lot, einer Lötvorform, einem flussmittelfreien Lot, einer gestanzten Lötvorform, einer Lötpaste usw. einschließen. Je nach der konkreten Implementierung kann das Haftmittel (z. B. Lot) 220 beim Koppeln des Dies 230 mit dem Abstandselement 210 in dem Hohlraum 215 ein oder mehrere Male aufgeschmolzen werden. In einigen Implementierungen kann ein solches Aufschmelzen des Haftmittels 220 unter Verwendung von Ameisensäure und/oder einem Formiergas (z. B. einem Wasserstoff- und Stickstoffgas) durchgeführt werden, die verwendet werden können, um ein Aufschmelzen von flussmittelfreiem Lot (z. B. in einer Paste, einer Vorform, einer gestanzten Vorform usw. eingeschlossen) durchzuführen, was verhindern kann, dass Lot auf eine Oberfläche des Dies 230a, die aktive Schaltungen einschließt, fließt (Dochtwirkung usw.) und elektrische Kurzschlüsse verursacht.
  • In einigen Implementierungen kann das Die 230 eine Leistungshalbleitervorrichtung und/oder eine integrierte Schaltung, wie die oben beschriebenen, einschließen. Wie in 2 gezeigt, schließt das Die 230 die Oberfläche 230a (z. B. eine erste Oberfläche) ein, die aktive Schaltungen, wie eine Leistungshalbleitervorrichtung und/oder eine integrierte Schaltung, einschließen kann. Das Die 230 kann auch eine zweite Oberfläche 230b (z. B. eine Rückseitenoberfläche) einschließen, die einen Kontakt zu dem Substrat (z. B. ein Bulk) des Dies 230 einschließen kann. Wie in 2 gezeigt, liegt die zweite Oberfläche 230b gegenüber der ersten Oberfläche 230a. Wie ferner in 2 gezeigt, kann das Die 230 eine Vielzahl von Seitenoberflächen 230c (z. B. vier Seitenoberflächen für ein quadratisches oder rechteckiges Halbleiter-Die) einschließen, wobei sich jede Seitenoberfläche 230c zwischen der ersten Oberfläche 230a und der zweiten Oberfläche 230b erstreckt.
  • In einigen Implementierungen, wie der in 2 gezeigten Anordnung 200, kann die zweite Oberfläche 230b des Dies 230 vollständig in den Hohlraum 215 eingebettet (und vollständig in das Haftmittel 220 eingebettet) sein, während die Seitenoberflächen 230c teilweise in den Hohlraum 215 eingebettet (und teilweise in das Haftmittel 220 eingebettet) sein können. Ein Volumen des Haftmittels (Lots) 220 kann (z. B. durch Verwenden eines spezifischen Volumens von Lot, einer Lötvorform usw.) gesteuert werden. Ferner kann auch eine Position des Dies 230 in dem Hohlraum 215 (z. B. eine Position des Dies 230 bezogen auf das Abstandselement 210) (zusammen mit dem Volumen des Haftmittels 220) gesteuert werden, um die in 2 gezeigte Anordnung zu erreichen. Zum Beispiel kann in einigen Implementierungen eine Ausrichtungsvorrichtung verwendet werden, um die Position des Dies 230 bezogen auf das Abstandselement 210 und innerhalb des Haftmittels 220 zu steuern.
  • In der Anordnung 200 kann das Die 230 (z. B. aktive Schaltungen des Dies 230) unter Verwendung eines leitfähigen Haftmittels (z. B. Lots) 225 elektrisch mit dem DBM-Substrat 240 (z. B. an eine der Metallschichten 241) gekoppelt werden. In einigen Implementierungen kann das Haftmittel 225 mindestens eines von einem Lötpunkt, einem Vorformlot, einer Lötpaste, Sintern oder einer Schmelzverbindung einschließen und kann das Die 230 durch Aufschmelzen des Haftmittels (Lots) 225 mit dem DBM-Substrat 240 gekoppelt werden.
  • 3 ist eine schematische Querschnittsdarstellung, die eine weitere Abstandselementanordnung (Anordnung) 300 mit einem eingebetteten Halbleiter-Die und einem Direct-Bonded-Metal-Substrat (DBM-Substrat) veranschaulicht, die in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann. Wie oben erwähnt, kann die Ansicht der in 3 gezeigten Anordnung 300 für einige Implementierungen eine Schnittansicht entlang einer Schnittlinie durch die Anordnung 300 sein, die im Allgemeinen mit der Schnittlinie S-S durch die Anordnung 100 in 1 übereinstimmt.
  • Wie in 3 gezeigt, schließt die Anordnung 300 ein Abstandselement (z. B. ein thermisch und/oder elektrisch leitfähiges Abstandselement) 310 mit einem Hohlraum 315, ein Haftmittel (z. B. ein thermisch und/oder elektrisch leitfähiges Haftmittel) 320, ein Halbleiter-Die (Die) 330, ein Direct-Bonded-Metal-Substrat (DBM-Substrat) 340 (z. B. ein Direct-Bonded-Copper-Substrat (DBC-Substrat), eine DBM-Leiterplatte usw.) und ein Haftmittel (Lot) 325, das das Die 330 elektrisch mit dem DBM-Substrat 340 koppelt, ein. Die Anordnung 300 ist ähnlich der Anordnung 200 von 2. Dementsprechend werden der Kürze halber einige Details der Anordnung 300, die ähnlich zu jenen der Anordnung 200 sind, nicht erneut in Bezug auf 3 wiederholt.
  • Wie in 3 gezeigt, können das Haftmittel 320 und das Die 330 in dem Hohlraum 315 angeordnet sein. In der beispielhaften Implementierung von 3 ist das Die 330 im Vergleich zu der beispielhaften Implementierung von 2 vollständig in den Hohlraum 315 eingebettet (im Wesentlichen vollständig eingebettet) und mit dem Abstandselement 310 durch das Haftmittel 320 gekoppelt (z. B. thermisch und/oder elektrisch gekoppelt). Das heißt, dass in der Anordnung 300 eine Oberseite des Dies 330 (in der in 3 gezeigten Gestaltung) koplanar (im Wesentlichen koplanar) mit einer Oberseite des Abstandselements 310 sein kann. In einigen Implementierungen kann die Oberseite des Dies 330 geringfügig höher als die Oberseite des Abstandselements 310 sein (z. B. etwas über dieser) (z. B. um einige Mikrometer), was verhindern kann, dass das Haftmittel (Lot) 320 während der Aufschmelzverarbeitung auf die Oberseite des Dies 330 fließt, wodurch Kurzschlüsse zwischen aktiven Schaltungen und dem Abstandselement 310 verhindert werden. In einigen Implementierungen kann eine Schicht auf die Oberseite des Dies 330 aufgetragen werden, um aktive Schaltungen, die auf dem Die 330 angeordnet sind, vor Haftmittel (Lot) 320 zu schützen, das während der Aufschmelzverarbeitung auf die Oberseite des Dies 330 fließen kann.
  • Wie bei der Anordnung 200 kann ein Volumen des Haftmittels (Lots) 320 sowie die Position des Dies 330 in dem Hohlraum 315 bezogen auf das Abstandselement 310 gesteuert werden, um die in 3 gezeigte Gestaltung zu erreichen. Zum Beispiel kann in einigen Implementierungen eine Ausrichtungsvorrichtung verwendet werden, um die Position des Dies 330 bezogen auf das Abstandselement 310 während des Aufschmelzens des Haftmittels 320 zu steuern.
  • 4 ist eine schematische Querschnittsdarstellung, die eine weitere Abstandselementanordnung (Anordnung) 400 mit einem eingebetteten Halbleiter-Die und einem Direct-Bonded-Metal-Substrat (DBM-Substrat) veranschaulicht, die in einer Halbleitervorrichtungsanordnung eingeschlossen sein kann. Wie oben erwähnt, kann die Ansicht der in 4 gezeigten Anordnung 400 für einige Implementierungen eine Schnittansicht entlang einer Schnittlinie durch die Anordnung 400 sein, die im Allgemeinen mit der Schnittlinie S-S durch die Anordnung 100 in 1 übereinstimmt.
  • Wie in 4 gezeigt, schließt die Anordnung 400 ein Abstandselement (z. B. ein thermisch und/oder elektrisch leitfähiges Abstandselement) 410 mit einem Hohlraum 415, ein Haftmittel (z. B. ein thermisch und/oder elektrisch leitfähiges Haftmittel) 420, ein Halbleiter-Die (Die) 430, ein Direct-Bonded-Metal-Substrat (DBM-Substrat) 440 (z. B. ein Direct-Bonded-Copper-Substrat (DBC-Substrat), eine DBM-Leiterplatte usw.) und ein Haftmittel (Lot) 425, das das Die 430 elektrisch mit dem DBM-Substrat 440 koppelt, ein. Die Anordnung 400 ist ähnlich der Anordnung 200 von 2 und der Anordnung 300 von 3. Dementsprechend werden der Kürze halber einige Details der Anordnung 400, die ähnlich zu jenen der Anordnungen 200 und 300 sind, nicht erneut in Bezug auf 4 wiederholt.
  • Wie in 4 gezeigt, können das Haftmittel 420 und das Die 430 in dem Hohlraum 415 angeordnet sein. In der beispielhaften Implementierung von 4 sind das Haftmittel 420 und das Die 430 im Vergleich zu den beispielhaften Implementierungen von 2 und 3 vollständig in den Hohlraum 415 eingebettet und in diesem vertieft. Das Die 430 ist mit dem Abstandselement 410 durch das Haftmittel 420 gekoppelt (z. B. thermisch und/oder elektrisch gekoppelt). Das heißt, dass in der Anordnung 400 eine Oberseite des Dies 430 (in der in 4 gezeigten Gestaltung) unter einer Oberseite des Abstandselements 410 (z. B. einer Oberseite eines umlaufenden Rings, der den Hohlraum 415 definiert) angeordnet sein kann. In einigen Implementierungen kann das verwendete Volumen des Haftmittels 420 derart sein, dass die Oberseite des Haftmittels 420 unter der Oberseite des Dies 430 liegt (wie in 4 gezeigt), um z. B. zu verhindern, dass Haftmittel (Lot) 420 (während des Aufschmelzens) auf die Oberseite des Dies 430 fließt und elektrische Kurzschlüsse zwischen aktiven Schaltungen, die auf dem Die 430 angeordnet sind, und dem Abstandselement 410 verursacht.
  • Wie in 4 gezeigt, kann die Anordnung 400 auch ein Niedermoduleinkapselungsmaterial (wie ein Gel, ein Epoxid, ein Harz, ein Epoxidmaterial usw.) 450 einschließen. In einigen Implementierungen kann das Niedermodulmaterial 450 ein Gelmaterial auf Siliziumbasis oder ein anderes nicht leitfähiges Niedermodulgel oder ein anderes Material sein. In einigen Implementierungen kann das Niedermoduleinkapselungsmaterial 450 ein Modul aufweisen, das kleiner ist als ein Modul des Dies 430 und/oder kleiner ist als ein Modul einer Formmasse, die zum Formen der Anordnung 400 verwendet wird (z. B. wie die in 8 gezeigte Formmasse 860).
  • Das Einkapselungsmaterial 450, wie in 4 gezeigt, kann zwischen dem Abstandselement 410 und dem DBM-Substrat 440, zwischen dem Haftmittel 420 und dem DBM-Substrat 440 und zwischen dem Die 430 und dem DBM-Substrat 440 angeordnet sein. In einigen Implementierungen kann das Einkapselungsmaterial 450 in die Anordnung 400 injiziert werden. In einigen Implementierungen kann das Einkapselungsmaterial 450 eine Belastung des Dies 430 aufgrund von CTE-Fehlanpassungen, z. B. zwischen Materialien in einer zugehörigen Halbleitervorrichtungsanordnung (z. B. zwischen dem Abstandselement 410 und einer Epoxidformmasse), reduzieren (z. B. absorbieren), was eine Rissbildung (z. B. zunehmende Risse) des Dies 430 reduzieren oder beseitigen kann.
  • 5 eine schematische Querschnittsdarstellung, die eine Abstandselementanordnung (Anordnung) 500 mit einem eingebetteten Halbleiter-Die veranschaulicht. Wie oben erwähnt, kann die Ansicht der in 5 gezeigten Anordnung 500 für einige Implementierungen eine Schnittansicht entlang einer Schnittlinie durch die Anordnung 500 sein, die im Allgemeinen mit der Schnittlinie S-S durch die Anordnung 100 in 1 übereinstimmt.
  • Wie in 5 gezeigt, schließt die Anordnung 500 ein Abstandselement 510, einen Haftmittelabschnitt (z. B. Lotabschnitt) 520 und ein Halbleiter-Die (Die) 530 ein. Im Vergleich zu den Anordnungen 200, 300 und 400 ist ein Hohlraum 515 durch den Haftmittelabschnitt 520 definiert (darin gebildet, darin angeordnet usw.). Wie in 5 gezeigt, kann der Haftmittelabschnitt 520 eine erste Haftmittelschicht 520a, die auf dem Abstandselement 510 angeordnet ist, und eine zweite Haftmittelschicht 520b, die auf der ersten Haftmittelschicht 520a angeordnet ist, einschließen. In einigen Implementierungen können die Haftmittelschichten 520a und 520b jeweils unterschiedliche Haftmittel, wie Lotlegierungen mit unterschiedlichen Schmelzpunkten, einschließen. In einigen Implementierungen können die Haftmittelschichten 520a und 520b jeweils unter Verwendung von mindestens einem von einem Lot, einer Lötvorform, einem flussmittelfreien Lot, einer gestanzten Lötvorform, einer Lötpaste usw. implementiert werden. Zum Beispiel kann die Haftmittelschicht 520a in 5 in einer beispielhaften Implementierung eine Lötpaste einschließen und kann die Haftmittelschicht 520b eine gestanzte Lötvorform einschließen.
  • Nach dem Aufschmelzen der Haftmittelschichten 520a und 520 kann das Die 530 elektrisch und/oder thermisch mit dem Abstandselement 510 (über den Haftmittelabschnitt 520 der Anordnung 500) gekoppelt werden. Außerdem ist das Die 530 in der beispielhaften Implementierung von 5 teilweise in den Hohlraum 515 eingebettet (ähnlich dem Die 230 in dem Hohlraum 215 der Anordnung 200). In einigen Implementierungen sind andere Gestaltungen der Elemente der Anordnung 500 möglich, wie unterschiedliche Gestaltungen des Dies 530 in Bezug auf das Abstandselement 510 und/oder den Hohlraum 515 (definiert durch den Haftmittelabschnitt 520). Wie in den anderen hierin beschriebenen Implementierungen kann in einem Prozess zum Herstellen der Anordnung 500 eine Ausrichtungsvorrichtung verwendet werden (z. B. während des Aufschmelzens der Haftmittelschichten 520a und/oder 520b), um die Position des Dies 530 bezogen auf das Abstandselement 510 und innerhalb des Haftmittelabschnitts 520 zu steuern.
  • Wie ebenfalls in 5 gezeigt, kann ein umlaufender Ring des Lotabschnitts 520 in der Anordnung 500 eine Dicke T1 aufweisen. In einigen Implementierungen kann die Dicke T1 bestimmt werden, um ein Volumen von Haftmittel (Lot), das in dem Haftmittelabschnitt 520 eingeschlossen ist, zu steuern, sodass ein ausreichendes Volumen von Haftmittel (Lot) vorhanden ist, um eine unzureichende Abdeckung und/oder Hohlräume zwischen dem Die 530 und dem Haftmittelabschnitt 520 zu verhindern, um z. B. eine Rissbildung des Dies 530 aufgrund von CTE-Fehlanpassungen von Materialien zu verhindern, die in einer Halbleitervorrichtungsanordnung eingeschlossen sind, die die Anordnung 500 einschließt.
  • 6A-6C sind schematische Querschnittsdarstellungen, die einen Prozess zum Herstellen einer gestanzten Lötvorform veranschaulichen, die in der Abstandselementanordnung von 5 eingeschlossen sein kann. Zum Beispiel kann der in 6A-6C veranschaulichte Prozess in einigen Implementierungen verwendet werden, um die Lötvorform 520b von 5 zu bilden. Dementsprechend wird zur Veranschaulichung und beispielhaft der Prozess von 6A-6C unter weiterer Bezugnahme auf die Lötvorform (z. B. die gestanzte Lötvorform) 520b von 5 beschrieben. Außerdem, in ähnlicher Weise wie oben in Bezug auf 2-5 erwähnt wurde, können die Ansichten des Prozesses von 6A-6C für einige Implementierungen Schnittansichten entlang einer Schnittlinie durch die Lötvorform 520b (und ein Stanzwerkzeug) sein, die im Allgemeinen mit der Schnittlinie S-S durch die Anordnung 100 (z. B. das Abstandselement 110) in 1 übereinstimmt.
  • Wie in 6A gezeigt, kann die Lötvorform 520b (z. B. in der Form einer planaren Lötvorform) an einem ersten Abschnitt 605a eines Stanzwerkzeugs, das in einigen Implementierungen als ein Stanzstempel bezeichnet werden kann, platziert werden. Wie in 6B gezeigt, kann ein zweiter Abschnitt 605b des Stanzwerkzeugs nach unten auf die Lötvorform 520b und den ersten Abschnitt 605a des Stanzwerkzeugs gedrückt werden (wie durch den Pfeil in 6B angezeigt). Wie in 6C veranschaulicht, wird die Lötvorform 520b nach dem Drücken des zweiten Abschnitts 605b des Stanzwerkzeugs auf die Lötvorform 520b und den ersten Abschnitt 605a des Stanzwerkzeugs in der in 5 und 6C gezeigten Gestaltung gestanzt, um den Hohlraum 515 zu definieren.
  • 7 ist ein Diagramm, das eine perspektivische Ansicht einer beispielhaften Implementierung der gestanzten Lötvorform 520b veranschaulicht (die z. B. durch den Prozess von 6A-6C hergestellt werden kann). Wie in 7 gezeigt, schließt die gestanzte Lötvorform 520b einen umlaufenden Ring 510a ein, der den Hohlraum 515 umgibt (definiert usw.) (z. B. wie in 5 und 6C gezeigt). In einigen Implementierungen kann eine Lötvorform (z. B. eine gestanzte Lötvorform), die in einer Abstandselementanordnung, wie der Anordnung 500 (oder anderen Anordnungen) eingeschlossen ist, verschiedene Formen annehmen oder kann unter Verwendung unterschiedlicher Prozesse gebildet werden. Zum Beispiel kann zunächst eine Lötvorform gebildet werden (ohne dass ein Stanzen erforderlich ist), die eine Konfiguration wie diejenige der gestanzten Lötvorform 520b aufweist, z. B. unter Verwendung eines Lötvorformgussstücks oder -gussteils.
  • 8 ist eine schematische Querschnittsdarstellung, die eine Halbleitervorrichtungsanordnung (Vorrichtung) 800 veranschaulicht, die eine Vielzahl von Abstandselementen mit einem eingebetteten Halbleiter-Die einschließt. In einigen Implementierungen kann die Vorrichtung 800 Abstandselementanordnungen, wie die Abstandselementanordnungen 100, 200, 300, 400 und 500, einschließen, die hierin beschrieben sind. Die konkrete Gestaltung der Vorrichtung 800 ist beispielhaft gezeigt, und andere Abstandselementanordnungen oder Anordnungen der Elemente der Vorrichtung 800, wie vertikale Stapelabstandselementanordnungen (z. B. mit einem dazwischen liegenden DBM-Substrat), im Vergleich zu den lateral angeordneten Abstandselementanordnungen, wie den in 8 gezeigten, sind möglich.
  • In der in 8 gezeigten beispielhaften Implementierung schließt die Vorrichtung 800 eine erste Abstandselementanordnung 810a (z. B. einschließlich eines ersten eingebetteten Halbleiter-Dies und eines ersten leitfähigen Abstandselements) und eine zweite Abstandselementanordnung 810b (z. B. einschließlich eines zweiten eingebetteten Halbleiter-Dies und eines zweiten leitfähigen Abstandselements) ein. In der in 8 gezeigten Ansicht sind die eingebetteten Halbleiter-Die der Abstandselementanordnungen 810a und 810b nicht sichtbar, weil in diesem Beispiel die Halbleiter-Die vollständig in ihre entsprechenden Abstandselemente (leitfähigen Abstandselemente) eingebettet sind, wie in den beispielhaften Implementierungen von 3 und 4. In einigen Implementierungen können Abstandselementanordnungen, wie die in 2 oder 5 veranschaulichten, (oder andere Abstandselementanordnungen) in der Vorrichtung 800 (oder in anderen Halbleitervorrichtungsanordnungen) eingeschlossen sein, z. B. anstelle von (oder zusätzlich zu) den Abstandselementanordnungen 810a und 810b.
  • Wie in 8 gezeigt, schließt die Vorrichtung 800 auch ein erstes DBM-Substrat 840a und ein zweites DBM-Substrat 840b ein. In der Vorrichtung 800 kann das Halbleiter-Die der ersten Abstandselementanordnung 810a elektrisch (und thermisch) mit dem DBM-Substrat 840a unter Verwendung von leitfähigem Haftmittel (z. B. Lötverbindungen) 825a gekoppelt werden, das je nach der konkreten Implementierung mindestens eines von mindestens einem von einem Lötpunkt, einem Vorformlot, einer Lötpaste, Sintern oder einer Schmelzverbindung sein einschließen kann. Wie ferner in 8 gezeigt, kann in der Vorrichtung 800 das Halbleiter-Die der zweiten Abstandselementanordnung 810b elektrisch (und thermisch) mit dem DBM-Substrat 840a unter Verwendung von leitfähigem Haftmittel (z. B. Lötverbindungen) 825b gekoppelt werden, das je nach der konkreten Implementierung mindestens eines von mindestens einem von einem Lötpunkt, einem Vorformlot, einer Lötpaste, Sintern oder einer Schmelzverbindung sein einschließen kann. Außerdem kann in der Vorrichtung 800 das Abstandselement der ersten Abstandselementanordnung 810a mit dem DBM-Substrat 840b unter Verwendung von Haftmittel (leitfähigem Haftmittel) 820a gekoppelt (z. B. elektrisch und/oder thermisch gekoppelt) werden, was unter Verwendung der hierin beschriebenen Ansätze implementiert werden kann. In ähnlicher Weise kann in der Vorrichtung 800 das Abstandselement der zweiten Abstandselementanordnung 810b mit dem DBM-Substrat 840b unter Verwendung von Haftmittel (leitfähigem Haftmittel) 820b gekoppelt (z. B. elektrisch und/oder thermisch gekoppelt) werden, was unter Verwendung der hierin beschriebenen Ansätze implementiert werden kann.
  • Die Vorrichtung 800 kann auch Niedermoduleinkapselungsmaterial 850a (z. B. ein Gelmaterial, ein Epoxid, ein Harz und/oder Unterfüllmaterial usw.) einschließen, das zwischen der ersten Abstandselementanordnung 810a und dem DBM-Substrat 840a injiziert werden kann, wie in 8 gezeigt. Außerdem kann die Vorrichtung 800 auch ein Niedermoduleinkapselungsmaterial 850b (z. B. das gleiche oder ein anderes als das Einkapselungsmaterial 850a) einschließen, das zwischen der zweiten Abstandselementanordnung 810b und dem DBM-Substrat 840a injiziert werden kann, wie in 8 gezeigt.
  • In einigen Implementierungen könnten eine oder beide der Abstandselementanordnungen 810a und 810b invertiert (z. B. um 180 Grad von ihrer in 8 gezeigten Gestaltung gedreht werden. Zum Beispiel könnte in einigen Implementierungen die erste Abstandselementanordnung invertiert werden und kann das Halbleiter-Die der ersten Abstandselementanordnung 810a mit dem DBM-Substrat 840b gekoppelt (elektrisch und/oder thermisch gekoppelt) werden, während das Abstandselement der ersten Abstandselementanordnung 810a mit dem DBM-Substrat 840a gekoppelt (elektrisch und/oder thermisch gekoppelt) werden kann. In einigen Implementierungen könnte die zweite Abstandselementanordnung 810b in ähnlicher Weise invertiert sein.
  • Wie in 8 gezeigt, kann die Vorrichtung 800 auch eine Formmasse 860 einschließen, die die Abstandselementanordnungen 810a und 810b, die Niedermodulmaterialien 850a und 850b, die DBM-Substrate 840a und 840b sowie andere Elemente der Vorrichtung 800, wie die hierin beschriebenen, einkapseln kann. Die Formmasse 860 kann unter Verwendung von Vakuumformen, Spritzpressen, Spritzgießen oder einem beliebigen geeigneten Formgebungsprozess gebildet werden. In einigen Implementierungen kann die Formmasse 860 eine Epoxidformmasse sein. Wie in 8 gezeigt, können eine Oberfläche des DBM-Substrats 840a und eine Oberfläche des DBM-Substrats 840b jeweils durch die Formmasse 860 freigelegt werden (z. B. unter Verwendung eines Nachformschleifprozesses). In einigen Implementierungen können jeweilige Kühlkörper mit den freigelegten Oberflächen der DBM-Substrate 840a und 840b gekoppelt werden, um z. B. Wärme abzuleiten, die während des Betriebs der Vorrichtung 800 erzeugt wird.
  • Die Vorrichtung 800 von 8 kann auch eine leitfähige Säule (Säule) 870 einschließen, die das DBM-Substrat 840a mit dem DBM 840b elektrisch koppeln kann und/oder eine mechanische Unterstützung für die (zwischen den) DBM-Substrate(n) 840a und 840b bereitstellen kann. Wie in 8 gezeigt, kann die Säule 870 in der Formmasse 860 eingekapselt sein. Die Vorrichtung 800 kann auch Signalanschlüsse 880 einschließen, die mit den DBM-Substraten 840a und 840b gekoppelt sind (und mindestens teilweise in der Formmasse 860 eingekapselt sind). Die Signalanschlüsse können z. B. mit dem Halbleiter-Die der Abstandselementanordnungen 810a und 810b elektrisch gekoppelt sein, um während des Betriebs der Vorrichtung 800 Stromversorgungsspannungen, Eingangssignale und/oder Ausgangssignale zu übertragen.
  • 9 ist ein Flussdiagramm, das eine beispielhafte Implementierung eines Prozesses 900 zum Herstellen einer Halbleitervorrichtungsanordnung veranschaulicht. Der Prozess 900 kann verwendet werden, um eine Halbleitervorrichtungsanordnung (wie z. B. die Vorrichtung 800 oder eine andere Vorrichtungsanordnung) herzustellen, die Abstandselementanordnungen mit einem eingebetteten Halbleiter-Die, wie die Abstandselementanordnungen 100, 200, 300, 400 und/oder 500, einschließt. In einigen Implementierungen können Abstandselementanordnungen mit einem eingebetteten Halbleiter-Die mit anderen Konfigurationen in einer Vorrichtung eingeschlossen sein, die unter Verwendung des Verfahrens 900 hergestellt wird.
  • In dem Verfahren 900 kann in Block 910 ein Hohlraum in oder auf einem leitfähigen Abstandselement gebildet werden. Zum Beispiel könnte ein Hohlraum, wie einer der Hohlräume 215, 315 oder 415, in einem leitfähigen Abstandselement gebildet werden. Zum Beispiel kann, wie hierin beschrieben, ein derartiger Hohlraum unter Verwendung eines Stanzprozesses, eines Ätzprozesses oder eines beliebigen geeigneten Prozesses oder einer Kombination von Prozessen gebildet werden. In einigen Implementierungen könnte ein Hohlraum, wie der Hohlraum 515, auf einem leitfähigen Abstandselement gebildet werden (z. B. unter Verwendung von einer oder mehreren Haftmittelschichten, wie der gestanzten Lötvorform 520b und der Haftmittelschicht (Lotschicht) 520a).
  • In Block 920 kann ein Halbleiter-Die mit dem Abstandselement von Block 910 (z. B. mindestens teilweise in den Hohlraum eingebettet) gekoppelt werden, wie durch Verwenden von einem oder mehreren Aufschmelzvorgängen, um zum Beispiel eine oder mehrere leitfähige Haftmittelschichten (Lotschichten) aufzuschmelzen. Zum Beispiel kann in einigen Implementierungen eine Lötpaste in dem Hohlraum von Block 910 angeordnet werden und kann ein erster Aufschmelzprozess durchgeführt werden, um die Lötpaste in dem Hohlraum aufzuschmelzen und gleichmäßig zu verteilen. In diesem Beispiel kann das Halbleiter-Die nach dem ersten Aufschmelzprozess (und sobald die aufgeschmolzene Lötpaste ausgehärtet ist) in den Hohlraum und auf das zuvor aufgeschmolzene Lot in dem Hohlraum platziert werden. Ein zweiter Aufschmelzprozess kann dann durchgeführt werden, um das Halbleiter-Die mit dem Abstandselement zu koppeln (elektrisch und/oder thermisch zu koppeln), wie in einer der zum Beispiel in 2, 3, 4 oder 5 gezeigten Gestaltungen, wobei eine Position des Halbleiter-Dies in dem Hohlraum mindestens teilweise unter Verwendung einer Ausrichtungsvorrichtung bestimmt werden kann. In einigen Implementierungen (z. B. Implementierungen unter Verwendung einer Lötvorform anstelle einer Lötpaste) kann ein einzelner Aufschmelzprozess verwendet werden, um das Halbleiter-Die mit dem Abstandselement in dem Hohlraum in Block 920 zu koppeln. Die Anzahl von Aufschmelzprozess, die in Block 920 durchgeführt werden, hängt von der konkreten Implementierung ab.
  • In Block 930 kann das Abstandselement mit einem ersten DMB-Substrat, wie dem DMB-Substrat 840b in 8, gekoppelt werden. Zum Beispiel kann ein Lot (Kugel, Vorform, Paste usw.) aufgetragen werden und kann ein Aufschmelzprozess durchgeführt werden. In einigen Implementierungen kann ein anderer Prozess in Block 930 durchgeführt werden, wie zum Beispiel ein Sintern oder eine Schmelzverbindung. In Block 940 kann das Halbleiter-Die mit einem zweiten DMB-Substrat, wie dem DMB-Substrat 840a in 8, gekoppelt werden. Zum Beispiel kann ein Lot (Kugel, Vorform, Paste usw.) aufgetragen werden und kann ein Aufschmelzprozess durchgeführt werden. In einigen Implementierungen kann ein anderer Prozess in Block 940 durchgeführt werden, wie zum Beispiel ein Sintern oder eine Schmelzverbindung. In einigen Implementierungen können die Vorgänge von Block 920 bis 940 unter Verwendung von flussmittelfreiem Lot (Paste, Vorformen usw.), das unter Verwendung von Ameisensäure und/oder Formiergas aufgeschmolzen werden kann, durchgeführt werden.
  • In Block 950 kann ein Niedermoduleinkapselungsmaterial (wie ein Gel, ein Epoxid, ein Harz und/oder ein Niedermodulunterfüllmaterial usw.) zwischen der Abstandselementanordnung von Block 920 und dem zweiten DMB-Substrat von Block 940 injiziert werden (wie die in 4 und 8 veranschaulichten Gelmaterialien 450, 850a und 850b). In Block 960 kann ein Formprozess durchgeführt werden, um die Vorrichtungsanordnung, wie in einer wie in 8 gezeigten Formmasse (z. B. der Formmasse 860), unter Verwendung eines geeigneten Formprozesses einzukapseln. Während die Vorgänge von 9 in einer bestimmten Reihenfolge gezeigt sind, können diese Vorgänge in einigen Implementierungen in anderen Sequenzen durchgeführt werden. Zum Beispiel, als einige Beispiele, könnte die Reihenfolge der Blöcke 930 und 940 umgekehrt werden und/oder kann das Gelmaterial von Block 950 früher in dem Prozess 900 injiziert werden. Außerdem kann der Prozess 900 in einigen Implementierungen zusätzliche, wie Vorgänge zum Herstellen einer Vorrichtung mit mehreren Abstandselementanordnungen, einschließlich Vorrichtungen mit lateral angeordneten Abstandselementanordnungen (z. B. der Vorrichtung 800) einschließen oder Vorrichtungen mit vertikal gestapelten Abstandselementanordnungen, die ein dazwischen liegendes DBM-Substrat zwischen den Abstandselementanordnungen einschließen.
  • Es versteht sich, dass in der vorstehenden Beschreibung, wenn ein Element, wie eine Schicht, eine Region oder ein Substrat als eingeschaltet, verbunden mit, elektrisch verbunden mit, gekoppelt mit oder elektrisch gekoppelt mit einem anderen Element bezeichnet wird, dieses direkt an dem anderen Element angeordnet, mit diesem verbunden oder an dieses gekoppelt sein kann oder ein oder mehrere dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine dazwischen liegenden Elemente oder Schichten vorhanden, wenn ein Element als direkt auf, direkt verbunden mit oder direkt gekoppelt mit einem anderen Element oder einer anderen Schicht bezeichnet wird. Obwohl die Ausdrücke direkt auf, direkt verbunden mit oder direkt gekoppelt in der detaillierten Beschreibung möglicherweise nicht verwendet werden, können Elemente, die als direkt auf, direkt verbunden oder direkt gekoppelt gezeigt sind, als solche bezeichnet werden. Die Ansprüche der Anmeldung können geändert werden, um beispielhafte Beziehungen zu kennzeichnen, die in der Patentschrift beschrieben oder in den Figuren gezeigt sind.
  • Wie in dieser Patentschrift verwendet, kann eine Singularform, sofern nicht definitiv ein bestimmter Fall in Bezug auf den Kontext angegeben ist, eine Pluralform einschließen. Raumbezogene Ausdrücke (z. B. über, oberhalb, oberes, unter, unterhalb, darunter, unteres, oben, unten und dergleichen) sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung einbeziehen. In manchen Implementierungen können die relativen Ausdrücke „über“ und „unter“ jeweils vertikal oberhalb und vertikal darunter einschließen. In einigen Umsetzungsformen kann der Begriff „benachbart“ „seitlich benachbart zu“ oder „horizontal benachbart zu“ einschließen.
  • Einige Umsetzungsformen können unter Verwendung verschiedener Halbleiterverarbeitungs- bzw. -verpackungstechniken implementiert werden. Manche Implementierungen können unter Verwendung von verschiedenen Arten von Halbleiterverarbeitungstechniken in Verbindung mit Halbleitersubstraten implementiert werden, einschließlich, jedoch nicht beschränkt auf, zum Beispiel Silizium (Si), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) und/oder dergleichen.
  • Während bestimmte Merkmale der beschriebenen Implementierungen veranschaulicht wurden, wie in diesem Schriftstück beschrieben, sind zahlreiche Modifikationen, Substitutionen, Änderungen und Äquivalente nun für Fachleute ersichtlich. Zum Beispiel können Merkmale, die in Bezug auf eine Implementierung veranschaulicht sind, gegebenenfalls auch in anderen Implementierungen eingeschlossen sein. Zum Beispiel könnte das Niedermoduleinkapselungsmaterial 450 von 4 mindestens in den Anordnungen 100, 200, 300 und 500 eingeschlossen sein. Andere Merkmale der verschiedenen Implementierungen könnten ebenfalls in ähnlicher Weise in einer anderen Implementierung eingeschlossen sein. Es versteht sich daher, dass die angehängten Ansprüche alle derartigen Modifikationen und Änderungen abdecken sollen, die in den Umfang der Ausführungsformen fallen. Es versteht sich, dass sie nur in Form von Beispielen vorgestellt wurden, ohne einschränkend zu sein, und es können verschiedene Änderungen in Form und Detail vorgenommen werden. Jeder Abschnitt der in diesem Schriftstück beschriebenen Vorrichtung und/oder Verfahren kann in jeder Kombination kombiniert werden, ausgenommen sich gegenseitig ausschließende Kombinationen. Die in diesem Schriftstück beschriebenen Patentansprüche können verschiedene Kombinationen bzw. Unterkombinationen der Funktionen, Komponenten bzw. Merkmale der verschiedenen beschriebenen Ausführungsformen einschließen.

Claims (12)

  1. Halbleitervorrichtungsanordnung, umfassend: ein Halbleiter-Die mit: einer ersten Oberfläche, die aktive Schaltungen einschließt; einer zweiten Oberfläche gegenüber der ersten Oberfläche; und einer Vielzahl von Seitenoberflächen, die sich jeweils zwischen der ersten Oberfläche des Halbleiter-Dies und der zweiten Oberfläche des Halbleiter-Dies erstrecken; und einem leitfähigen Abstandselement, das einen darin definierten Hohlraum aufweist, wobei das Halbleiter-Die elektrisch und thermisch mit dem leitfähigen Abstandselement gekoppelt ist, wobei das Halbleiter-Die mindestens teilweise in den Hohlraum eingebettet ist.
  2. Halbleitervorrichtungsanordnung nach Anspruch 1, wobei das Halbleiter-Die durch ein in dem Hohlraum angeordnetes Haftmittelmaterial thermisch und elektrisch mit dem leitfähigen Abstandselement gekoppelt ist.
  3. Halbleitervorrichtungsanordnung nach Anspruch 1, wobei die zweite Oberfläche des Halbleiter-Dies vollständig in den Hohlraum des leitfähigen Abstandselements eingebettet ist und die Vielzahl von Seitenoberflächen des Halbleiter-Dies mindestens teilweise in den Hohlraum des leitfähigen Abstandselements eingebettet sind.
  4. Halbleitervorrichtungsanordnung nach Anspruch 1, ferner umfassend: ein Direct-Bonded-Metal-Substrat, wobei das Direct-Bonded-Metal-Substrat elektrisch mit der ersten Oberfläche des Halbleiter-Dies gekoppelt ist; ein Niedermoduleinkapselungsmaterial, wobei das Niedermoduleinkapselungsmaterial zwischen dem leitfähigen Abstandselement und dem Direct-Bonded-Metal-Substrat angeordnet ist und zwischen der ersten Oberfläche des Halbleiter-Dies und dem Direct-Bonded-Metal-Substrat angeordnet ist; und eine Formmasse, wobei die Formmasse das Halbleiter-Die, das leitfähige Abstandselement, das Niedermoduleinkapselungsmaterial und das Direct-Bonded-Metal-Substrat einkapselt, wobei eine Oberfläche des Direct-Bonded-Metal-Substrats durch die Formmasse freigelegt wird.
  5. Halbleitervorrichtungsanordnung nach Anspruch 4, wobei das Direct-Bonded-Metal-Substrat ein erstes Direct-Bonded-Metal-Substrat ist und der Hohlraum in einer ersten Oberfläche des leitfähigen Abstandselements angeordnet ist, die Halbleitervorrichtungsanordnung ferner umfassend: ein zweites Direct-Bonded-Metal-Substrat, das mit einer zweiten Oberfläche des leitfähigen Abstandselements gekoppelt ist, wobei die zweite Oberfläche des leitfähigen Abstandselements der ersten Oberfläche des leitfähigen Abstandselements gegenüberliegt.
  6. Halbleitervorrichtungsanordnung nach Anspruch 1, wobei eine Oberfläche des leitfähigen Abstandselements einen umlaufenden Ring einschließt, wobei der umlaufende Ring den Hohlraum definiert.
  7. Halbleitervorrichtungsanordnung nach Anspruch 1, wobei das leitfähige Abstandselement ein Kupferabstandselement einschließt und der Hohlraum mechanisch in eine Oberfläche des Kupferabstandselements gestanzt ist.
  8. Halbleitervorrichtungsanordnung nach Anspruch 1, wobei das leitfähige Abstandselement einschließt: einen Kupferabstandselementabschnitt; und einen Hohlraumabschnitt, der an dem Kupferabstandselementabschnitt angeordnet ist, wobei der Hohlraumabschnitt mindestens eines von einer Lötpaste oder einer gestanzten Lötvorform einschließt.
  9. Halbleitervorrichtungsanordnung, umfassend: ein Halbleiter-Die; ein leitfähiges Abstandselement, das einen in einer ersten Oberfläche des leitfähigen Abstandselements definierten Hohlraum aufweist, wobei das Halbleiter-Die elektrisch und thermisch mit dem leitfähigen Abstandselement gekoppelt ist, wobei das Halbleiter-Die mindestens teilweise in den Hohlraum eingebettet ist; ein erstes Direct-Bonded-Metal-Substrat, wobei das erste Direct-Bonded-Metal-Substrat elektrisch mit einer Oberfläche des Halbleiter-Dies gekoppelt ist; ein zweites Direct-Bonded-Metal-Substrat, das mit einer zweiten Oberfläche des leitfähigen Abstandselements gekoppelt ist, wobei die zweite Oberfläche des leitfähigen Abstandselements der ersten Oberfläche des leitfähigen Abstandselements gegenüberliegt; ein Niedermoduleinkapselungsmaterial, wobei das Niedermoduleinkapselungsmaterial zwischen dem leitfähigen Abstandselement und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist und zwischen der Oberfläche des Halbleiter-Dies und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist; und eine Formmasse, wobei die Formmasse das Halbleiter-Die, das leitfähige Abstandselement, das Niedermoduleinkapselungsmaterial, das erste Direct-Bonded-Metal-Substrat und das zweite Direct-Bonded-Metal-Substrat einkapselt.
  10. Halbleitervorrichtungsanordnung nach Anspruch 9, wobei: das Niedermoduleinkapselungsmaterial ein Gelmaterial auf Siliziumbasis ist; und das Halbleiter-Die durch ein in dem Hohlraum angeordnetes flussmittelfreies Lotmaterial thermisch und elektrisch mit dem leitfähigen Abstandselement gekoppelt ist.
  11. Halbleitervorrichtungsanordnung, umfassend: ein erstes Halbleiter-Die; ein zweites Halbleiter-Die; ein erstes leitfähiges Abstandselement, das einen in einer ersten Oberfläche des ersten leitfähigen Abstandselements definierten Hohlraum aufweist, wobei das erste Halbleiter-Die elektrisch und thermisch mit dem ersten leitfähigen Abstandselement gekoppelt ist, wobei das erste Halbleiter-Die mindestens teilweise in den Hohlraum des ersten leitfähigen Abstandselements eingebettet ist; ein zweites leitfähiges Abstandselement, das einen in einer ersten Oberfläche des zweiten leitfähigen Abstandselements definierten Hohlraum aufweist, wobei das zweite Halbleiter-Die elektrisch und thermisch mit dem zweiten leitfähigen Abstandselement gekoppelt ist, wobei das zweite Halbleiter-Die mindestens teilweise in den Hohlraum des zweiten leitfähigen Abstandselements eingebettet ist; ein erstes Direct-Bonded-Metal-Substrat, wobei das erste Direct-Bonded-Metal-Substrat elektrisch mit einer Oberfläche des ersten Halbleiter-Dies gekoppelt ist und elektrisch mit einer Oberfläche des zweiten Halbleiter-Dies gekoppelt ist; und ein zweites Direct-Bonded-Metal-Substrat, das elektrisch und thermisch gekoppelt ist mit: einer zweiten Oberfläche des ersten leitfähigen Abstandselements, wobei die zweite Oberfläche des ersten leitfähigen Abstandselements der ersten Oberfläche des ersten leitfähigen Abstandselements gegenüberliegt; und einer zweiten Oberfläche des zweiten leitfähigen Abstandselements, wobei die zweite Oberfläche des zweiten leitfähigen Abstandselements der ersten Oberfläche des zweiten leitfähigen Abstandselements gegenüberliegt.
  12. Halbleitervorrichtungsanordnung nach Anspruch 11, ferner umfassend: ein Niedermoduleinkapselungsmaterial, wobei das Niedermoduleinkapselungsmaterial: zwischen dem ersten leitfähigen Abstandselement und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist; zwischen der Oberfläche des ersten Halbleiter-Dies und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist; zwischen dem zweiten leitfähigen Abstandselement und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist; und zwischen der Oberfläche des zweiten Halbleiter-Dies und dem ersten Direct-Bonded-Metal-Substrat angeordnet ist; und eine Formmasse, wobei die Formmasse das erste Halbleiter-Die, das zweite Halbleiter-Die, das erste leitfähige Abstandselement, das zweite leitfähige Abstandselement, das Niedermoduleinkapselungsmaterial, das erste Direct-Bonded-Metal-Substrat und das zweite Direct-Bonded-Metal-Substrat einkapselt, wobei eine Oberfläche des ersten Direct-Bonded-Metal-Substrats durch die Formmasse freigelegt wird, und wobei eine Oberfläche des zweiten Direct-Bonded-Metal-Substrats durch die Formmasse freigelegt wird.
DE102019124682.2A 2018-09-28 2019-09-13 Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die Pending DE102019124682A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/145,918 2018-09-28
US16/145,918 US10991670B2 (en) 2018-09-28 2018-09-28 Semiconductor device assemblies including spacer with embedded semiconductor die

Publications (1)

Publication Number Publication Date
DE102019124682A1 true DE102019124682A1 (de) 2020-04-02

Family

ID=69781228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019124682.2A Pending DE102019124682A1 (de) 2018-09-28 2019-09-13 Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die

Country Status (3)

Country Link
US (2) US10991670B2 (de)
CN (1) CN110970372A (de)
DE (1) DE102019124682A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991670B2 (en) * 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die
US20220189856A1 (en) * 2020-12-11 2022-06-16 Nxp B.V. Die attachment for semiconductor device packaging and method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060768A1 (de) * 2005-12-21 2007-07-26 International Rectifier Corp., El Segundo Gehäusegruppe für Geräte hoher Leistungsdichte
DE102007017831A1 (de) * 2007-04-16 2008-10-30 Infineon Technologies Ag Halbleitermodul

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543740A (en) 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
KR101075169B1 (ko) 2003-08-27 2011-10-19 페어차일드코리아반도체 주식회사 파워 모듈 플립 칩 패키지
US7068097B2 (en) 2003-12-18 2006-06-27 The Boeing Company High frequency high power H-bridge power amplifier
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
US7301235B2 (en) 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7227198B2 (en) 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
KR100793916B1 (ko) 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR101524545B1 (ko) 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8563360B2 (en) * 2009-06-08 2013-10-22 Alpha And Omega Semiconductor, Inc. Power semiconductor device package and fabrication method
US20110260314A1 (en) 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
US10014280B2 (en) * 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US10483237B2 (en) * 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
US10991670B2 (en) * 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060768A1 (de) * 2005-12-21 2007-07-26 International Rectifier Corp., El Segundo Gehäusegruppe für Geräte hoher Leistungsdichte
DE102007017831A1 (de) * 2007-04-16 2008-10-30 Infineon Technologies Ag Halbleitermodul

Also Published As

Publication number Publication date
US20200105706A1 (en) 2020-04-02
CN110970372A (zh) 2020-04-07
US20210225797A1 (en) 2021-07-22
US11594510B2 (en) 2023-02-28
US10991670B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014117762A1 (de) Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE112016003982B4 (de) Leistungsmodul mit thermischer Dissipationsanordnung
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102012216738A1 (de) Optoelektronisches bauelement
DE112015005654T5 (de) Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
DE102015116152A1 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102014101261A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102013104952A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102019124682A1 (de) Halbleitervorrichtungsanordnungen mit abstandselement mit eingebettetem halbleiter-die
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102021125094B4 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal und verfahren zur herstellung desselben
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014107743A1 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified