DE102014107743A1 - Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung - Google Patents

Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102014107743A1
DE102014107743A1 DE102014107743.1A DE102014107743A DE102014107743A1 DE 102014107743 A1 DE102014107743 A1 DE 102014107743A1 DE 102014107743 A DE102014107743 A DE 102014107743A DE 102014107743 A1 DE102014107743 A1 DE 102014107743A1
Authority
DE
Germany
Prior art keywords
substrate
thickness
compensation layer
substrates
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014107743.1A
Other languages
English (en)
Other versions
DE102014107743B4 (de
Inventor
Ottmar Geitner
Wolfram Hable
Andreas Grassmann
Frank Winter
Christian Neugirg
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014107743A1 publication Critical patent/DE102014107743A1/de
Application granted granted Critical
Publication of DE102014107743B4 publication Critical patent/DE102014107743B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Leistungsmoduls, das zwei Substrate aufweist, bereitgestellt, wobei das Verfahren Folgendes beinhaltet: das Aufbringen einer Kompensationsschicht mit einer ersten Dicke über einem ersten Substrat; das Aufbringen eines zweiten Substrats über der Kompensationsschicht; und das Reduzieren der Dicke der Kompensationsschicht von der ersten Dicke auf eine zweite Dicke, nachdem das zweite Substrat auf der Kompensationsschicht aufgebracht worden ist.

Description

  • Hintergrund der Erfindung
  • Erfindungsgebiet
  • Die vorliegende Erfindung bezieht sich auf Leistungsmodule, die zwei Substrate umfassen, und Verfahren zur Herstellung derartiger Module.
  • Beschreibung der verwandten Technik
  • Konventionelle Leistungsmodule, die zwei einander gegenüber liegende Substrate umfassen, sind wohl bekannt. In derartigen Modulen bilden die gegenüber liegenden zwei Substrate häufig die äußeren Schichten des Moduls. Um eine sachgerechte Handhabung, Verarbeitung und Montage in einem größeren Modul oder Einrichtung zu ermöglichen, sollen die Abmessungen, insbesondere die Dicke, der Module so gut wie möglich definiert sein, d. h. eine Toleranz der Gesamtdicke des Moduls soll auf einen vorgegebenen Schwellenwert begrenzt sein. Allerdings weisen typische Substrate, die in Leistungsmodulen verwendet werden, häufig aufgrund des Herstellungsprozesses der Substrate eine ziemlich hohe Varianz der Dicken auf, diese Varianz der Substratdicken führt zu einer ziemlich großen Varianz der Gesamtdicke der fertigen Module.
  • Somit besteht immer noch Potential, die Herstellung von Modulen, die zwei Substrate umfassen, zu verbessern.
  • Kurze Darstellung der Erfindung
  • Möglicherweise besteht Bedarf zur Bereitstellung von Leistungsmodulen, die zwei Substrate umfassen, wobei die Module geringe Varianzen ihrer äußeren Abmessungen aufweisen.
  • Nach einem beispielhaften Aspekt wird ein Verfahren zur Herstellung eines Leistungsmoduls, insbesondere eines Leistungsmoduls, das zwei Substrate aufweist, bereitgestellt, wobei das Verfahren Folgendes beinhaltet: das Aufbringen einer Kompensationsschicht mit einer ersten Dicke über einem ersten Substrat; das Aufbringen eines zweiten Substrats über der Kompensationsschicht; und das Reduzieren der Dicke der Kompensationsschicht von der ersten Dicke auf eine zweite Dicke, nachdem das zweite Substrat auf der Kompensationsschicht aufgebracht worden ist.
  • Nach einem anderen beispielhaften Aspekt wird ein Verfahren zur Herstellung eines Leistungsmoduls bereitgestellt, wobei das Verfahren Folgendes aufweist: das Anordnen eines ersten Substrats auf einer Bodenplatte; das Aufbringen einer Kompensationsschicht mit einer ersten Dicke über dem ersten Substrat; das Aufbringen eines zweiten Substrats über der Kompensationsschicht; und das Reduzieren der ersten Dicke auf eine zweite Dicke durch einen nicht abrasiven Prozess.
  • Nach einem anderen beispielhaften Aspekt wird ein Leistungsmodul mit einer vordefinierten Dicke bereitgestellt, wobei das Leistungsmodul Folgendes aufweist: ein erstes Substrat, das wenigstens eine elektronische Schaltung aufweist; ein zweites Substrat; und eine Kompensationsschicht mit einer Dicke, die durch Druck von einer ersten Dicke auf eine zweite Dicke reduziert werden kann.
  • Die Verwendung einer Kompensationsschicht, die zwischen den beiden Substraten angeordnet ist, ermöglicht es möglicherweise, dass Dickendifferenzen der verwendeten Substrate möglicherweise ausgeglichen werden, wenn die beiden Substrate auf eine gestapelte Art und Weise (stacked manner) aufeinander angeordnet werden. Insbesondere werden möglicherweise Toleranzen oder Varianzen der Dicke von Schichten oder Elementen des Moduls ausgeglichen, so dass die Genauigkeit erhöht wird und/oder möglicherweise eine Herstellungsausbeute verbessert wird. Die Verwendung einer Kompensationsschicht ist möglicherweise von Vorteil, weil zusätzliche Prozesse oder Prozessschritte möglicherweise weggelassen oder vermieden werden. Derartige zusätzliche Prozesse oder Prozessschritte beziehen sich in der üblichen Herstellung möglicherweise auf Polieren oder Schleifen, verwendet zum Reduzieren der Dicke einer Verbindungsschicht oder eines Abstandshalters (spacer), der die beiden Substrate eines Moduls miteinander verbindet oder in Kontakt bringt. Insbesondere fungiert die Kompensationsschicht möglicherweise auch als eine Kontakt- oder eine Verbindungsschicht. Insbesondere gestattet das Durchführen der Dickenreduzierung nachdem das zweite Substrat bereits auf der Kompensationsschicht angeordnet oder aufgebracht worden ist, dass die Dickentoleranzen des zweiten Substrats möglicherweise ebenfalls effektiv von der Kompensationsschicht ausgeglichen werden, was für den Fall schwieriger wäre, wenn die Kompensationsschicht auf eine spezifische Dicke poliert oder geschliffen wird, bevor das zweite Substrat auf der Kompensationsschicht angeordnet wird.
  • Kurze Beschreibung der Zeichnungen
  • Die zugehörigen Zeichnungen, die enthalten sind, um ein weiteres Verständnis für Ausführungsbeispiele der Erfindung bereitzustellen, und die einen Teil der Patentschrift darstellen, veranschaulichen Ausführungsbeispiele der Erfindung.
  • In den Zeichnungen:
  • 1 zeigt schematisch eine dreidimensionale Ansicht eines unteren Substrats eines Leistungsmoduls, das Elektronik-Chips und thermische und elektrische Verbindungen nach einem Ausführungsbeispiel aufweist.
  • 2 zeigt schematisch eine Querschnittsansicht eines Moduls, das unteres Substrat und oberes Substrat nach einem Ausführungsbeispiel aufweist.
  • 3 zeigt schematisch das Modul aus 2 mit einer Gussverkapselung (molded encapsulation).
  • 4 zeigt schematisch eine Querschnittsansicht eines Moduls nach einem Ausführungsbeispiel.
  • Die 5 bis 7 zeigen schematisch Querschnittsansichten von Strukturen, die während des Ausführens eines Verfahrens zur Herstellung eines Moduls nach einem anderen Ausführungsbeispiel erlangt werden.
  • Beschreibung von weiteren Ausführungsbeispielen
  • Im Folgenden werden weitere Ausführungsbeispiele für die Verfahren und für Module dargelegt werden. Es sei angemerkt, dass im Kontext eines Verfahrens beschriebene Ausführungsformen möglicherweise auch mit Ausführungsformen der Module kombiniert werden und umgekehrt.
  • Zum Beispiel ist die Kompensationsschicht möglicherweise eine Dickenkompensationsschicht oder, mit anderen Worten, eine Schicht, die dazu angepasst ist, Dickenvarianzen von Schichten oder Substraten auszugleichen, die über oder unter der Kompensationsschicht angeordnet sind. Insbesondere ist das erste Substrat möglicherweise ein unteres Substrat (bottom substrate), und/oder das zweite Substrat ist möglicherweise ein oberes Substrat (top substrate). Die Dicke der Kompensationsschicht oder der Kompensationsstruktur wird möglicherweise jeweils senkrecht in Bezug auf Hauptoberflächen der Substrate und/oder des Moduls gemessen. Insbesondere wird möglicherweise die Reduzierung der Dicke der Kompensationsschicht von der ersten Dicke auf eine zweite Dicke ohne Schleifen und/oder ohne Polieren und/oder ohne abrasive Prozesse durchgeführt. Insbesondere sei angemerkt, dass möglicherweise mehr als zwei Substrate in einem Modul verwendet werden. In oder auf dem ersten Substrat werden möglicherweise Chips oder ICs gebildet oder angeordnet.
  • Insbesondere ist die Kompensationsschicht möglicherweise dazu angepasst, dass die Dicke von der ersten Dicke auf die zweite Dicke durch Druck und/oder Wärme, jedoch ohne Schleifen und/oder Polieren und/oder einen abrasiven Prozess reduziert werden kann. Somit wird die Reduzierung der Dicke der Kompensationsschicht möglicherweise ohne Schleifen und/oder ohne Polieren und/oder ohne abrasive Prozesse durchgeführt. Insbesondere weist das erste Substrat möglicherweise eine erste Dickentoleranz auf, und das zweite Substrat weist möglicherweise eine zweite Dickentoleranz auf, wobei die Reduzierung der Dicke der Kompensationsschicht möglicherweise die Toleranzen der Dicken der ersten und zweiten Substrate ausgleicht.
  • Insbesondere werden das erste Substrat, die Kompensationsschicht und das zweite Substrat möglicherweise aufeinander gestapelt, d. h. sie bilden eine vertikale Struktur.
  • Der Begriff „Substrat“ mag insbesondere ein plattenähnliches Material, Struktur oder Stapel aus Schichten bezeichnen, was zum Anordnen von integrierten Schaltungen in und/oder auf dem Substrat geeignet ist. Ein Substrat bildet möglicherweise ein Laminat, das eine oder mehrere Schichten aufweist. Das Substrat ist möglicherweise ein Halbleitersubstrat (wie zum Beispiel ein Silizium-Wafer oder -Chip), das wenigstens eine monolithisch integrierte Schaltungskomponente (wie zum Beispiel einen Transistor, eine Diode) aufweist.
  • Der Begriff „Kompensationsschicht“ mag insbesondere irgendeine (geschichtete) Struktur bezeichnen, die dazu angepasst oder geeignet ist, wenigstens zum Teil Dickenvarianzen anderer im Modul verwendeter Schichten oder Komponenten auszugleichen. Insbesondere weist die Kompensationsschicht möglicherweise eine Dicke auf, die möglicherweise dazu angepasst oder geeignet ist, geändert zu werden, zum Beispiel um wenigstens 10%, nachdem die Kompensationsschicht auf dem ersten Substrat abgeschieden oder aufgebracht worden ist.
  • Es sei angemerkt, dass der Begriff „über“ nicht notwendigerweise bedeutet, dass ein Element direkt auf einem anderen Element angeordnet oder aufgebracht wird, sondern auch beinhaltet, dass zusätzliche Schichten oder Elemente zwischen den beiden Elementen aufgebracht werden. Zum Beispiel beinhaltet die Bedeutung des Merkmals „Aufbringen einer Kompensationsschicht mit einer ersten Dicke über einem ersten oder zweiten Substrat“, dass die Kompensationsschicht direkt auf dem ersten Substrat aufgebracht wird, und sie beinhaltet ebenfalls, dass eine zusätzliche Schicht bzw. zusätzliche Schichten zwischen dem ersten Substrat und der Kompensationsschicht angeordnet wird bzw. werden.
  • Insbesondere ist das Modul möglicherweise ein Leistungsmodul. Der Begriff „Leistungsmodul“ mag insbesondere eine physikalische Struktur bezeichnen, die eine Kapselung aufweist, die mehrere Leistungskomponenten aufnimmt, z. B. Leistungshalbleiterbauelemente, die möglicherweise durch die Kapselung (wie zum Beispiel eine Gussstruktur) eingelassen oder gehäust sind. Ein derartiges Modul stellt möglicherweise einen einfachen Weg bereit, die Leistungskomponenten zu kühlen und sie elektrisch mit einer äußeren Schaltung zu verbinden, z. B. durch elektrisch und/oder thermisch leitfähige Kontaktflächen an der Oberseite und/oder an der Unterseite des Moduls. Beispiele für Leistungskomponenten für Leistungsmodule oder Strukturen oder Einheiten, die als Leistungsmodule verfügbar sind, sind möglicherweise Schalter (Metall-Oxid-Halbleiter Feldeffekttransistoren oder Bipolartransistoren mit isolierter Gate-Elektrode), Halbbrücken (Wechselrichterzweig, mit zwei Schaltern und ihren jeweiligen Dioden) und Dreiphasen-Wechselrichter. Der Begriff „abrasivfreier Prozess“ mag insbesondere einen Prozess bezeichnen, der kein Material abträgt, z. B. durch Schleifen oder Polieren. Allerdings fällt möglicherweise das Verdrängen und/oder Herausdrücken von Material während eines Prozesses unter die Definition von „abrasivfreien Prozess“.
  • Der Begriff „Schaum“ oder „schaumähnlich“ mag insbesondere ein Material bezeichnen, das eine Mehrzahl von Hohlräumen oder Löcher aufweist, die möglicherweise frei von Material sind und die es möglicherweise ermöglichen, dass das Material kompressibel oder zusammendrückbar ist. Die Verwendung eines kompressiblen Materials gestattet möglicherweise insbesondere, dass die erste Dicke der Kompensationsschicht auf eine geringere zweite Dicke reduziert werden kann.
  • Nach einem anderen beispielhaften Aspekt wird Folgendes bereitgestellt: ein Leistungsmodul, das ein erstes Substrat aufweist, das eine elektronische Schaltung aufweist; ein zweites Substrat; und eine Dickenkompensationsschicht, die Schaummaterial zwischen dem ersten Substrat und dem zweiten Substrat aufweist.
  • Nach einem Ausführungsbeispiel für das Verfahren wird das Reduzieren der Dicke der Kompensationsschicht durch Drücken einer Deckelstruktur auf das zweite Substrat durchgeführt.
  • Die Verwendung von Druck, der auf das zweite Substrat oder die Kompensationsschicht über eine Deckelstruktur angewendet wird, ist möglicherweise ein geeigneter Prozess, um die Dicke einer Kompensationsschicht auf eine nicht abrasive Art und Weise zu reduzieren.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren weist wenigstens ein Element aus der Gruppe, die aus dem ersten Substrat und dem zweiten Substrat besteht, eine Keramikschicht auf.
  • Zum Beispiel weist die Keramikschicht möglicherweise Al2O3 oder ein ähnliches Keramikmaterial auf. Keramikmaterial ist möglicherweise ein geeignetes Material für Substrate, z. B. eines Leistungsmoduls, weil es möglicherweise angemessen thermisch leitfähig ist und somit erheblich zur Wärmeableitung während des Betriebs des Leistungsmoduls beitragen kann.
  • Nach einem Ausführungsbeispiel für das Verfahren umfassen das erste Substrat und/oder das zweite Substrat eine leitfähige Deckschicht.
  • Insbesondere umfassen das erste Substrat und/oder das zweite Substrat möglicherweise eine elektrisch leitfähige Schicht und/oder eine thermisch leitfähige Schicht, zum Beispiel eine Metallschicht, z. B. eine Kupferschicht. Zum Beispiel bildet die Metallschicht möglicherweise einen Überzug oder Beschichtung des ersten Substrats und/oder des zweiten Substrats. Insbesondere werden möglicherweise beide Hauptoberflächen des ersten Substrats und/oder des zweiten Substrats durch eine Metallschicht überzogen oder beschichtet.
  • Jedes der Bondsubstrate ist möglicherweise ein dreilagiges Substrat mit einer mittleren Keramikplatte (zum Beispiel aus Aluminiumoxid oder Aluminiumnitrid oder Siliziumnitrid) als die elektrische Isolations- und Wärmeleitlage. Als eine Alternative für ein Keramikmaterial wird die elektrische Isolations- und Wärmeleitlage möglicherweise auch aus einem thermisch leitfähigen Kunststoffmaterial (das möglicherweise Epoxid, Silikon usw. aufweist) hergestellt, das optional mit einem thermisch leitfähigen Füllstoff (wie zum Beispiel Aluminiumoxid, Bornitrid, Siliziumnitrid, Aluminiumnitrid usw.) gefüllt ist. Die Metalllagen irgendeines der Bondsubstrate sind möglicherweise aus Kupfer, Aluminium oder aus Kupfer, bedeckt mit einer Aluminium-Oberflächenschicht, hergestellt. Anstelle von Metalllagen ist es möglich irgendein anderes elektrisch leitfähiges und thermisch leitfähiges Material zu verwenden.
  • In einer Ausführungsform weist wenigstens eines der Substrate, das erste Bondsubstrat oder das zweite Bondsubstrat, ein Substrat aus der aus Folgenden bestehenden Gruppe: ein Direct Copper Bonding (DCB) Substrat oder ein Direct Aluminium Bonding (DAB) Substrat, auf. Insbesondere wird möglicherweise ein DCB-Substrat verwendet, das eine Schicht aus Keramik (oder aus einem anderen Material) direkt zwischen einer Kupferschicht und einer anderen Kupferschicht aufweist. Ein DCB-Substrat stellt eine passende Basis zum Montieren eines Halbleiter-Chips auf einer Kupferseite und zur effektiven Abführung von Wärme über die andere Kupferseite bereit. Dieses Ziel wird möglicherweise ebenfalls durch die Verwendung eines DAB-Substrats erreicht. DCB- und DAB-Substrate sind auf dem Markt verfügbar und gestatten daher eine kosteneffiziente Lösung der Montage- und Kühlungsprobleme.
  • Die Bereitstellung einer leitfähigen Decksschicht in Form einer durchgängigen Schicht oder wenigstens einer teilweise durchgängigen äußeren Schicht der Substrate und/oder des Moduls ermöglicht möglicherweise einen effektiven Weg zum elektrischen Kontaktieren des Moduls und/oder zum Kühlen des Moduls.
  • Nach einem anderen Ausführungsbeispiel beinhaltet das Verfahren weiterhin die Montage des ersten Substrats auf einer Bodenplatte.
  • Insbesondere ist die Bodenplatte möglicherweise ein Träger, eine Leiterplatte, ein Systemträger oder eine Werkstück haltende Struktur und bildet möglicherweise eine Basis oder äußere Oberfläche des Moduls. Die Verwendung einer Bodenplatte ist möglicherweise ein geeigneter Weg, eine vordefinierte äußere Oberfläche des Moduls oder wenigstens eine vordefinierte Grundfläche zum Zusammenbau des Moduls auf ihr bereitzustellen. Eine derartige Bodenplatte weist insbesondere möglicherweise eine ebene oder planarisierte Oberfläche auf, auf der möglicherweise das erste Substrat angeordnet oder aufgebracht wird.
  • Nach einem anderen Ausführungsbeispiel beinhaltet das Verfahren weiterhin das Anordnen eines Höhe einstellenden Abstandshalters auf der Bodenplatte.
  • Insbesondere wird der Höhe einstellende Abstandshalter möglicherweise auf der Bodenplatte angeordnet, bevor die erste Dicke reduziert wird. Somit ist der Höhe einstellende Abstandshalter möglicherweise als ein Anschlag verwendbar, wenn durch Drücken des Deckels oder der Abdeckung auf das zweite Substrat die erste Dicke auf die zweite Dicke reduziert wird, d. h. ein derartiger Höhe einstellender Abstandshalter oder Distanzstück ist möglicherweise ein geeignetes Element, um eine vordefinierte Dicke des Gesamtmoduls sicherzustellen. Zum Beispiel wird der Höhe einstellende Abstandshalter möglicherweise angeordnet, bevor das zweite Substrat auf der Kompensationsschicht aufgebracht wird.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren weist die Kompensationsschicht ein leitfähiges Material auf.
  • Insbesondere ist das Material möglicherweise ein elektrisch leitfähiges Material und/oder ein thermisch leitfähiges Material. Zum Beispiel liegt die spezifische elektrische Leitfähigkeit des leitfähigen Materials möglicherweise über einem gegebenen Schwellenwert, insbesondere liegt sie möglicherweise über 1·105 S/m oder sogar über 1·106 S/m. Die spezifische thermische Leitfähigkeit liegt möglicherweise über einem vordefinierten thermischen Schwellenwert, insbesondere liegt sie möglicherweise über 3 W/(m·K) oder sogar über 100 W/(m·K). Insbesondere wird die Kompensationsschicht möglicherweise aus einem leitfähigen Material gebildet. Die Bereitstellung eines leitfähigen Materials in der Kompensationsschicht oder als diese ist möglicherweise ein geeignetes Mittel, um eine thermische und/oder elektrische Verbindung zwischen den ersten und den zweiten Substraten des Moduls sicherzustellen. Beispiele für das Material sind möglicherweise Aluminium, Kupfer, insbesondere getempertes Kupfer.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren wird die Kompensationsschicht von einem Material gebildet, das einen Schmelzpunkt unter einem gegebenen Schwellenwert aufweist.
  • Insbesondere wird der gegebene Schwellenwert möglicherweise durch die maximale Temperatur definiert, der Elemente, z. B. auf oder in dem ersten und/oder zweiten Substrat angeordnete IC-Chips, standhalten können, ohne zerstört zu werden. Beispiele für den gegebenen Schwellenwert sind möglicherweise 300°C oder sogar weniger, z. B. 221°C. Insbesondere wird die Temperatur der Kompensationsschicht oder des Moduls möglicherweise auf einen Temperaturwert erhöht, der jedoch unter dem gegebenen Schwellenwert liegt, wenn die erste Dicke der Kompensationsschicht reduziert wird, z. B. durch Drücken einer Deckelstruktur auf das zweite Substrat. In diesem Fall ist es möglicherweise leicht möglich, die Dicke der Kompensationsschicht zu reduzieren, wenn die Deckelstruktur auf das Substrat gedrückt wird, weil etwas Material der Kompensationsschicht möglicherweise verschoben oder herausgepresst wird.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren ist das Material ein Lot.
  • Insbesondere ist das Lot möglicherweise eine Lötpaste oder irgendein anderes geeignetes Lötmaterial, z. B. Lot-Preform, das verwendet werden kann, um das erste und das zweite Substrat elektrisch und/oder thermisch miteinander in Kontakt zu bringen oder zu verbinden. Die Bereitstellung von Lötmaterial als das in der Kompensationsschicht verwendete Material stellt möglicherweise sicher, dass eine relativ geringe Schmelztemperatur für die Kompensationsschicht erreicht werden kann, so dass Chips oder ICs des Moduls nicht durch die erhöhte Temperatur zerstört werden.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren wird die Kompensationsschicht aus einem zusammendrückbaren Material gebildet.
  • Insbesondere ist das zusammendrückbare Material möglicherweise ein leitfähiges Material, zum Beispiel ist das zusammendrückbare Material möglicherweise ein elektrisch und/oder thermisch leitfähiges Material.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren ist das zusammendrückbare Material ein Schaummaterial.
  • Die Verwendung eines zusammendrückbaren Materials gestattet möglicherweise insbesondere, dass die erste Dicke der Kompensationsschicht auf eine geringere zweite Dicke reduziert werden kann. Zum Beispiel ist das zusammendrückbare Material möglicherweise um einen Faktor von wenigstens zwei zusammendrückbar, insbesondere ist der Faktor möglicherweise etwa drei, vier oder sogar fünf. Insbesondere wird die Kompensationsschicht möglicherweise so angepasst, dass die Dicke der Schicht möglicherweise durch eine Kompressionskraft von etwa 1 MPa bis 50 MPa, z. B. von etwa 40 MPa, um 70% bis 80% reduziert werden kann.
  • Nach einem anderen Ausführungsbeispiel für das Verfahren ist das Schaummaterial ein leitfähiges Schaummaterial.
  • Insbesondere wird das leitfähige Schaummaterial möglicherweise aus Kupfer, Aluminium oder einem anderen geeigneten leitfähigen Material gebildet, zum Beispiel einem Material, das elektrisch leitfähig und/oder thermisch leitfähig ist und das so behandelt werden kann, dass es einen Schaumzustand annimmt.
  • Nach einem anderen Ausführungsbeispiel beinhaltet das Verfahren weiterhin das Kapseln des Moduls.
  • Insbesondere wird das Modul möglicherweise von einer nicht leitfähigen Gussmasse gekapselt, zum Beispiel einem nicht leitfähigen Harzmaterial.
  • Nach einem Ausführungsbeispiel weist das Leistungsmodul weiterhin eine Bodenplatte und einen Deckel auf, wobei das erste Substrat auf der Bodenplatte angeordnet oder aufgebracht wird und der Deckel auf dem zweiten Substrat angeordnet wird.
  • Nach einem anderen Ausführungsbeispiel weist das Leistungsmodul weiterhin einen Höhe einstellenden Abstandshalter auf, der auf der Bodenplatte angeordnet ist.
  • Insbesondere definiert der Höhe einstellende Abstandshalter möglicherweise eine Gesamtdicke des Moduls, indem er den Abstand zwischen dem ersten Substrat und dem zweiten Substrat definiert. Zum Beispiel wird der Höhe einstellende Abstandshalter möglicherweise beim Herstellungsprozess als ein Anschlag verwendet.
  • Nach einem anderen Ausführungsbeispiel für das Leistungsmodul weist die Kompensationsschicht Schaummaterial zwischen dem ersten Substrat und dem zweiten Substrat auf.
  • Die Verwendung eines Schaummaterials, z. B. eines zusammendrückbaren Materials, ist möglicherweise ein effektiver Weg, eine Reduzierung der Dicke der Kompensationsschicht zu gestatten, nachdem das zweite Substrat über der Kompensationsschicht angeordnet worden ist.
  • Nach einem anderen Ausführungsbeispiel für das Leistungsmodul weist das Schaummaterial ein leitfähiges Material auf.
  • Insbesondere ist das leitfähige Material möglicherweise ein elektrisch und/oder thermisch leitfähiges Material, z. B. Kupfer, getempertes Kupfer oder Aluminium.
  • Als Zusammenfassung eines Hauptpunkts eines Ausführungsbeispiels wird möglicherweise die Bereitstellung einer Kompensationsschicht in einem Leistungsmodul gesehen, wobei die Kompensationsschicht dafür angepasst ist, Dickenunterschiede von zwei oder mehr in einem Leistungsmodul verwendeten Substraten auszugleichen. Insbesondere sei erwähnt, dass diese Kompensation möglicherweise durchgeführt wird, nachdem bereits zwei Substrate aufeinander gestapelt worden sind, so dass eine konventionelle Kompensation durch einen abrasiven Prozess, der auf die zwischen den beiden Substraten angeordnete oder aufgebrachte Kompensationsschicht angewendet wird, nicht leicht möglich ist, weil die Kompensationsschicht von den beiden Substraten abgedeckt wird.
  • Ausführliche Beschreibung der Figuren
  • Das oben Genannte und andere Objekte, Merkmale und Vorteile der vorliegenden Erfindung werden sich aus der folgenden Beschreibung und den beigefügten Ansprüchen ergeben, in Verbindung mit den zugehörigen Zeichnungen, in denen gleiche Teile oder Elemente mit gleichen Referenznummern bezeichnet werden.
  • Die Veranschaulichung in den Zeichnungen ist schematisch und nicht maßstabsgetreu.
  • 1 zeigt schematisch einen Systemträger 100 und das angebrachte untere Substrat 101 eines Moduls nach einem Ausführungsbeispiel, wobei das untere Substrat 101 elektronische Halbleiter-Chips 102 und thermische und elektrische Verbindungen 103 enthält. Insbesondere zeigt 1 den Systemträger 100, auf dem das untere Substrat 101 oder das erste Substrat angebracht wird, das die Chips 102 und entsprechende elektrische und thermische Verbindungen 103 aufweist, die möglicherweise an den Seiten des unteren Substrats 101 und/oder der Chips 102 und/oder am Boden oder an der Oberseite, d. h. an den Hauptoberflächen, des Substrats 101 und/oder der Chips 102 gebildet werden. Zum Beispiel bilden die Chips 102 möglicherweise sogenannte Halbbrücken, die zwei IGBTs und zwei Dioden, Schalter oder Wechselrichter umfassen. Das untere Substrat 101 ist möglicherweise ein Direct Copper Bonding (DCB) Substrat, das einen Keramikkörper, z. B. AlO2, und Kupferschichten oder -abdeckungen, die auf dem Keramikkörper angeordnet oder aufgebracht sind, aufweist. Eine geeignete Dicke des Systemträgers 100 liegt möglicherweise im Bereich von 200 Mikrometer bis 1.500 Mikrometer. Typische Dicken des unteren Substrats 101 liegen möglicherweise im Bereich von 600 Mikrometer bis 2.200 Mikrometer, insbesondere im Bereich von 820 Mikrometer bis 1.040 Mikrometer, z. B. bei etwa 980 Mikrometer. Es sei angemerkt, dass die verwendeten Keramiksubstrate möglicherweise eine relativ große Dickentoleranz oder -varianz aufweisen, so dass es ohne eine Dickenkompensation möglicherweise schwierig ist, diese in einem Bauelement oder Modul zu verwenden, das dazu angepasst ist, auf beiden Hauptoberflächen des Moduls kontaktiert zu werden. Wenn allerdings eine Kompensationsschicht, wie sie unten beschrieben wird, verwendet wird, um diese Unterschiede auszugleichen, optional zusammen mit einer Montageeinrichtung wie dem Systemträger 100, kann möglicherweise sichergestellt werden, dass das fertige Modul eine geringe Dickenvarianz aufweist.
  • In Bezug auf alle Ausführungsformen, die in den 1 bis 7 gezeigt werden, sei angemerkt, dass bei Verwendung des Begriffs „Substrat“ dieser Begriff möglicherweise auch Chips oder ICs umfasst, die in oder auf dem entsprechenden Substrat gebildet sind.
  • 2 zeigt schematisch ein Modul vor dem Molding, das nach einem Ausführungsbeispiel das untere Substrat 101 aus 1 und ein oberes Substrat 210 aufweist. Insbesondere zeigt 2 den Systemträger 100 und das untere Substrat 101 aus 1 in einer Seitenansicht. Zusätzlich wird das obere Substrat oder zweite Substrat 210 gezeigt. Die unteren und oberen Substrate 101, 210 sind aneinander durch eine Kompensationsschicht 211 angebracht, die zwischen den beiden Substraten 101, 210 angeordnet oder aufgebracht ist oder zwischen den Chips 102 oder ICs, die auf oder in den Substraten 101, 210 angeordnet sind. Weiterhin werden in 2 einige elektrische Verbindungen 103 gezeigt. Die Gesamtdicke des Moduls liegt möglicherweise im Bereich von 2 Millimeter bis 10 Millimeter, z. B. bei etwa 4,7 mm.
  • 3 zeigt schematisch das Modul aus 2 mit einer Gussverkapselung. Insbesondere zeigt 3 das von einer Gussmasse 320 gekapselte Modul aus 2, das den Systemträger 100, das untere Substrat 101 und das obere Substrat 210 aufweist. Die Gussmasse 320 wird möglicherweise von einem Harz oder irgendeinem anderen geeigneten Material gebildet, das zur Passivierung des Moduls verwendet werden kann. Die Gesamtdicke des gekapselten Moduls liegt möglicherweise im Bereich von 2 bis 10 Millimeter.
  • 4 zeigt schematisch Einzelheiten eines Moduls nach einem Ausführungsbeispiel. Insbesondere zeigt 4 einen Abschnitt eines Moduls 430 während der Herstellung des Moduls, angeordnet oder aufgebracht in einer Montagestruktur, die eine untere Werkstück haltende Struktur 431 und eine Deckelstruktur 432 aufweist, wobei die Deckelstruktur 432 möglicherweise schwimmend angeordnet ist. An der unteren, Werkstück haltenden Struktur 431 ist ein Höhe einstellender Abstandshalter 433 angeordnet, der während des Herstellungs- oder Montageprozesses des Moduls als ein Anschlag verwendet werden kann. Zusätzlich werden drei erste Substrate 401 gezeigt, die alle aufgrund der Dickentoleranzen der ersten Substrate 401, z. B. der Keramiksubstrate, eine andere Dicke aufweisen. Zusätzlich werden ebenso drei zweite Substrate 410 in 4 gezeigt, die auch unterschiedliche Dicken aufweisen. Zum Beispiel verringern sich zur Veranschaulichung in 4 die Dicken der ersten und der zweiten Substrate 401, 410 von links nach rechts.
  • Die ersten Substrate oder unteren Substrate 401 werden während des Herstellungsprozesses möglicherweise an einen Systemträger (nicht dargestellt) montiert und/oder werden möglicherweise an der Werkstück haltenden Struktur 431 platziert und umfassen die Chips oder ICs 402. Über den unteren Substraten 401 oder den Chips 402 wird eine Verbindungsschicht oder -block 434 angeordnet, gefolgt von einer Kompensationsschicht oder Dicke-Kompensationsschicht 435. Obwohl lediglich eine Kompensationsschicht 435 zwischen einem unteren Substrat 401 und dem entsprechenden oberen Substrat 410 gezeigt wird, werden ebenso möglicherweise mehrere Kompensationsschichten 435 verwendet. Die Dicke der Verbindungsschicht oder des Abstandshalters 434, der durch ein elektrisch leitfähiges und/oder thermisch leitfähiges Material gebildet wird, liegt möglicherweise im Bereich von 0,5 Millimeter bis 8 Millimeter, z. B. 2,5 mm. Die Dicke der Kompensationsschicht 435 wird angepasst, um sicherzustellen, dass die maximalen Dickentoleranzen der unteren und der oberen Substrate 401, 410 ausgeglichen werden können. Zum Beispiel liegt die Gesamtdicke der Kompensationsschicht 435 möglicherweise im Bereich von 30 Mikrometer bis 400 Mikrometer, z. B. bei etwa 300 µm. Insbesondere wird die Kompensationsschicht 435 möglicherweise von Lötmaterial gebildet, das sowohl eine elektrisch leitfähige als auch eine thermisch leitfähige Verbindung zwischen dem unteren Substrat 401 und dem oberen Substrat 410 bildet.
  • Es sei angemerkt, dass die oberen Substrate 410 möglicherweise an der Verbindungsschicht 434 oder der Kompensationsschicht 435 angebracht werden oder dass sie möglicherweise am Deckel 432 angebracht werden, bevor der Deckel 432 an der Oberseite platziert wird.
  • Weiterhin sollte erwähnt werden, dass der Höhe einstellende Abstandshalter möglicherweise eine Länge oder Dicke aufweist, die der angestrebten Dicke des Moduls entspricht, wenn diese von der Unterseite eines ersten Substrats 401 bis zur Oberseite des zweiten Substrats 410 gemessen wird, was zum Beispiel möglicherweise der Gesamtdicke des Leistungsmoduls ohne eine (Guss-)Kapselung entspricht.
  • Die 5 bis 7 zeigen schematisch Strukturen, die nach einem anderen Ausführungsbeispiel während der Ausführung eines Herstellungsprozesses für ein Modul gewonnen werden. Die 5 bis 7 zeigen den Prozess, wenn eine Kompensationsschicht 540 verwendet wird, die ein zusammendrückbares, z. B. schaumartiges Material aufweist oder daraus gebildet wird.
  • Insbesondere zeigt 5 eine untere Werkstück haltende Struktur 530, auf der drei erste oder untere Substrate 501 angeordnet oder platziert werden, wobei jedes aufgrund von Herstellungstoleranzen eine andere Dicke aufweist und jedes Chips oder ICs 502 aufweist. Auf der Oberseite jedes der ersten Substrate 501 wird eine entsprechende zusammendrückbare Kompensationsschicht 540 angeordnet oder platziert. Insbesondere weist die zusammendrückbare Kompensationsschicht 540 möglicherweise ein Schaummaterial auf oder besteht daraus. Geeignete Schaummaterialien werden möglicherweise durch Umwandlung von Aluminium oder Kupfer in eine Schaumphase hergestellt. Derartige zusammendrückbare Kompensationsschichten 540 ermöglichen möglicherweise eine Größenreduzierung um einen Faktor 3 bis 6, wenn eine Kraft oder ein Druck von etwa 1 MPa bis 50 MPa, z. B. 40 MPa, angewendet wird. Auf der Oberseite jeder der Kompensationsschichten 540 wird ein oberes oder zweites Substrat 520 angeordnet oder platziert. Auch diese zweiten Substrate 520 weisen möglicherweise aufgrund von Herstellungstoleranzen unterschiedliche Dicken auf. Zur Veranschaulichung verringern sich in 5 die Dicken der Substrate 501, 520 von links nach rechts.
  • 6 zeigt schematisch eine nächste Herstellungsprozedur für ein Modul auf. Insbesondere zeigt 6 das Platzieren einer Deckelstruktur 650 auf den zweiten Substraten 520. Das Platzieren wird schematisch durch die Pfeile 651 gezeigt. Das Platzieren des Deckels 650 wird möglicherweise zusammen mit oder unabhängig von einem Molding-Prozess zur Kapselung des Moduls durchgeführt. Indem eine Druckkraft für die zusammendrückbare Kompensationsschicht 540 bereitgestellt wird, wird ihre Dicke von einer ersten Dicke auf eine zweite Dicke reduziert, wodurch Dickentoleranzen der ersten und/oder zweiten Substrate 501, 520 ausgeglichen werden, die möglicherweise in dieser Ausführungsform auch Keramiksubstrate sind. Um die Gesamtdicke zu definieren, werden möglicherweise Höhe einstellende Abstandshalter (nicht dargestellt) verwendet, die auf der unteren Werkstück haltenden Struktur 530 angeordnet werden und die für den Kompressionsprozess als Anschläge verwendet werden. Es sei angemerkt, dass die Gesamtdicke oder Höhe der in 6 gezeigten Struktur immer über der endgültigen Modul- oder Package-Dicke liegt.
  • 7 zeigt schematisch die Struktur aus 6, nachdem der Kompressionsschritt abgeschlossen ist, d. h. sie zeigt die zusammendrückbare Kompensationsschicht 540 in einem Endzustand. In diesem Zustand sind die Dickenunterschiede der ersten Substrate 501 und/oder der zweiten Substrate 520 ausgeglichen worden.
  • Zusammenfassend wird, nach einem Hauptpunkt eines Ausführungsbeispiels, möglicherweise ein Verfahren zur Herstellung oder Produktion eines Leistungsmoduls bereitgestellt, wobei das Modul Substrate auf den Seiten der beiden Hauptoberflächen aufweist, z. B. an der Unterseite und an der Oberseite des Moduls. Indem eine (Dicke-)Kompensationsschicht zwischen dem unteren Substrat und dem oberen Substrat bereitgestellt wird, werden möglicherweise Toleranzen der Substratdicken auf eine einfache und effektive Art und Weise ausgeglichen.
  • Insbesondere sei erwähnt, dass die Kompensation möglicherweise auf eine nicht abrasive Weise durchgeführt wird, d. h. ohne das Durchführen von Polieren oder Schleifen. Das bzw. die unteren und oberen Substrate sind möglicherweise Keramiksubstrate, die eine relativ große Toleranz oder Varianz der Dicke aufweisen und die an der Oberseite und/oder der Unterseite von einer metallischen oder leitfähigen Schicht bedeckt werden. Die Toleranz liegt möglicherweise im Bereich von +7% und –10%, was zu einer Varianz von etwa +69 Mikrometer und –167 Mikrometer im Fall eines Substrats führt, das eine typische Dicke von etwa 980 Mikrometer aufweist.
  • Ein Beispiel für ein derartiges Substrat ist das sogenannte Direct Copper Bonding Substrat. Die leitfähige Schicht, z. B. aus Kupfer, wird möglicherweise zum Verbinden des Substrats und/oder der Chips, die in oder auf dem Substrat, vorzugsweise dem unteren Substrat, angeordnet sind, mit der Außenseite oder einem anderen Bauelement oder Modul verwendet. Zusätzlich wird die leitfähige Schicht möglicherweise verwendet, um Wärme von den Substraten und/oder den entsprechenden Chips der Substrate abzutransportieren oder abzuleiten. Indem die entsprechende Kompensationsschicht bereitgestellt wird, werden möglicherweise die oben beschriebenen Dickenvarianzen der Substrate ausgeglichen, so dass diese Varianzen nicht zur Gesamtdicke des fertigen Moduls, in dem die Substrate umgesetzt werden, weitergegeben werden.
  • Es sei angemerkt, dass der Begriff „umfassen“ andere Elemente und Merkmale nicht ausschließt und dass „ein“ eine Mehrzahl nicht ausschließt. Auch werden möglicherweise im Verbund mit anderen Ausführungsformen beschriebene Elemente kombiniert. Es sei auch angemerkt, dass Referenzzeichen nicht als den Schutzbereich der Ansprüche begrenzend ausgelegt werden sollen. Darüber hinaus ist nicht beabsichtigt, dass der Schutzbereich der vorliegenden Anmeldung auf die besonderen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Zusammensetzung von Grundstoffen, der Mittel, der Verfahren und Schritte, die in der Beschreibung dargestellt werden, eingeschränkt ist. Dementsprechend sind die beigefügten Ansprüche dazu bestimmt, in ihren Schutzbereich derartige Prozesse, Maschinen, Herstellung, Zusammensetzung von Grundstoffen, Mittel, Verfahren und Schritte einzuschließen.

Claims (19)

  1. Verfahren zur Herstellung eines Leistungsmoduls, das zwei Substrate aufweist, wobei das Verfahren Folgendes aufweist: • Aufbringen einer Kompensationsschicht mit einer ersten Dicke über einem ersten Substrat; • Aufbringen eines zweiten Substrats über der Kompensationsschicht; und • Reduzieren der Dicke der Kompensationsschicht von der ersten Dicke auf eine zweite Dicke, nachdem das zweite Substrat auf der Kompensationsschicht aufgebracht worden ist.
  2. Verfahren nach Anspruch 1, wobei das Reduzieren der Dicke der Kompensationsschicht durch Drücken einer Deckelstruktur auf das zweite Substrat durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei wenigstens ein Element aus der Gruppe, die aus dem ersten Substrat und dem zweiten Substrat besteht, eine Keramikschicht aufweist.
  4. Verfahren nach Anspruch 3, wobei wenigstens ein Element aus der Gruppe, die aus dem ersten Substrat und dem zweiten Substrat besteht, eine leitfähige Deckschicht aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das weiterhin die Montage des ersten Substrats auf einer Bodenplatte beinhaltet.
  6. Verfahren nach Anspruch 5, das weiterhin das Anordnen eines Höhe einstellenden Abstandshalters auf der Bodenplatte aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Kompensationsschicht ein leitfähiges Material aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Kompensationsschicht mittels eines Materials gebildet wird, das einen Schmelzpunkt unter einem gegebenen Schwellenwert aufweist.
  9. Verfahren nach Anspruch 8, wobei das Material Lot ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Kompensationsschicht mittels eines kompressiblen Materials gebildet wird.
  11. Verfahren nach Anspruch 10, wobei das kompressible Material ein Schaummaterial ist.
  12. Verfahren nach Anspruch 11, wobei das Schaummaterial ein leitfähiges Schaummaterial ist.
  13. Verfahren nach einem der Ansprüche 1 bis 12, das weiterhin das Kapseln des Moduls aufweist.
  14. Verfahren zur Herstellung eines Leistungsmoduls, wobei das Verfahren Folgendes aufweist: • Anordnen eines ersten Substrats auf einer Bodenplatte; • Aufbringen einer Kompensationsschicht mit einer ersten Dicke über dem ersten Substrat; • Aufbringen eines zweiten Substrats über der Kompensationsschicht; und • Reduzieren der ersten Dicke auf eine zweite Dicke durch einen abrasivfreien Prozess.
  15. Leistungsmodul mit einer vordefinierten Dicke, das Folgendes aufweist: ein erstes Substrat, das wenigstens eine elektronische Schaltung aufweist; ein zweites Substrat; und eine Kompensationsschicht mit einer Dicke, die durch Druck von einer ersten Dicke auf eine zweite Dicke reduzierbar ist.
  16. Leistungsmodul nach Anspruch 15, das weiterhin Folgendes aufweist: eine Bodenplatte; und einen Deckel, wobei das erste Substrat auf der Bodenplatte angeordnet ist und der Deckel auf dem zweiten Substrat angeordnet ist.
  17. Leistungsmodul nach Anspruch 16, das weiterhin einen Höhe einstellenden Abstandshalter aufweist, der auf der Bodenplatte angeordnet ist.
  18. Leistungsmodul nach einem der Ansprüche 15 bis 17, wobei die Kompensationsschicht Schaummaterial zwischen dem ersten Substrat und dem zweiten Substrat aufweist.
  19. Leistungsmodul nach Anspruch 18, wobei das Schaummaterial ein leitfähiges Material aufweist.
DE102014107743.1A 2013-06-04 2014-06-03 Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung Active DE102014107743B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/909,133 US11574889B2 (en) 2013-06-04 2013-06-04 Power module comprising two substrates and method of manufacturing the same
US13/909,133 2013-06-04

Publications (2)

Publication Number Publication Date
DE102014107743A1 true DE102014107743A1 (de) 2014-12-18
DE102014107743B4 DE102014107743B4 (de) 2018-11-15

Family

ID=51984218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107743.1A Active DE102014107743B4 (de) 2013-06-04 2014-06-03 Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US11574889B2 (de)
CN (1) CN104217966A (de)
DE (1) DE102014107743B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211084A1 (de) * 2019-07-25 2021-01-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053256A1 (en) 2017-09-15 2019-03-21 Finar Module Sagl PACKAGING METHOD AND ASSEMBLY TECHNOLOGY FOR AN ELECTRONIC DEVICE
US11901309B2 (en) 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11037857B1 (en) * 2019-12-12 2021-06-15 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having copper layers of different thicknesses
US11469154B2 (en) * 2021-01-17 2022-10-11 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having specific layer thickness ratio

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
US6064573A (en) 1998-07-31 2000-05-16 Litton Systems, Inc. Method and apparatus for efficient conduction cooling of surface-mounted integrated circuits
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
FR2822591A1 (fr) 2001-03-22 2002-09-27 Commissariat Energie Atomique Assemblage de composants d'epaisseurs diverses
JP2004172489A (ja) 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US20050093181A1 (en) * 2003-11-04 2005-05-05 Brandenburg Scott D. Heat sinkable package
US6979899B2 (en) 2003-12-31 2005-12-27 Texas Instruments Incorported System and method for high performance heat sink for multiple chip devices
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
TWI521651B (zh) * 2009-09-09 2016-02-11 三菱綜合材料股份有限公司 附散熱器之電力模組用基板之製造方法、附散熱器之電力模組用基板及電力模組
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
JP2014029967A (ja) * 2012-07-31 2014-02-13 Toshiba Lighting & Technology Corp 半導体装置及びその製造方法
US20140268554A1 (en) * 2013-03-16 2014-09-18 Birchbridge Incorporated Stackable Computing System

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211084A1 (de) * 2019-07-25 2021-01-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls

Also Published As

Publication number Publication date
US20140353818A1 (en) 2014-12-04
US11574889B2 (en) 2023-02-07
DE102014107743B4 (de) 2018-11-15
CN104217966A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102014107743B4 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014117523B4 (de) Elektronische Vorrichtung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102013104952A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative