DE102004037085A1 - Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung - Google Patents

Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung Download PDF

Info

Publication number
DE102004037085A1
DE102004037085A1 DE102004037085A DE102004037085A DE102004037085A1 DE 102004037085 A1 DE102004037085 A1 DE 102004037085A1 DE 102004037085 A DE102004037085 A DE 102004037085A DE 102004037085 A DE102004037085 A DE 102004037085A DE 102004037085 A1 DE102004037085 A1 DE 102004037085A1
Authority
DE
Germany
Prior art keywords
electrode
plate
semiconductor
flat
wireless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004037085A
Other languages
English (en)
Inventor
Yukinori Kawasaki Tabira
Takekazu Kawasaki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE102004037085A1 publication Critical patent/DE102004037085A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine drahtlose Halbleiterpackung umfasst eine plattenartige Halterung (10, 60) und mindestens einen Halbleiterchip (12F, 12S, 62F, 62S), angebracht auf der plattenartigen Halterung, derart, dass eine Bodenfläche des Halbleiterchips an der plattenartigen Halterung befestigt wird, und der Halbleiterchip weist mindestens einen Elektrodenkontaktfleck (S1, G1, S2, G2, S, G), ausgebildet auf einer oberen Fläche desselben, auf. Die Packung umfasst ferner mindestens eine flache Elektrode (SE1, GE1, SE2, GE2, SE, GE), die elektrisch an den Elektrodenkontaktfleck angeschlossen ist, und eine gegossene Harzumhüllung (14, 64) zum vollständigen Abdichten und Einkapseln des Halbleiterchips. Die gegossene Harzumhüllung dichtet ferner die flache Elektrode teilweise ab und kapselt sie teilweise so ein, dass ein Teil der flachen Elektrode als ein äußerer Elektrodenkontaktfleck (SL1, GL1, SL2, GL2, SL, GL) auf einer oberen Fläche der gegossenen Harzumhüllung freigelegt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine drahtlose Halbleiterpackung ohne Außenleitungen, die sich nach außen von einem Umfang derselben erstrecken, und ein Herstellungsverfahren zum Fertigen einer solchen drahtlosen Halbleiterpackung.
  • Beschreibung der verwandten Technik
  • Konventionell umfasst eine Halbleiterpackung eine insel- oder plattenartige Halterung, einen auf der plattenartigen Halterung angebrachten Halbleiterchip, eine Mehrzahl elektrisch an den Halbleiterchip angeschlossener Leitungen und eine gegossene Harzumhüllung, die die plattenartige Halterung, den Halbleiterchip und die inneren Abschnitte der Leitungen abdichtet und einkapselt. Daher erstrecken sich die äußeren Abschnitte der Leitungen nach außen und zur Seite von den Seiten der gegossenen Harzumhüllung, und die konventionelle Halbleiterpackung wird auf einer Verdrahtungsplatte so angebracht, dass die äußeren Abschnitte der Leitungen elektrisch mit auf der Verdrahtungsplatte ausgebildeten Elektrodenkontaktflecken in Kontakt gebracht und an diese gebondet werden. Natürlich ist diese konventionelle Halbleiterpackung dadurch bei Anwendung auf ein Miniatur- oder kompaktes Stück einer elektronischen Ausrüstung unerwünscht, dass die sich nach außen und zur Seite erstreckenden äußeren Abschnitte der Leitungen zu einer Gesamtsperrigkeit der Halbleiterpackung führen.
  • JP-A-(HEI)11-150143 (Japanisches Letters Patent Nr. 3074264) offenbart eine drahtlose Halbleiterpackung, die kompakter im Vergleich zu der vorgenannten konventionellen Halbleiterpackung eingerichtet ist. Genau ausgedrückt, umfasst die drahtlose Halbleiterpackung eine insel- oder plattenartige Halterung, einen auf der plattenartigen Halterung angebrachten Halbleiterchip mit Elektrodenkontaktflecken, die auf einer oberen Fläche desselben vorgesehen sind, eine gegossene Harzumhüllung, die den Halbleiterchip abdichtet und einkapselt, und Metallelektrodenkontaktflecken, die auf einer Rückseite der gegossenen Harzumhüllung vorgesehen und elektrisch mit den Elektrodenkontaktflecken des Halbleiterchips durch dazwischen eingefügte Kontaktierungsdrähte verbunden sind. Die drahtlose Halbleiterpackung wird so auf einer Verdrahtungsplatte angebracht, dass die Metallelektrodenkontaktflecken der gegossenen Harzumhüllung elektrisch mit auf der Verdrahtungsplatte ausgebildeten Elektrodenkontaktflecken in Kontakt gebracht und an diese gebondet werden.
  • Die drahtlose Halbleiterpackung ist kompakter im Vergleich zu der erstgenannten konventionellen Halbleiterpackung, da diese Halbleiterpackung keine äußeren Leitungsabschnitte aufweist, die sich nach außen und zur Seite von den Seiten der gegossenen Harzumhüllung erstrecken. Nichtsdestoweniger hat die drahtlose Halbleiterpackung notwendigerweise eine relativ große Dicke dadurch, dass die Kontaktierungsdrähte zum Herstellen der elektrischen Verbindung zwischen den Elektrodenkontaktflecken des Halbleiterchips und den Metallelektrodenkontaktflecken der gegossenen Harzumhüllung verwendet werden. Es ist nämlich erforderlich, einen relativ hohen Raum für das Verlegen der Kontaktierungsdrähte vorzusehen, was zu der großen Dicke der drahtlosen Halbleiterpackung selbst führt.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Deshalb besteht eine Aufgabe der vorliegenden Erfindung in der Schaffung einer drahtlosen Halbleiterpackung, die derart eingerichtet ist, dass die Dicke der Packung selbst bedeutend reduziert werden kann.
  • Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Herstellungsverfahrens zum Fertigen der oben genannten drahtlosen Halbleiterpackung.
  • Einem ersten Aspekt der vorliegenden Erfindung zufolge wird eine drahtlose Halbleiterpackung geschaffen, die eine plattenartige Halterung, und mindestens einen Halbleiterchip umfasst, der derart auf der plattenartigen Halterung angebracht ist, dass eine Bodenfläche des Halbleiterchips an der plattenartigen Halterung befestigt wird, und der Halbleiterchip weist mindestens einen Elektrodenkontaktfleck auf, der auf einer oberen Fläche desselben ausgebildet ist. Die drahtlose Halbleiterpackung weist ferner mindestens eine flache Elektrode, die elektrisch mit dem Elektrodenkontaktfleck verbunden ist, und eine gegossene Harzumhüllung auf die den Halbleiterchip vollständig abdichtet und einkapselt, und die teilweise die flache Elektrode abdichtet und einkapselt, so dass ein Teil der flachen Elektrode als ein äußerer Elektrodenkontaktfleck auf einer oberen Fläche der gegossenen Harzumhüllung freigelegt ist.
  • Vorzugsweise wird die flache Elektrode mit einem Kontaktfleckteil ausgebildet, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung freigelegt ist.
  • Die flache Elektrode kann durch Ätzen eines flachen Elektrodenrohlings mit im wesentlichen der gleichen Konfiguration wie die flache Elektrode hergestellt werden, so dass der Kontaktfleckabschnitt auf dem flachen Elektrodenrohling belassen wird.
  • Die plattenartige Halterung kann aus einem leitenden Material gebildet werden. In diesem Fall weist der Halbleiterchip eine Elektrodenschicht ausgebildet auf der Bodenfläche desselben auf und die Elektrodenschicht wird elektrisch mit der plattenartige Halterung verbunden. Die plattenartige Halterung kann zumindest teilweise von der gegossenen Harzumhüllung freigelegt sein, um dadurch eine äußere Elektrodenoberfläche zu liefern.
  • Vorzugsweise wird die plattenartige Halterung mit einem Kontaktfleckabschnitt gebildet, der auf der Bodenfläche der gegossene Harzumhüllung zum Vorsehen der äußeren Elektrodenoberfläche freigelegt ist.
  • Die plattenartige Halterung kann durch Ätzen eines plattenartigen Halterungsrohlings hergestellt werden, der im wesentlichen die gleiche Konfiguration wie die plattenartige Halterung hat, so dass der Kontaktfleckabschnitt auf dem plattenartigen Halterungsrohling belassen wird.
  • Wenn der vorgenannten Elektrodenkontaktfleck und die vorgenannte flache Elektrode als ein erster Elektrodenkontaktfleck bzw. erster flacher Elektrodenkontaktfleck definiert werden, kann der Halbleiterchip ferner einen auf der oberen Fläche desselben ausgebildeten zweiten Elektrodenkontaktfleck und eine elektrisch mit dem zweiten Elektrodenkontaktfleck verbundene zweite flache Elektrode aufweisen.
  • Wenn der Halbleiterchip als eine Leistungsmetalloxid-Halbleiterfeldeffekttransistoreinrichtung des vertikalen Typs gebildet wird, wird in diesem Fall die Elektrodenschicht als eine Drainelektrode definiert, und die jeweilige erste und zweite flache Elektrode werden als eine Sourceelektrode und eine Gateelektrode definiert.
  • Ferner, wenn der vorgenannte Halbleiterchip als ein erster Halbleiterchip definiert ist, kann ein zweiter Halbleiterchip, der im wesentlichen identisch zu dem ersten Halbleiterchip ist, in im wesentlichen der gleichen Weise wie der erste Halbleiterchip in der gegossenen Harzumhüllung abgedichtet und eingekapselt werden. Andererseits kann der zweite Halbleiterchip anders als der erste Halbleiterchip sein. In diesem Fall kann der zweite Halbleiterchip mindestens eine darauf ausgebildete Elektrodenschicht und eine elektrisch mit der Elektrodenschicht verbundene flache Elektrode aufweisen, von der ein Teil als ein äußerer Elektrodenkontaktfleck von der gegossenen Harzumhüllung freigelegt ist.
  • Einem zweiten Aspekt der vorliegenden Erfindung zufolge, wird ein Herstellungsverfahren zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen geschaffen, das die folgenden Schritte aufweist: Herstellen eines ersten Metallrahmens, der eine Mehrzahl plattenartiger Halterungen einschließt; Herstellen einer Mehrzahl von Halbleiterchips, von denen jeder mindestens einen auf einer oberen Fläche desselben ausgebildeten Elektrodenkontaktfleck aufweist; Anbringen der jeweiligen Halbleiterchips auf den plattenartigen Halterungen derart, dass eine Bodenfläche jedes der Halbleiterchips sicher an diese gebunden wird; Herstellen eines zweiten Metallrahmens, der eine Mehrzahl flacher Elektroden einschließt; Auflegen des zweiten Metallrahmens auf den ersten Metallrahmen derart, dass die jeweiligen flachen Elektroden auf die Elektrodenkontaktflecke der Halbleiterchips gelegt und an diese gebondet werden, um so elektrische Verbindungen zwischen denselben zu bilden, was zur Herstellung eines Zwischenprodukts führt, das den ersten und zweiten Metallrahmen und die dazwischen vorgesehenen Halbleiterchips einschließt; Aufnehmen des Zwischenprodukts in einem Formhohhaum, der durch Gussformen begrenzt wird; Einbringen eines nichtgehärteten Harzmaterials in den Formhohlraum, um dadurch eine gegossene Harzumhüllung zu bilden, die die Halbleiterchip vollständig abdichtet und einkapselt, und die die flachen Elektroden teilweise so abdichtet und einkapselt, dass ein Teil jeder der flachen Elektroden als ein äußerer Elektrodenkontaktfleck auf einer oberen Fläche der gegossenen Harzumhüllung freigelegt ist; Entfernern der gegossenen Harzumhüllung aus den Gussformen nach Aushärtung des eingebrachten Harzmaterials; und Zerschneiden und Unterteilen der gegossenen Harzumhüllung in eine Mehrzahl drahtloser Halbleiterpackungen, wobei jede der drahtlosen Halbleiterpackungen eine der plattenartigen Halterungen, einen darauf angebrachten Halbleiterchip und eine flache Elektrode gebonded an einen Elektrodenkontaktfleck desselben umfasst.
  • In diesem Herstellungsprozess kann das Bonden der jeweiligen flachen Elektroden an die Elektrodenkontaktflecke der Halbleiterchips vor dem Binden der jeweiligen Bodenflächen der Halbleiterchips an die plattenartigen Halterungen des ersten Metallrahmens durchgeführt werden.
  • Vorzugsweise wird jede der flachen Elektroden mit einem Kontaktfleckabschnitt gebildet, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung freigelegt ist. In diesem Fall kann der zweite Metallrahmen durch Ätzen eines Zwischenprodukts hergestellt werden, das im wesentlichen die gleiche Konfiguration wie der zweite Metallrahmen hat und eine Mehrzahl flacher Elektrodenrohlinge einschließt, die den jeweiligen flachen Elektroden entsprechen, so dass jeder der Kontaktfleckabschnitte auf einem entsprechenden flachen Elektrodenrohling belassen wird.
  • Einem dritten Aspekt der vorliegenden Erfindung zufolge wird ein Herstellungsverfahren zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen geschaffen, das die folgenden Schritte aufweist: Herstellen eines ersten Metallrahmens, der eine Mehrzahl plattenartiger Halterungen einschließt; Herstellen einer Mehrzahl erster Halbleiterchips, von denen jeder mindestens einen Elektrodenkontaktfleck ausgebildet auf einer oberen Fläche desselben aufweist; Anbringen der jeweiligen ersten Halbleiterchips an den plattenartigen Halterungen derart, dass eine Bodenfläche jedes der ersten Halbleiterchips fest an diese gebunden wird; Herstellen eines zweiten Metallrahmens, der eine Mehrzahl von Sätzen erster und zweiter flacher Elektroden einschließt; Herstellen einer Mehrzahl zweiter Halbleiterchips, von denen jeder mindestens einen Elektrodenkontaktfleck ausgebildet auf einer oberen Fläche desselben aufweist; Anbringen der jeweiligen zweiten Halbleiterchips auf den plattenartigen Halterungen des ersten Metallrahmens derart, dass der Elektrodenkontaktfleck jedes der zweiten Halbleiterchips fest an diese gebondet wird; Kombinieren des ersten und zweiten Metallrahmens miteinander derart, dass der Elektrodenkontaktfleck jedes der ersten Halbleiterchips an eine jeweilige erste flache Elektrode des zweiten Metalhahmens gebondet wird, um so eine elektrische Verbindung zwischen diesen herzustellen, und derart, dass eine Bodenfläche jedes der zweiten Halbleiterchips an eine entsprechende zweite flache Elektrode gebondet wird, um so eine elektrische Verbindung zwischen diesen herzustellen, was zur Herstellung eines Zwischenprodukts führt, das den ersten und zweiten Metallrahmen und die ersten und zweiten zwischen diesen vorgesehenen Halbleiterchips einschließt; Aufnehmen des Zwischenprodukts in einem durch Gussformen begrenzten Formhohlraum; Einbringen eines nichtgehärteten Harzmaterials in den Formhohlraum, um dadurch eine gegossene Harzumhüllung zu bilden, die die ersten und zweiten Halbleiterchips vollständig abdichtet und einkapselt, und die die ersten und zweiten flachen Elektroden teilweise abdichtet und einkapselt, so dass ein Teil jeder der ersten und zweiten flachen Elektroden als ein äußerer Elektrodenkontaktfleck auf einer oberen Fläche der gegossenen Harzumhüllung freigelegt ist; Entfernen der gegossenen Harzumhüllung aus den Gussformen nach Aushärtung des eingebrachten Harzmaterials; und Zerschneiden und Unterteilen der gegossenen Harzumhüllung in eine Mehrzahl drahtloser Halbleiterpackungen, wobei jede der drahtlosen Halbleiterpackungen eine der plattenartigen Halterungen, beide darauf angebrachten ersten und zweiten Halbleiterchips, und sowohl die erste als auch die zweite flache Elektrode gebondet an die jeweiligen Elektrodenkontaktflecke derselben aufweist.
  • Im dritten Aspekt der vorliegenden Erfindung kann jede der plattenartigen Halterungen mit einem Kontaktfleckabschnitt ausgebildet sein, welcher als ein äußerer Elektrodenkontaktfleck auf einer Bodenfläche der gegossenen Harzumhüllung freigelegt ist. In diesem Fall wird der erste Metallrahmen vorzugsweise durch Ätzen eines Zwischenprodukts erzeugt, das im wesentlichen die gleiche Konfiguration wie der erste Metallrahmen hat und eine Mehrzahl plattenartiger Rohlinge einschließt, die den jeweiligen plattenartigen Halterungen entsprechen, so dass jeder der Kontaktfleckabschnitte (L) auf einem entsprechenden plattenartigen Rohling belassen wird.
  • Ferner kann im dritten Aspekt der vorliegenden Erfindung jede der ersten und zweiten flachen Elektroden mit einem Kontaktfleckabschnitt ausgebildet sein, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung freigelegt ist. In diesem Fall wird der zweite Metallrahmen vorzugsweise durch Ätzen eines Zwischenprodukts erzeugt, das im wesentlichen die gleiche Konfiguration wie der zweite Metallrahmen hat und mehrere Sätze erster und zweiter flacher Elektrodenrohlinge entsprechend den jeweiligen mehreren Sätzen erster und zweiter flacher Elektroden einschließt, so dass jeder Satz der ersten und zweiten Kontaktfleckabschnitte auf einem entsprechenden flachen Elektrodenrohling belassen wird.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen Aufgaben und andere Aufgaben werden deutlicher von der im folgenden aufgeführten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen verstanden werden, in denen:
  • 1 eine Längsquerschnittansicht ist, die eine erste konventionelle drahtlose Halbleiterpackung zeigt;
  • 2 eine Längsquerschnittansicht ist, die eine zweite konventionelle drahtlose Halbleiterpackung zeigt,
  • 3 eine Längsquerschnittansicht ist, die eine dritte konventionelle drahtlose Halbleiterpackung zeigt;
  • 4 eine Längsquerschnittansicht ist, die eine vierte konventionelle drahtlose Halbleiterpackung zeigt;
  • 5 eine perspektivische Ansicht einer ersten Ausführungsform einer drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung ist;
  • 6 eine Querschnittsansicht entlang der Linie VI-VI von 5 ist;
  • 7 eine Explosionsansicht von Elementen ist, die die in den 5 und 6 gezeigte drahtlose Halbleiterpackung bilden;
  • 8 eine Querschnittsansicht eines Produkts ist, in dem eine Mehrzahl Leistungsmetalloxid-Halbleiterfeldeffekttransistor- (MOSFET) Einrichtungen vom vertikalen Typ hergestellt wird, wobei jede der Leistungs-MOSFET-Einrichtungen als ein Halbleiterchip in der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung verwendet wird;
  • 9 ein Verdrahtungsdiagramm der ersten Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung ist;
  • 10 eine perspektivische Ansicht eines ersten Metallrahmens ist, der in einer ersten Ausführungsform eines Herstellungsprozesses zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen gemäß der vorliegenden Erfindung verwendet wird;
  • 11 eine perspektivische Ansicht eines zweiten Metallrahmens ist, der in der ersten Ausführungsform des Herstellungsprozesses zum Fertigen der Mehrzahl von drahtlosen Halbleiterpackungen gemäß der vorliegenden Erfindung verwendet wird;
  • 12 eine perspektivische Ansicht eines Zwischenprodukts ist, aus dem der in 11 gezeigte zweite Metallrahmen hergestellt wird;
  • 13 eine perspektivische Ansicht ähnlich 12 ist, die das Zwischenprodukt zeigt, das teilweise unter Verwendung eines Photolithographieprozesses maskiert wird;
  • 14A eine Erklärungsansicht ist, die einen ersten darstellenden Schritt einer ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 14B eine Erklärungsansicht ist, die einen zweiten darstellenden Schritt der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 14C eine Erklärungsansicht ist, die einen dritten darstellenden Schritt der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 14D eine Erklärungsansicht ist, die einen vierten darstellenden Schritt der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 14E eine Erklärungsansicht ist, die einen fünften darstellenden Schritt der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 14F eine Erklärungsansicht ist, die einen sechsten darstellenden Schritt der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 15A eine Erklärungsansicht ist, die einen ersten darstellenden Schritt einer Modifikation der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 15B eine Erklärungsansicht ist, die einen zweiten darstellenden Schritt der Modifikation der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 16 eine Querschnittsansicht ist, die eine erste Anbringungsanordnung zeigt, in der die erste Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung an einer Verdrahtungsplatte angebracht wird;
  • 17 eine Querschnittsansicht ist, die eine zweite Anbringungsanordnung zeigt, in der die erste Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung mit zwei Verdrahtungsplatten verknüpft ist;
  • 18 eine Querschnittsansicht ist, die eine dritte Anbringungsanordnung zeigt, in der die erste Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung mit zwei rechteckigen schalenartigen Verdrahtungsplatten verknüpft ist;
  • 19 eine perspektivische Ansicht einer zweiten Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung ist;
  • 20 eine Querschnittsansicht entlang der Linie XX-XX von 19 ist;
  • 21 eine Explosionsansicht von Elementen ist, die die in den 19 und 20 gezeigte drahtlose Halbleiterpackung bilden;
  • 22 ein Verdrahtungsdiagramm der zweiten Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung ist;
  • 23 eine perspektivische Ansicht eines ersten Metallrahmens ist, der in einer zweiten Ausführungsform eines Herstellungsverfahrens zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen gemäß der vorliegenden Erfindung verwendet wird;
  • 24 eine perspektivische Ansicht eines Zwischenprodukts ist, aus dem der in 23 gezeigte erste Metallrahmen erzeugt wird;
  • 25 eine perspektivische Ansicht eines zweiten Metallrahmens ist, der in der zweiten Ausführungsform des Herstellungsverfahrens zum Fertigen der Mehrzahl der drahtlosen Halbleiterpackungen gemäß der vorliegenden Erfindung verwendet wird;
  • 26 eine perspektivische Ansicht eines Zwischenprodukts ist, aus dem der in 25 gezeigte zweite Metallrahmen hergestellt wird;
  • 27A eine Erklärungsansicht ist, die einen ersten darstellenden Schritt einer zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 27B eine Erklärungsansicht ist, die einen zweiten darstellenden Schritt der zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 27C eine Erklärungsansicht ist, die einen dritten darstellenden Schritt der zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 27D eine Erklärungsansicht ist, die einen vierten darstellenden Schritt der zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 27E eine Erklärungsansicht ist, die einen fünften darstellenden Schritt der zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt;
  • 27F eine Erklärungsansicht ist, die einen sechsten darstellenden Schritt der zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt; und
  • 27G eine Erklärungsansicht ist, die einen siebten darstellenden Schritt einer zweiten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Vor Beschreibungen von Ausführungsformen der vorliegenden Erfindung soll zum besseren Verständnis der vorliegenden Erfindung eine konventionelle drahtlose Halbleiterpackung unter Bezugnahme auf die 1, 2, 3 und 4 erklärt werden.
  • Zuerst ist unter Bezugnahme auf 1 eine erste konventionelle drahtlose Halbleiterpackung dargestellt, wie sie in der oben genannten JP-A-(HEI)11-150143 offenbart ist.
  • Die erste konventionelle drahtlose Halbleiterpackung umfasst eine insel- oder plattenartige Halterung 1A, einen auf der plattenartigen Halterung 1A angebrachten Halbleiterchip 2A, der auf einer oberen Fläche desselben vorgesehene Elektrodenkontaktflecke 3A aufweist, und eine gegossenen Harzumhüllung 4A, die den Halbleiterchip 2A derart abdichtet und einkapselt, dass die plattenartige Halterung 1A auf der Rückfläche der gegossenen Harzumhüllung 4A freigelegt ist. Wie in 1 gezeigt ist, weist die gegossene Harzumhüllung 4A von der Rückfläche derselben vorstehende Vorsprünge auf, und jeder der Vorsprünge ist mit einem kappenartigen Metallelektrodenkontaktfleck 5A bedeckt. Die Elektrodenkontaktflecke 3A des Halbleiterchips 2A sind elektrisch mit den kappenartigen Metallelektrodenkontaktflecken 5A durch die Zwischenfügung von Kontaktierungsdrähten 6A verbunden.
  • In der Praxis werden bei der Herstellung der ersten konventionellen drahtlosen Halbleiterpackung die plattenartige Halterung 1A und die kappenartigen Metallelektrodenkontaktflecken 5A in Form eines Metallführungsrahmens hergestellt. Dann werden nach Anbringung des Halbleiterchips 2A auf der plattenartigen Halterung 1A die Kontaktierungsdrähte 6A zwischen den Elektrodenkontaktflecken 3A und den kappenartigen Elektrodenkontaktflecken 5A unter Verwendung eines Drahtkontaktierungsgeräts vorgesehen, und die gegossene Harzumhüllung 4A wird aus einem geeigneten Harzmaterial, wie zum Beispiel Epoxidharz, unter Verwendung eines Paars von Gussformen gebildet.
  • Wie aus 1 deutlich wird, umfasst die erste konventionelle drahtlose Halbleiterpackung keine äußeren Leitungsabschnitte, die sich nach außen und seitlich von den Seiten der gegossenen Harzumhüllung 4A erstrecken, aber sie hat unvermeidbar eine relativ große Dicke aufgrund der vorgesehenen Kontaktierungsdrähte 6A.
  • Unter Bezugnahme auf 2 ist eine zweite konventionelle drahtlose Halbleiterpackung dargestellt. Die zweite konventionelle drahtlose Halbleiterpackung umfasst auch eine Insel oder Halterung 1B, einen auf der Halterung 1B angebrachten Halbleiterchip 2B, der Elektrodenkontaktflecke 3B vorgesehen auf einer oberen Fläche desselben aufweist, und eine gegossene Harzumhüllung 4B, die den Halbleiterchip 2B so abdichtet und einkapselt, dass die Insel 1B auf der Rückfläche der gegossenen Harzumhüllung 4B freigelegt ist. Wie in 2 gezeigt ist, sind Metallelektroden 5B in der gegossenen Harzumhüllung 4B so eingebettet, um auf der Rückfläche derselben freigelegt zu sein, und werden elektrisch durch die Zwischenfügung von Kontaktierungsdrähten 6B mit den Elektrodenkontaktflecken 3B des Halbleiterchips 2B verbunden.
  • Ähnlich zu der ersten drahtlosen Halbleiterpackung werden bei der Herstellung der zweiten konventionellen drahtlosen Halbleiterpackung die Halterung 1B und die Metallelektroden 5B in Form eines Metallleitungsrahmens hergestellt. Dann wird der Halbleiterchip 2B auf der Insel 1A angebracht. Dann werden die Kontaktierungsdrähte 6B zwischen den Elektrodenkontaktflecken 3B und den Metallelektroden 5B unter Verwendung eines Drahtkontaktierungsgeräts vorgesehen, und die gegossene Harzumhüllung 4B wird aus einem geeigneten Harzmaterial, wie zum Beispiel Epoxidharz, unter Verwendung eines Paars von Gussformen gebildet.
  • Wie aus 2 deutlich wird, weist auch die zweite konventionelle drahtlose Halbleiterpackung keine äußeren Leitungsabschnitte auf die sich nach außen und seitlich von den Seiten der gegossenen Harzumhüllung 4B erstrecken, aber sie hat unvermeidbar eine relativ große Dicke aufgrund des Vorsehens der Kontaktierungsdrähte 6B.
  • In der oben genannten ersten und zweiten konventionellen drahtlosen Halbleiterpackung, die die Kontaktierungsdrähte (6A, 6B) aufweisen, ist es schwierig, Hochgeschwindigkeitsbetrieb zu erreichen, da die Kontaktierungsdrähte (6A, 6B) sehr dünn sind und daher einen relativ großen elektrischen Widerstand aufweisen.
  • Zum Sicherstellen des Hochgeschwindigkeitsbetriebs in einer drahtlosen Halbleiterpackung ist vorgeschlagen worden, dass ein Kontaktierungsdraht gegen eine dicke Metallleitung ersetzt wird, wie in 3 gezeigt ist, in der eine dritte konventionelle drahtlose Halbleiterpackung dargestellt ist.
  • Genau ausgedrückt, umfasst die dritte konventionelle drahtlose Halbleiterpackung eine insel- oder plattenartige Halterung 1C, einen auf der plattenartigen Halterung 1C angebrachten Halbleiterchip 2C, der einen auf einer oberen Fläche desselben vorgesehenen Elektrodenkontaktfleck 3C aufweist, und eine gegossene Harzumhüllung 4C, die den Halbleiterchip 2C so abdichtet und einkapselt, dass die plattenartige Halterung 1C auf der Rückfläche der gegossenen Harzumhüllung 4C freigelegt ist. Wie in 3 gezeigt ist, werden eine erste geformte Metallleitung 5C und eine zweite geformte Metallleitung 6C in die gegossene Harzumhüllung 4C so eingebettet, dass ein Endabschnitt der ersten geformten Metallleitung 5C als eine Elektrode auf der Rückfläche der gegossenen Harzumhüllung 4C freigelegt ist, und der andere Endteil der ersten geformten Metallleitung 5C elektrisch mit dem Elektrodenkontaktfleck 3C des Halbleiterchips 2C durch die Zwischenfügung des zweiten geformten Metallleitungselements 6C verbunden wird.
  • In der Praxis werden bei der Herstellung der dritten konventionellen drahtlosen Halbleiterpackung die plattenartige Halterung 1C und die erste geformte Metallleitung 5C in Form eines Metallleitungsrahmens hergestellt. Dann wird nach Anbringung des Halbleiterchips 2C auf der plattenartigen Halterung 1C die zweite geformte Metallleitung 6C zwischen dem Elektrodenkontaktfleck 3C und dem anderen Endabschnitt der ersten geformten Metallleitung 5C vorgesehen, und die gegossene Harzumhüllung 4C wird aus einem geeigneten Harzmaterial, wie zum Beispiel Epoxidharz, unter Verwendung eines Paars von Gussformen gebildet.
  • Da gemäß der dritten konventionellen drahtlosen Halbleiterpackung die erste und zweite geformte Metallleitung 5C und 6C beträchtlich dicker im Vergleich zu den Kontaktierungsdrähten (6A, 6B) sind, d. h. da ein elektrischer Widerstand der ersten und zweiten Metallleitung 5C und 6C kleiner als der der Kontaktierungsdrähte (6A, 6B) ist, wird Hochgeschwindigkeitsbetrieb sichergestellt. Nichtsdestoweniger hat die dritte drahtlose Halbleiterpackung auch eine relativ große Dicke aufgrund des Vorsehens der ersten und zweiten geformten Metallleitungen 5C und 6C.
  • 4 zeigt eine vierte konventionelle drahtlose Halbleiterpackung, bei der Hochgeschwindigkeitsbetrieb erlaubt ist.
  • Genau ausgedrückt, umfasst die vierte konventionelle drahtlose Halbleiterpackung ähnlich zu der dritten drahtlosen Halbleiterpackung eine insel- oder plattenartige Halterung 1D, einen auf der plattenartigen Halterung 1D angebrachten Halbleiterchip 2D, der einen auf einer oberen Fläche desselben vorgesehenen Elektrodenkontaktfleck 3D aufweist, und eine gegossene Harzumhüllung 4D, die den Halbleiterchip 2D so abdichtet und einkapselt, dass die plattenartige Halterung 1D auf der Rückfläche der gegossenen Harzumhüllung 4D freigelegt ist. Wie in 4 gezeigt ist, wird eine erste geformte Metallleitung 5D in die gegossene Harzumhüllung 4D so eingebettet, dass ein Endabschnitt der geformten Metallleitung 5D als eine Elektrode auf der Rückfläche der gegossenen Harzumhüllung 4D freigelegt ist, und der andere Endteil der geformten Metallleitung 5D elektrisch und direkt mit dem Elektrodenkontaktfleck 3D des Halbleiterchips 2D verbunden wird.
  • In der Praxis werden bei der Herstellung der vierten konventionellen drahtlosen Halbleiterpackung die plattenartige Halterung 1D und die geformte Metallleitung 5D in Form eines Metallleitungsrahmens hergestellt. Dann wird nach Anbringung des Halbleiterchips 2D an der plattenartigen Halterung 1D die elektrische Verbindung zwischen dem Elektrodenkontaktfleck 3D und dem anderen Endabschnitt der geformten Metallleitung 5D hergestellt, und die gegossene Harzumhüllung 4D wird aus einem geeigneten Harzmaterial wie zum Beispiel Epoxidharz unter Verwendung eines Paars von Gussformen gebildet.
  • Da der vierten konventionellen drahtlosen Halbleiterpackung zufolge die geformte Metallleitung 5D beträchtlich dicker als die Kontaktierungsdrähte (6A, 6B) ist, d. h. da ein elektrischer Widerstand der geformten Metallleitung 5D kleiner als der der Kontaktierungsdrähte (6A, 6B) ist, ist Hochgeschwindigkeitsbetrieb sichergestellt. Nichtsdestoweniger hat die vierte konventionelle drahtlose Halbleiterpackung auch eine relativ große Dicke aufgrund des Vorsehens der geformten Metallleitung 5D.
  • Der vorliegenden Erfindung zufolge ist es möglich, die Dicke einer drahtlosen Halbleiterpackung beträchtlich zu reduzieren, wie im folgenden aufgeführt ist.
  • Unter Bezugnahme auf die 5, 6 und 7 ist eine erste Ausführungsform einer drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung dargestellt.
  • Wie aus den 5, 6 und 7 deutlich wird, umfasst die drahtlose Halbleiterpackung eine rechteckige metallplattenartige Halterung 10, und einen ersten und zweiten Halbleiterchip 12F und 12S, die fest an der plattenartigen Halterung 10 angebracht sind. Zum Beispiel kann die plattenartige Halterung 10 aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet sein. In dieser ersten Ausführungsform sind der erste und zweite Halbleiterchip 12F und 12S identisch zueinander, und jeder der Halbleiterchips 12F und 12S wird als eine Leistungsmetalloxid-Halbleiterfeldeffekttransistor-(MOSFET)-Einrichtung gebildet.
  • Wie am besten in 7 gezeigt ist, umfasst der erste Halbleiterchip 12F eine Drainelektrodenschicht D1, die über einer Bodenfläche desselben ausgebildet wird, und sowohl einen Source- als auch einen Gateelektrodenkontaktfleck S1 und G1, die auf einer oberen Fläche des ersten Halbleiterchips 12F ausgebildet sind. In ähnlicher Weise weist der zweite Halbleiterchip 12S eine Drainelektrodenschicht D2 ausgebildet über der Bodenfläche desselben, und sowohl einen Source- als auch Gateelektrodenkontaktfleck S2 und G2 auf, die auf einer oberen Fläche des zweiten Halbleiterchips 12S ausgebildet sind. Die Drainelektrodenschichten D1 und D2 und die Elektrodenkontaktflecken S1, S2, G1 und G2 können aus einem geeigneten Metallmaterial wie zum Beispiel Aluminium gebildet werden. Zum Beispiel werden die Drainelektrodenschichten D1 und D2 an die plattenartige Halterung 10 unter Verwendung einer geeigneten Lötpaste wie zum Beispiel einer Silberpaste gelötet, und daher wirkt die plattenartige Halterung 10 als eine gemeinsame Drainelektrode für den ersten und zweiten Halbleiterchip oder die Leistungs-MOSFET-Einrichtungen 12F und 12S vom vertikalen Typ.
  • Jeweilige Metallkontakthöcker B1 werden auf den Elektrodenkontaktflecken S1 und G1 des ersten Halbleiterchips 12F vorgesehen und an diese gebondet, und die jeweiligen Metallkontakthöcker B2 werden auf den Elektrodenkontaktflecken S2 und G2 des zweiten Halbleiterchips 12S vorgesehen und an diese gebondet. Jeder der Kontakthöcker B1 und B2 wird vorzugsweise aus Gold gebildet, und das Bonden jedes Kontakthöckers an einen jeweiligen Kontaktfleck (S1, G1, S2, G2) kann durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens durchgeführt werden. Es wird darauf hingewiesen, dass jeder der Metallkontakthöcker B1 und B2 bei Bedarf durch eine Lötkugel ersetzt werden kann.
  • Wie aus den 6 und 7 deutlich wird, werden eine jeweilige rechteckige flache Source- und Gateelektrode SE1 und GE1, die aus einem geeigneten Metallmaterial, wie zum Beispiel Kupfer, Messing oder dergleichen gebildet werden, auf den Metallkontakthöckern B1 auf den Source- und Gateelektrodenkontaktflecken S1 und G1 vorgesehen und an diese gebondet. In ähnlicher Weise werden jeweilige flache rechteckige Source- und Gateelektroden SE2 und GE2, die aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet werden, auf den Metallkontakthöckern B auf den Source- und Gateelektrodenkontaktflecken S2 und G2 vorgesehen und an diese gebondet.
  • Es wird darauf hingewiesen, dass das Bonden der flachen Elektroden SE1, GE1, SE2 und GE2 an die Metallkontakthöcker B2 durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens durchgeführt werden kann.
  • Wie am besten in 7 gezeigt ist, umfasst die rechteckige flache Sourceelektrode SE1 einen rechteckigen Kontaktfleckabschnitt SL1 vorgesehen an einer Ecke derselben, und die rechteckige flache Gateelektrode GE1 umfasst einen rechteckigen Kontaktfleckabschnitt GL1 vorgesehen an einer Ecke derselben. In ähnlicher Weise umfasst die rechteckige flache Sourceelektrode SE2 einen rechteckigen Kontaktfleckabschnitt SL2 vorgesehen an einer Ecke derselben, und die rechteckige flache Gateelektrode GE2 umfasst einen rechteckigen Kontaktfleckabschnitt GL2 an einer Ecke derselben.
  • Wie in den 5 und 6 gezeigt ist, umfasst die drahtlose Halbleiterpackung ferner eine gegossene Harzumhüllung 14, die den ersten und zweiten Halbleiterchip 12F und 12S und die flachen Elektroden SE1, GE1, SE2 und GE2 so abdichtet und einkapselt, dass die rechteckigen Kontaktfleckabschnitte SL1, GL1, SL2 und GL2 der flachen Elektroden SE1, GE1, SE2 und GE2 auf einer oberen Fläche der gegossene Harzumhüllung 14 freigelegt sind. Die jeweiligen freigelegten Kontaktfleckabschnitte SL1 und GL1 dienen als ein äußerer Sourceelektrodenkontaktfleck und ein äußerer Gateelektrodenkontaktfleck für den ersten Halbleiterchip 12F, und die jeweiligen freigelegten Kontaktfleckabschnitte SL2 und GL2 dienen als ein äußerer Sourceelektrodenkontaktfleck und ein äußerer Gateelektrodenkontaktfleck für den zweiten Halbleiterchip 12S.
  • Wie aus den 6 und 7 deutlich wird, können die flachen Elektroden SEI, GE1, SE2 und GE2 im Vergleich zu den konventionellen drahtlosen Halbleiterpackungen (1 bis 4) kompakter vorgesehen und über dem ersten und zweiten Halbleiterchip 12F und 12S angeordnet werden, und es ist daher möglich, die Dicke der gegossenen Harzumhüllung 14 und folglich die Gesamtdicke der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung beträchtlich zu reduzieren.
  • Unter Bezugnahme auf 8 ist die Herstellung von Leistungs-MOSFET-Einrichtungen (12F, 12S) vom vertikalen Typ dargestellt.
  • Genau ausgedrückt, wird ein N+-Halbleitersubstrat 16, das von einem monokristallinen N+-Siliciumwafer erhalten werden kann, hergestellt, und eine N-Epitaxieschicht 18 wird als eine Driftschicht auf dem N+-Halbleitersubstrat 16 ausgebildet. Dann wird eine Mehrzahl von P-Basisbereichen 20 in einem gegebenen Abstand in der N-Driftschicht 18 durch Implantieren von P-Fremdatomen wie zum Beispiel Borionen (B+) oder dergleichen in diese gebildet, und ein ringförmiger N+-Sourcebereich 22 wird in jedem der P-Basisbereiche 20 durch Implantieren von N-Fremdatomen wie zum Beispiel Phosphorionen (P+) oder dergleichen in diese gebildet.
  • Danach wird eine Siliciumdioxidschicht 24 über der N-Driftschicht 18 gebildet und so gemustert, dass eine Gateisolierschicht 24' zwischen zwei benachbarten ringförmigen N+-Sourcebereichen 22 definiert wird. Dann wird eine polykristalline Siliciumschicht 26 über der gemusterten Gateisolierschicht 24 gebildet, und so gemustert, dass eine Gateelektrodenschicht 26' auf jeder der Gateisolierschichten 24' definiert wird. Anschließend wird eine Siliciumdioxidschicht 28 als eine Isolierzwischenschicht über der gemusterten polykristallinen Siliciumschicht 26 gebildet, und eine Mehrzahl von Sourcekontaktlöchern 30 und eine Mehrzahl von Gatekontaktlöchern 32 werden in die Isolierzwischenschicht 28 perforiert, so dass die ringförmigen N+-Sourcebereiche 22 und die Gateelektrodenschicht 26' teilweise zur Außenseite freigelegt werden.
  • Danach wird eine Metallschicht 34 über der perforierten Isolierzwischenschicht 28 gebildet und so gemustert, dass eine Sourcemetallelektrode 34S auf jedem der teilweise freigelegten ringförmigen N+-Sourcebereiche 22 definiert wird, und so, dass eine Gatemetallelektrode 34G auf jeder der teilweise freigelegten Gatelektrodenschichten 26' definiert wird. Dann wird eine Metallschicht 36 als eine Drainelektrodenschicht über der Rückfläche des N+-Halbleitersubstrats 16 gebildet, was zum Abschluss der Herstellung der Leistungs-MOSFET-Einrichtungen vom vertikalen Typ auf dem N+-Halbleitersubstrat 16 führt. Es wird darauf hingewiesen, dass die Schichten 34 und 36 aus einem geeigneten Metallmaterial wie zum Beispiel Aluminium bestehen können.
  • Danach wird das Produkt einem Würfelungsprozess ausgesetzt, so dass die Leistungs-MOSFET-Einrichtungen vom vertikalen Typ einzeln voneinander getrennt werden, und eine getrennte Einrichtung wird als der erste oder zweite Halbleiterchip 12F oder 12S verwendet. Natürlich entsprechen in der getrennten Einrichtung die jeweiligen Source- und Gatemetallelektroden 34S und 34G dem Sourceelektrodenkontaktfleck (S1, S2) und dem Gateelektrodenkontaktfleck (G1, G2), und die Drainelektrodenschicht 36 entspricht einer Drainelektrodenschicht (D1, D2).
  • Unter Bezugnahme auf 9 ist ein Verdrahtungsdiagramm der zusammengebauten drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung symbolisch dargestellt. Natürlich sind die den in 7 gezeigten Elementen entsprechenden jeweiligen Symbole durch die gleichen Bezugsziffern 10, 12F, 12S, 14, D1, D2, G1, G2, GL1, GL2, SL1 und SL2 angezeigt.
  • 10 zeigt einen ersten Metallrahmen, allgemein durch die Bezugsziffer 38F gekennzeichnet, der in einer ersten Ausführungsform eines Herstellungsprozesses zum Herstellen einer Mehrzahl von drahtlosen Halbleiterpackungen (5 bis 7) gemäß der vorliegenden Erfindung verwendet wird.
  • Der erste Metallrahmen 38F wird aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet und umfasst eine Mehrzahl rechteckiger metallplattenartiger Halterungen 10, die integriert miteinander durch Verbindungsstabelemente 40F verbunden sind. Der ersten Metallrahmen 38F kann aus einem Kupfer- oder Messingplattenrohling durch Verwendung eines Stanzgeräts ausgestanzt und hergestellt werden.
  • 11 zeigt einen zweiten Metallrahmen, allgemein durch die Bezugsziffer 38S gekennzeichnet, der in der ersten Ausführungsform des Herstellungsverfahrens zum Fertigen der Mehrzahl von drahtlosen Halbleiterpackungen (5 bis 7) gemäß der vorliegenden Erfindung verwendet wird.
  • Der zweiten Metallrahmen 38S wird auch aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet und umfasst mehrere Sätze von vier flachen rechteckigen Elektroden SE1, GE1, SE2, GE2, die integriert miteinander durch Verbindungsstabelemente 40S verbunden sind, und die jeweiligen flachen Elektroden SE1, GE1, SE2 und GE2 in jedem Satz weisen rechteckigen Kontaktfleckabschnitte SL1, GL1, SL2, GL2 auf.
  • Zum Herstellen des zweiten Metallrahmens 38S wird zuerst, wie in 12 gezeigt, ein Zwischenprodukt 38S' hergestellt. Das Zwischenprodukt 38S' kann aus einem Kupfer- oder Messingplattenrohling durch Verwendung eines Stanzgeräts ausgestanzt und hergestellt werden, und umfasst mehrere Sätze von vier rechteckigen flachen Abschnitten SE1', GE1', SE2' und GE2', die den jeweiligen rechteckigen flachen Elektroden SE1, GE1, SE2, GE2 entsprechen und die integriert miteinander durch Verbindungsstabelemente 40S' verbunden sind. Jeweilige Teile der rechteckigen flachen Abschnitte SE1', GE1', SE2' und GE2', die den rechteckigen Kontaktfleckabschnitten SL1, GL1, SL2 und GL2 entsprechen, werden unter Verwendung eines Photolithographieverfahrens maskiert, wie durch die querschraffierten Bereiche in 13 dargestellt ist, und dann wird das Zwischenprodukt 38S' einem Ätzverfahren ausgesetzt, so dass die maskierten Teile als die rechteckigen Kontaktfleckabschnitte SL1, GL1, SL2 und GL2 jeweils auf den rechteckigen flachen Abschnitten SE1', GE1', SE2' und GE2' belassen werden, was zum Abschluss der Herstellung des wie in 11 gezeigten zweiten Metallrahmens 38S führt.
  • Als nächstes ist unter Bezugnahme auf die 14A bis 14F eine erste Ausführungsform des Herstellungsverfahrens zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen (5 bis 7) gemäß der vorliegenden Erfindung dargestellt.
  • Zuerst wird, wie in 14A gezeigt, ein erster Metallrahmen 38F (10) hergestellt, und mehrere Sätze erster und zweiter Halbleiterchips 12F und 12S werden an den jeweiligen rechteckigen metallplattenartigen Halterungen 10 angebracht, die in dem ersten Metallrahmen 38F enthalten sind, und die Drainelektrodenschichten D1 und D2 der ersten und zweiten Halbleiterchips 12F und 12S in jedem Satz werden an eine entsprechende plattenartige Halterung 10 unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, gelötet.
  • Dann wird, wie in 14B gezeigt, ein zweiter Metallrahmen 38S, der mehrere Sätze von vier rechteckigen flachen Elektroden SE1, GE1, SE2 und GE2 (11) einschließt, hergestellt und auf die mehreren Sätze von ersten und zweiten Halbleiterchips 12F und 12S so aufgesetzt, dass die jeweiligen flachen Elektroden SE1, GE1, SE2 und GE2 in jedem Satz auf den vier Metallkontakthöckern B1 und B2 des entsprechenden Satzes der ersten und zweiten Halbleiterchips 12F und 12S gelegt und durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahren oder eines Wärme-Druckkontaktierungsverfahrens an diese gebondet werden.
  • Danach wird das in 14B gezeigte Zwischenprodukt in einem Formhohlraum aufgenommen, der durch ein Paar einer oberen und unteren Gussform 42U und 42L begrenzt wird, wie in 14C gezeigt ist. Dann wird ein geeignetes nichtgehärtetes Harzmaterial, wie zum Beispiel Epoxidharz, in den durch die obere und untere Gussform 42U und 42L begrenzten Formhohlraum eingebracht, wie in 14D gezeigt ist, um dadurch eine gegossene Harzumhüllung 14' zu bilden, die die mehreren Sätze von ersten und zweiten Halbleiterchips 12F und 12S und die mehreren Sätze von vier flachen Elektroden SE1, GE1, SE2 und GE2 abdichtet und einkapselt.
  • Nach vollständiger Aushärtung der gegossene Harzumhüllung 14' wird die gegossene Harzumhüllung 14' aus der oberen und unteren Gussform 42U und 42L herausgenommen, wie in 14E gezeigt ist. Wie aus dieser Zeichnung deutlich wird, wird das Gießen der Umhüllung 14' so durchgeführt, dass die rechteckigen Kontaktfleckabschnitte SL1, GL1, SL2 und GL2 der flachen Elektroden SE1, GE1, SE2 und GE2 auf einer oberen Fläche der gegossenen Harzumhüllung 14' freigelegt sind, und so, dass die Rückflächen der plattenartigen Halterungen 10 auf einer Bodenfläche der gegossenen Harzumhüllung 14' freigelegt sind.
  • Danach wird, wie in 14F gezeigt ist, die gegossene Harzumhüllung 14' zerschnitten und in eine Mehrzahl von drahtlosen Halbleiterpackungen unterteilt, wobei jede der Packungen die plattenartige Halterung 10, den ersten und zweiten Halbleiterchip 12F und 12S auf der plattenartigen Halterung 10, sowie die gegossene Harzumhüllung 14 einschließt, die den ersten und zweiten Halbleiterchip 12F und 12S und die damit verknüpften flachen Elektroden SE1, GE1, SE2 und GE2 abdichtet und einkapselt, wie in den 5 bis 7 gezeigt ist.
  • Unter Bezugnahme auf die 15A und 15B ist eine Modifikation der ersten Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung dargestellt.
  • In dieser abgewandelten Ausführungsform wird zuerst, wie in 15A gezeigt ist, ein zweiter Metallrahmen 38S hergestellt, der mehrere Sätze von vier rechteckigen flachen Elektroden SE1, GE1, SE2 und GE2 einschließt (11), und mehrere Sätze von ersten und zweiten Halbleiterchips 12F und 12S werden auf den zweiten Metallrahmen 38S so aufgesetzt, dass die jeweiligen Metallkontakthöcker B1 und B2 jedes Satzes von ersten und zweiten Halbleiterchips 12F und 12S auf einen entsprechenden Satz flacher Elektroden SE1, GE1, SE2 und GE2 gelegt und durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens fest an diese gebondet werden.
  • Dann wird, wie in 15B gezeigt ist, ein erster Metallrahmen 38F hergestellt und auf die mehreren Sätze erster und zweiter Halbleiterchips 12F und 12S so aufgelegt, dass jede in dem ersten Metallrahmen 38F enthaltende plattenartige Halterung 10 unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel Silberpaste, fest an die Drainelektroden D1 und D2 eines entsprechenden Satzes von ersten und zweiten Halbleiterchips 12F und 12S gelötet wird.
  • Das wie in 15B gezeigte Zwischenprodukt ist im wesentlichen identisch mit dem in 14B gezeigten, und es wird im wesentlichen in der gleichen Weise wie in den 14C bis 14F gezeigt verarbeitet, um dadurch eine Mehrzahl von drahtlosen Halbleiterpackungen (5 bis 7) herzustellen.
  • Obwohl in der oben genannten ersten Ausführungsform der drahtlosen Halbleiterpackung die plattenartige Halterung oder gemeinsame Drainelektrode 10 zur Außenseite freigelegt ist, kann sie vollständig in der gegossenen Harzumhüllung 14 begraben werden, wenn es nicht erforderlich ist, die gemeinsame Drainelektrode 10 an einen auf einer Verdrahtungsplatte vorgesehenen Elektrodenkontaktfleck anzuschließen, auf der die drahtlose Halbleiterpackung anzubringen ist.
  • 16 zeigt eine erste Anbringungsanordnung, in der die vorgenannte drahtlose Halbleiterpackung gemäß der vorliegenden Erfindung auf einer Verdrahtungsplatte angebracht ist.
  • In 16 sind die drahtlose Halbleiterpackung und die Verdrahtungsplatte allgemein durch Bezugsziffern 44 bzw. 46 gekennzeichnet. Die Verdrahtungsplatte 46 umfasst ein isolierplattenartiges Element 46A, auf dem ein Verdrahtungsmuster unter Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ausgebildet wird. Das isolierplattenartige Element 46A kann aus einer starren Platte hergestellt werden, die aus einem geeigneten Kunstharzmaterial besteht, und kann ansonsten aus einem flexiblen Film gebildet sein, der aus einem geeigneten Kunstharzmaterial besteht.
  • Das Verdrahtungsmuster umfasst einen Satz von vier Elektrodenkontaktflecken, von denen nur zwei durch die Bezugsziffern 46B und 46C gezeigt sind, wobei die vier Elektrodenkontaktflecken in im wesentlichen der gleichen Weise wie die freigelegten Kontaktfleckabschnitte oder Elektrodenkontaktflecken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 angeordnet sind. Das Verdrahtungsmuster umfasst ferner einen zusätzlichen Elektrodenkontaktfleck, der durch die Bezugsziffer 46D gekennzeichnet ist. Es wird darauf hingewiesen, dass das isolierplattenartige Element 46 bei Bedarf natürlich ein anderes Verdrahtungsmuster mit verschiedenen Elektrodenkontaktflecken enthalten kann.
  • Die drahtlose Halbleiterpackung 44 wird an der Verdrahtungsplatte 46 so angebracht, dass die freigelegten Kontaktfleckabschnitte oder Elektrodenkontaktflecken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 an den Satz von vier Elektrodenkontaktflecken (46B, 46C) unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste gelötet werden. Ferner wird die plattenartige Halterung oder gemeinsame Drainelektrode 10 elektrisch mit dem zusätzlichen Elektrodenkontaktfleck 46d durch die Zwischenfügung einer geformten Metallleitung 48 verbunden. Die jeweiligen Enden der geformten Metallleitung 48 werden nämlich an die gemeinsame Drainelektrode 10 und die zusätzlichen Elektrodenkontaktflecken 46D unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel Silberpaste, gelötet.
  • Die vorgenannte erste Anbringungsanordnung ist vorteilhaft darin, dass die Anbringung der drahtlosen Halbleiterpackung 44 auf der Verdrahtungsplatte 46 unter Verwendung eines konventionellen nach unten gerichteten Anbringungsprozesses und eines konventionellen Metallleitungs-Lötprozesses erreicht werden kann. Es ist nämlich nicht erforderlich, neue Anbringungsprozesse für die drahtlose Halbleiterpackung gemäß der vorliegenden Erfindung zu entwickeln.
  • 17 zeigt eine zweite Anbringungsanordnung, in der die vorgenannten drahtlose Halbleiterpackung gemäß der vorliegenden Erfindung mit zwei Verdrahtungsplatten verknüpft ist, das heißt einer ersten und zweiten Verdrahtungsplatte.
  • In 17 ist die drahtlose Halbleiterpackung durch die Bezugsziffer 44 gezeigt, und die jeweilige erste und zweite Verdrahtungsplatte sind allgemein durch die Bezugsziffern 50 und 52 gekennzeichnet. Die erste Verdrahtungsplatte 50 umfasst ein isolierplattenartiges Element 50A, auf dem ein Verdrahtungsmuster unter Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ausgebildet wird. In ähnlicher Weise weist die zweite Verdrahtungsplatte 52 ein isolierplattenartiges Element 52A auf, auf dem ein Verdrahtungsmuster unter Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ausgebildet wird. Jedes der isolierplattenartigen Elemente 50A und 52A kann aus einer starren Platte gebildet werden, die aus einem geeigneten Kunstharzmaterial besteht, oder kann ansonsten aus einem flexiblen Film gebildet werden, der aus einem geeigneten Kunstharzmaterial besteht.
  • Das Verdrahtungsmuster des isolierplattenartigen Elements 50A umfasst einen Satz von vier Elektrodenkontaktflecken, von denen nur zwei durch die Bezugsziffern 50B und 50C gezeigt sind, wobei die vier Elektrodenkontaktflecken in im wesentlichen der gleichen Weise wie die freigelegten Kontaktfleckabschnitte oder Elektrodenkontaktflecken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 angeordnet sind. Andererseits umfasst das Verdrahtungsmuster des isolierplattenartigen Elements 52A einen rechteckigen Elektrodenkontaktfleck 52B, der der gemeinsamen Drainelektrode 10 der drahtlosen Halbleiterpackung 44 entspricht.
  • Ähnlich zu der in 16 gezeigten ersten Anbringungsanordnung wird die drahtlose Halbleiterpackung 44 auf der ersten Verdrahtungsplatte 50 so angebracht, dass die freigelegten Kontaktfleckabschnitte oder Elektrodenkontaktflecken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 an den Satz von vier Elektrodenkontaktflecken (50B, 50C) unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel Silberpaste, gelötet werden. Dann wird die zweite Verdrahtungsplatte 52 auf die drahtlose Halbleiterpackung 44 aufgelegt, die an der ersten Verdrahtungsplatte 52 angebracht ist, und der rechteckige Elektrodenkontaktfleck 52B der zweiten Verdrahtungsplatte 52 wird an die gemeinsame Drainelektrode 10 der drahtlosen Halbleiterpackung 44 unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, gelötet.
  • Die vorgenannte zweite Anbringungsanordnung ist auch vorteilhaft darin, dass die Anbringung der drahtlosen Halbleiterpackung 44 auf der ersten Verdrahtungsplatte 50 unter Verwendung eines konventionellen, nach unten gerichteten Anbringungsprozesses erreicht werden kann.
  • Wenn in der in 17 gezeigten vorgenannten zweiten Anbringungsanordnung die isolierplattenartigen Elemente 50A und 52A aus dem flexiblen Film bestehen, können sowohl die erste als auch die zweite Verdrahtungsplatte 50 und 52 als eine einzelne, flexible, filmartige Verdrahtungsplatte gebildet werden. In diesem Fall werden der Satz von vier Elektrodenkontaktflecken (50B, 50C) und der rechteckige Elektrodenkontakt fleck 52B auf der einzelnen, flexiblen, filmartigen Verdrahtungsplatte so angeordnet, um entfernt voneinander getrennt zu sein, so dass der rechteckige Elektrodenkontaktfleck 52 zugänglich ist und an die gemeinsame Drainelektrode 10 durch Umfalten der einzelnen, flexiblen, filmartigen Verdrahtungsplatte, auf der die drahtlose Halbleiterpackung 44 vorhergehend angebracht wurde, gelötet werden kann.
  • 18 zeigt eine dritte Anbringungsanordnung, in der die vorgenannte drahtlose Halbleiterpackung gemäß der vorliegenden Erfindung mit zwei schalenartigen Verdrahtungsplatten verknüpft wird, das heißt einer ersten und zweiten schalenartigen Verdrahtungsplatte.
  • In 18 ist die drahtlose Halbleiterpackung durch Bezugsziffer 44 gekennzeichnet, und die jeweilige erste und zweite schalenartige Verdrahtungsplatte sind allgemein durch Bezugsziffern 54 und 56 gezeigt. Die erste schalenartige Verdrahtungsplatte 54 umfasst ein rechteckiges isolierschalenartiges Element 54A, auf dessen innerer Bodenfläche ein Verdrahtungsmuster unter Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ausgebildet wird. In ähnlicher Weise umfasst die zweite schalenartige Verdrahtungsplatte 56 ein rechteckiges isolierschalenartiges Element 56A, auf dem durch Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ein Verdrahtungsmuster ausgebildet wird. Jedes der isolierschalenartigen Elemente 54A und 56A wird als ein starres Element gebildet, und kann aus einem geeigneten Kunstharzmaterial gegossen werden.
  • Es wird darauf hingewiesen, dass, wie aus 18 deutlich wird, die erste schalenartige Platte 54 im wesentlichen die gleiche Konfiguration wie die zweite schalenartige Platte 56 aufweist.
  • Das Verdrahtungsmuster des isolierschalenartigen Elements 54A umfasst einen Satz von vier Elektrodenkontaktflecken, von denen nur zwei durch die Bezugsziffern 54B und 54C gezeigt sind, wobei die vier Elektrodenkontaktflecken in im wesentlichen der gleichen Weise wie die freigelegten Kontaktfleckabschnitte oder Elektrodenkontaktfle cken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 angeordnet sind. Andererseits umfasst das Verdrahtungsmuster des isolierschalenartigen Elements 56A einen rechteckigen Elektrodenkontaktfleck 56B, der der gemeinsamen Drainelektrode 10 der drahtlosen Halbleiterpackung 44 entspricht.
  • Ähnlich zu der in den 16 und 17 gezeigten ersten und zweiten Anbringungsanordnung ist die drahtlose Halbleiterpackung 44 auf der inneren Bodenfläche der ersten schalenartigen Verdrahtungsplatte 54 so angebracht, dass die freilegten Kontaktfleckabschnitte oder Elektrodenkontaktflecken SL1, GL1, SL2 und GL2 der drahtlosen Halbleiterpackung 44 an den Satz von vier Elektrodenkontaktflecken (54B, 54C) unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, gelötet werden. Dann wird, während die erste schalenartige Verdrahtungsplatte 54 mit der zweiten schalenartigen Verdrahtungsplatte 56 bedeckt und unter Verwendung eines geeigneten Klebstoffs an diese geklebt wird, der rechteckige Elektrodenkontaktfleck 54B der zweiten schalenartigen Verdrahtungsplatte 56 an die Drainelektrode 10 der drahtlosen Halbleiterpackung 44 unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, gelötet.
  • Die vorgenannte dritte Anbringungsanordnung ist auch vorteilhaft darin, dass die Anbringung der drahtlosen Halbleiterpackung 44 auf der ersten schalenartigen Verdrahtungsplatte 54 unter Verwendung eines konventionellen, nach unten gerichteten Anbringungsprozesses erreicht werden kann. Da gemäß der dritten Anbringungsanordnung die drahtlose Halbleiterpackung 44 in der ersten und zweiten schalenartigen Verdrahtungsplatte 54 und 56 eingeschlossen und abgedichtet wird, ist es ferner möglich, die drahtlose Halbleiterpackung 44 wirksam gegen äußere negative Umwelteinflüsse zu schützen.
  • Unter Bezugnahme auf die 19, 20 und 21 ist eine zweite Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung dargestellt.
  • Wie aus den 20 und 21 deutlich wird, umfasst in der zweiten Ausführungsform die drahtlose Halbleiterpackung eine rechteckige metallplattenartige Halterung 60 und einen ersten und zweiten Halbleiterchip 62F und 62F, die fest an der plattenartige Halterung 60 angebracht sind. Wie am besten in 21 gezeigt ist, weist die plattenartige Halterung 60 einen rechteckigen Kontaktfleckabschnitt L vorgesehen entlang einer Seite derselben auf und kann aus einem geeigneten Metallmaterial, wie zum Beispiel Kupfer, Messing oder dergleichen gebildet sein. In dieser zweiten Ausführungsform wird der erste Halbleiterchip 62F als eine Leistungs-MOSFET-Einrichtung vom vertikalen Typ gebildet, die im wesentlichen identisch mit dem in der vorgenannten ersten Ausführungsform verwendeten Leistungs-MOSFET (12F, 12S) ist, und der zweite Halbleiterchip 62S wird als eine geeignete Diodeneinrichtung gebildet.
  • Wie am besten in 21 gezeigt ist, weist der ersten Halbleiterchip 62F eine Drainelektrodenschicht D ausgebildet über auf einer Bodenfläche desselben, und sowohl einen Source- als auch einen Gateelektrodenkontaktfleck S und D auf, die auf einer oberen Fläche des ersten Halbleiterchips 62F ausgebildet sind. Die Drainelektrodenschicht D und die Elektrodenkontaktflecken S und G können aus einem geeigneten Metallmaterial wie zum Beispiel Aluminium gebildet werden. Zum Beispiel werden die Drainelektrodenschichten D1 und D2 an die plattenartige Halterung 60 unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, gelötet. Ein Metallkontakthöcker B1, der vorzugsweise aus Gold gebildet ist, wird auf jedem der Elektrodenkontaktflecken S und G vorgesehen und durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens an diesen gebondet. Es wird darauf hingewiesen, dass jeder der Metallkontakthöcker B bei Bedarf durch eine Lötkugel ersetzt werden kann.
  • Der zweite Halbleiterchip 62S umfasst eine Kathodenelektrodenschicht C vorgesehen auf einer Bodenfläche desselben, und einen Anodenelektrodenkontaktfleck A, der auf einer oberen Fläche des zweiten Halbleiterchips 62S ausgebildet ist. Ein Metallkontakthöcker B2, der vorzugsweise aus Gold besteht, wird auf dem Anodenelektrodenkontaktfleck A ausgebildet und unter Verwendung entweder eines Ultraschall-Druckkontaktie rungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens an diesen gebondet. Es wird darauf hingewiesen, dass der Metallkontakthöcker B2 bei Bedarf durch eine Lötkugel ersetzt werden kann. Wie aus den 20 und 21 deutlich wird, wird in dieser zweiten Ausführungsform der zweite Halbleiterchip 62S übergekippt, so dass der Kontakthöcker B2 an die plattenartige Halterung 60 durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens gebondet wird.
  • Wie am besten in 21 gezeigt ist, werden eine jeweilige rechteckige flache Source- und Gateelektrode SE und GE, die aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet werden, auf den Metallkontakthöckern B1 auf dem Source- und Gateelektrodenkontaktfleck S und G des ersten Halbleiterchips 62F vorgesehen und durch Verwendung entweder eines Ultraschall-Druckkontaktierungsverfahrens oder eines Wärme-Druckkontaktierungsverfahrens an diese gebondet. Die flache Sourceelektrode SE umfasst einen rechteckigen Kontaktfleckabschnitt SL vorgesehen an einer Ecke derselben, und die flache Gateelektrode GE umfasst einen rechteckigen Kontaktfleckabschnitt GL, der an einer Ecke derselben vorgesehen ist.
  • Andererseits wird eine rechteckige flache Kathodenelektrode CE, die aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet wird, auf der Kathodenelektrodenschicht C des zweiten Halbleiterchips 62S vorgesehen und unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einem Silberlot, an diese gelötet. Die flache Kathodenelektrode CE umfasst einen rechteckigen Kontaktfleckabschnitt, der entlang eines Mittelteils einer Seite derselben vorgesehen ist.
  • Wie in den 19 und 20 gezeigt ist, umfasst die drahtlose Halbleiterpackung ferner eine gegossene Harzumhüllung 64, die die plattenartige Halterung 60, den ersten und zweiten Halbleiterchip 62F und 62S sowie die flachen Elektroden SE, GE und CE abdichtet und einkapselt, so dass der rechteckige Kontaktfleckabschnitt L auf einer Bodenfläche der gegossenen Harzumhüllung 64 freigelegt ist, und die rechteckigen Kontaktfleckabschnitte SL, GL und CL auf einer oberen Fläche der gegossenen Harzumhüllung 64 freigelegt sind. Die jeweiligen freigelegten Kontaktfleckabschnitte SL und GL dienen als ein äußerer Sourceelektrodenkontaktfleck und ein äußerer Gateelektrodenkontaktfleck für den ersten Halbleiterchip 62F, und der freigelegte Kontaktfleckabschnitt CL dient als ein äußerer Kathodenelektrodenkontaktfleck für den zweiten Halbleiterchip 62S. Ferner dient der freigelegte Kontaktfleckabschnitt L nicht nur als ein Drainelektrodenkontaktfleck für den ersten Halbleiterchip 62F sondern auch als ein Anodenelektrodenkontaktfleck für den zweiten Halbleiterchip 72S.
  • Wie aus den 6 und 7 deutlich wird, können die flachen Elektroden SE, GE und CE im Vergleich zu den konventionellen drahtlosen Halbleiterpackungen (1 bis 4) kompakter vorgesehen und über dem ersten und zweiten Halbleiterchip 62F und 62S angeordnet werden, und daher ist es möglich, eine Dicke der gegossenen Harzumhüllung 64 beträchtlich zu reduzieren, und folglich kann die Gesamtdicke der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung reduziert werden.
  • Unter Bezugnahme auf 22 ist ein Verdrahtungsdiagramm der zweiten Ausführungsform der drahtlosen Halbleiterpackung gemäß der vorliegenden Erfindung symbolisch dargestellt. Natürlich sind in 22 die jeweiligen den in 20 gezeigten Elementen entsprechenden Symbole durch die gleichen Bezugsziffern 60, 62F, 62S, 64, A, D, G, CL, GL und SL gekennzeichnet.
  • Ähnlich zu der vorgenannten ersten Ausführungsform der drahtlosen Halbleiterpackung kann die zweite Ausführungsform der drahtlosen Halbleiterpackung mit mindestens einer starren oder flexiblen Verdrahtungsplatte verknüpft werden, wie unter Bezugnahme auf die 16 und 17 gezeigt ist. Ferner kann die zweite Ausführungsform der drahtlosen Halbleiterpackung mit zwei schalenartigen Verdrahtungsplatten verknüpft werden, wie unter Bezugnahme auf 18 erklärt ist.
  • 23 zeigt einen ersten Metallrahmen, allgemein durch die Bezugsziffer 66F gekennzeichnet, der in einer zweiten Ausführungsform eines Herstellungsverfahrens zum Fer tigen einer Mehrzahl von drahtlosen Halbleiterpackungen (19 bis 21) gemäß der vorliegenden Erfindung verwendet wird.
  • Der erste Metallrahmen 66F wird aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet und umfasst eine Mehrzahl rechteckiger metallplattenartiger Halterungen 60, die integriert miteinander durch Verbindungsstabelemente 68F verbunden sind.
  • Zum Herstellen des ersten Metallrahmens 66F wird zuerst, wie in 24 gezeigt, ein Zwischenprodukt 66F' hergestellt. Das Zwischenprodukt 66F' kann aus einem Kupfer- oder Messingplattenrohling unter Verwendung eines Stanzgeräts ausgestanzt und hergestellt werden, und umfasst eine Mehrzahl rechteckiger plattenartiger Abschnitte 60', die den plattenartigen Halterungen 60 entsprechen, und die integriert miteinander durch Verbindungsstabelemente 68F' verbunden sind. Jeweilige Teile der rechteckigen plattenartigen Abschnitte 60', die den rechteckigen Kontaktfleckabschnitten L entsprechen, werden unter Verwendung eines Photolithographieverfahrens maskiert, wie durch querschraffierte Bereiche in 24 dargestellt ist, und dann wird das Zwischenprodukt 66F' einem Ätzprozess ausgesetzt, so dass die maskierten Teile jeweils als der rechteckige Kontaktfleckabschnitt L auf den rechteckigen plattenartigen Abschnitten 60' belassen werden, was zum Abschluss der Herstellung des. zweiten Metallrahmens 66F führt, wie in 23 gezeigt ist.
  • 25 zeigt einen zweiten Metallrahmen, der allgemein durch die Bezugsziffer 66S gekennzeichnet ist und in der zweiten Ausführungsform des Herstellungsverfahrens zur Fertigung der Mehrzahl von drahtlosen Halbleiterpackungen (19 bis 21) gemäß der vorliegenden Erfindung verwendet wird.
  • Der zweite Metallrahmen 66S wird auch aus einem geeigneten Metallmaterial wie zum Beispiel Kupfer, Messing oder dergleichen gebildet, und umfasst mehrere Sätze von drei rechteckigen flachen Elektroden SE, GE und CE, die integriert miteinander durch Verbindungsstabelemente 68S verbunden sind, und die jeweiligen flachen Elektroden SE, GE und CE in jedem Satz umfassen rechteckige Kontaktfleckabschnitte SL, GL und CL.
  • Zum Herstellen des zweiten Metallrahmens 66S wird zuerst, wie in 26 gezeigt, ein Zwischenprodukt 66S' hergestellt. Das Zwischenprodukt 66S' kann aus einem Kupfer- oder Messingplattenrohling durch Verwendung eines Stanzgeräts ausgestanzt und hergestellt werden, und umfasst mehrere Sätze von drei rechteckigen flachen Abschnitten SE', GE' und CE', die den jeweiligen rechteckigen flachen Elektroden SE, GE und CE entsprechen, und die integriert miteinander durch Verbindungsstabelemente 68S' verbunden sind. Jeweilige Teile der rechteckigen flachen Abschnitte SE', GE' und CE', die den rechteckigen Kontaktfleckabschnitten SL, GL und CL entsprechen, werden unter Verwendung eines Photolithographieverfahrens maskiert, wie durch querschraffierte Bereiche in 26 dargestellt ist, und dann wird das Zwischenprodukt 66S' einem Ätzprozess ausgesetzt, so dass die maskierten Teile als die rechteckigen Kontaktfleckabschnitte SL, GL und CL auf den rechteckigen flachen Abschnitten SE', GE' bzw. CE' belassen werden, was zum Abschluss der Herstellung des zweiten Metallrahmens 66S führt, wie in 25 gezeigt ist.
  • Als nächstes wird unter Bezugnahme auf die 27A bis 27G eine zweite Ausführungsform des Herstellungsverfahrens zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen (19 bis 21) gemäß der vorliegenden Erfindung dargestellt.
  • Zuerst wird, wie in 27A gezeigt, ein erster Metallrahmen 66F (23) hergestellt, und eine Mehrzahl erster Halbleiterchips 62F wird auf den jeweiligen rechteckigen metallplattenartigen Halterung 60 angebracht, die in dem ersten Metallrahmen 66F enthalten sind, so dass die Drainelektrodenschicht D1 jedes ersten Halbleiterchips 62F unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, an eine entsprechende plattenartige Halterung 60 gelötet wird.
  • Dann wird, wie in 27B gezeigt, ein zweiter Metallrahmen 66S (25) hergestellt, und eine Mehrzahl von zweiten Halbleiterchips 62S wird auf den jeweiligen rechtecki gen flachen Kathodenelektroden CE angebracht, die in dem zweiten Metallrahmen 66S enthalten sind, so dass die Kathodenelektrodenschicht C jedes der zweiten Halbleiterchips 62S unter Verwendung einer geeigneten Lötpaste, wie zum Beispiel einer Silberpaste, an eine entsprechende flache Kathodenelektrode CE gelötet wird.
  • Anschließend wird der die zweiten Halbleiterchips 66S tragende zweite Metallrahmen 66S auf den ersten Metallrahmen 66F aufgelegt, an dem die ersten Halbleiterchips 62F angebracht sind, so dass die jeweiligen Metallkontakthöcker B1 jedes der ersten Halbleiterchips 62F an die flachen Source- und Gateelektroden SE und GE in einem entsprechenden Satz gebondet werden, und so dass der Metallkontakthöcker 2 jedes der zweiten Halbleiterchips 62S an eine entsprechende plattenartige Halterung 60 gebunden wird, wie in 27C gezeigt ist.
  • Danach wird das in 27C gezeigte Zwischenprodukt in einem Formhohlraum aufgenommen, der durch ein Paar einer oberen und unteren Gussform 70U und 70L begrenzt wird, wie in 27D gezeigt ist. Dann wird ein geeignetes nichtausgehärtetes Harzmaterial, wie zum Beispiel Epoxidharz, in den durch die obere und untere Gussform 70U und 70L begrenzten Formhohhaum eingebracht, um dadurch eine gegossene Harzumhüllung 64' zu bilden, die die Mehrzahl rechteckiger plattenartiger Halterungen 60, die mehreren Sätze erster und zweiten Halbleiterchips 62F und 62S sowie die mehreren Sätze flacher Elektroden SE, GE und CE abdichtet und einkapselt.
  • Nach vollständiger Aushärtung der gegossenen Harzumhüllung 64' wird die gegossene Harzumhüllung 64' aus der oberen und unteren Gussform 70U und 70L herausgenommen, wie in 27F gezeigt ist. Wie aus dieser Zeichnung deutlich wird, wird das Gießen der Umhüllung 64' so durchgeführt, dass die rechteckigen Kontaktfleckabschnitte SL, GL und CL der flachen Elektroden SE, GE und CE auf einer oberen Oberfläche der gegossenen Harzumhüllung 14' freigelegt sind, und so, dass die Kontaktfleckabschnitte L der plattenartigen Halterungen 60 auf einer Bodenfläche der gegossenen Harzumhüllung 64' freigelegt sind.
  • Danach wird, wie in 27G gezeigt ist, die gegossene Harzumhüllung 64' zerschnitten und in eine Mehrzahl von drahtlosen Halbleiterpackungen unterteilt, wobei jede der Packungen die plattenartige Halterung 60, den ersten und zweiten Halbleiterchip 62F und 62S auf der plattenartigen Halterung 60, und die gegossene Harzumhüllung 14 enthält, die den ersten und zweiten Halbleiterchip 62F und 62S und die mit diesen verknüpften flachen Elektroden SE, GE und CE abdichtet und einkapselt, wie in den 19 bis 21 gezeigt ist.
  • Obwohl in der oben genannten ersten und zweiten Ausführungsform der drahtlosen Halbleiterpackungen ein Metallkontakthöcker (B1, B2) an einen Elektrodenkontaktfleck (S1, G1, S2, G2, S, G, A) gebondet wird, der auf einem Halbleiterchip (12F, 12S, 62F, 62S) ausgebildet ist, kann er vorhergehend entweder an eine flache Elektrode (SE1, GE1, SE2, GE2, SE, GE) oder eine plattenartige Halterung (60) gebondet werden. Obwohl es ferner zu bevorzugen ist, eine elektrische Verbindung zwischen dem Elektrodenkontaktfleck (S1, G1, S2, G2, S, G, A) und entweder der flachen Elektrode (SEI, GE1, SE2, GE2, SE, GE) oder der plattenartigen Halterung (60) unter Verwendung des Metallkontakthöckers oder einer Lötkugel herzustellen, kann die elektrische Verbindung zwischen diesen mit einem anderen leitfähigen Element oder Material hergestellt werden, solange die Dicke des Halbleiterchips (12F, 12S, 62F, 62S) nicht extrem vergrößert wird.
  • Ferner kann in der ersten und zweiten Ausführungsform der drahtlosen Halbleiterpackung, obwohl eine gegossene Harzumhüllung (14, 64) zwei Halbleiterchips (12F, 12S; 62F, 62S) einkapselt, nur ein Halbleiterchip in die gegossene Harzumhüllung (14, 64) eingeschlossen werden. Es können auch mehr als zwei Halbleiterchips in die gegossene Harzumhüllung (14, 64) eingeschlossen werden.
  • Schließlich wird es durch die Fachleute in diesem Bereich verstanden werden, dass die vorhergehende Beschreibung von bevorzugten Ausführungsformen der Packung handelt, und dass verschiedene Änderungen und Modifikationen an der vorliegenden Erfin dung vorgenommen werden können, ohne vom Geist und Umfang derselben abzuweichen.

Claims (20)

  1. Drahtlose Halbleiterpackung, umfassend: eine plattenartige Halterung (10, 60); mindestens einen Halbleiterchip (12F, 12S, 62F, 62S) angebracht an der plattenartigen Halterung derart, dass eine Bodenfläche des Halbleiterchips an der plattenartigen Halterung befestigt wird, wobei der Halbleiterchip mindestens einen Elektrodenkontaktfleck (S1, G1, S2, G2, S, G) ausgebildet auf einer oberen Fläche desselben aufweist; mindestens eine flache Elektrode (SE1, GE1, SE2, GE2, SE, GE), die elektrisch an den Elektrodenkontaktfleck angeschlossen ist; und eine gegossene Harzumhüllung (14, 64), die den Halbleiterchip vollständig abdichtet und einkapselt, und die die flache Elektrode teilweise abdichtet und einkapselt, so dass ein Teil der flachen Elektrode als ein äußerer Elektrodenkontaktfleck (SL1, GL1, SL2, GL2, SL, GL) auf einer oberen Oberfläche der gegossenen Harzumhüllung freigelegt ist.
  2. Drahtlose Halbleiterpackung nach Anspruch 1, bei der die flache Elektrode (SE1, GE1, SE2, GE2, SE, GE) mit einem Kontaktfleckabschnitt (SL1, GL1, SL2, GL2, SL, GL) ausgebildet wird, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung (14, 64) freigelegt ist.
  3. Drahtlose Halbleiterpackung nach Anspruch 2, bei der die flache Elektrode (SE1, GE1, SE2, GE2, SE, GE) durch Ätzen eines flachen Elektrodenrohlings (SE1', GE1', SE2', GE2', SE', GE') hergestellt wird, der im wesentlichen die gleiche Konfiguration wie die flache Elektrode hat, so dass der Kontaktfleckabschnitt (SL1, GL1, SL2, GL2, SL, GL) auf dem flachen Elektrodenrohling belassen wird.
  4. Drahtlose Halbleiterpackung nach Anspruch 1, bei der die plattenartige Halterung (10, 60) aus einem leitfähigen Material gebildet wird, und der Halbleiterchip (12F, 12S, 62F, 62S) eine Elektrodenschicht (D1, D2, D) aufweist, die auf der Bodenfläche desselben ausgebildet ist, wobei die Elektrodenschicht elektrisch mit der plattenartigen Halterung verbunden ist.
  5. Drahtlose Halbleiterpackung nach Anspruch 4, bei der die plattenartige Halterung (10, 60) zumindest teilweise von der gegossenen Harzumhüllung (14, 64) freigelegt ist, um dadurch eine äußere Elektrodenoberfläche bereitzustellen.
  6. Drahtlose Halbleiterpackung nach Anspruch 5, bei der die plattenartige Halterung (60) mit einem Kontaktfleckabschnitt (L) ausgebildet ist, der auf der Bodenfläche der gegossenen Harzumhüllung (64) für das Vorsehen der äußeren Elektrodenoberfläche freigelegt ist.
  7. Drahtlose Halbleiterpackung nach Anspruch 6, bei der die plattenartige Halterung (60) durch Ätzen eines plattenartigen Halterungsrohling (60') mit im wesentlichen der gleichen Konfiguration wie die plattenartige Halterung hergestellt wird, so dass der Kontaktfleckabschnitt (L) auf dem plattenartigen Halterungsrohling belassen wird.
  8. Drahtlose Halbleiterpackung nach Anspruch 4, bei der der mindestens eine Elektrodenkontaktfleck (S1, S2, S) und die mindestens eine flache Elektrode (SE1, SE2, SE) als ein erster Elektrodenkontaktfleck bzw. ein erster flacher Elektrodenkontaktfleck definiert sind, und der Halbleiterchip ferner einen zweiten Elektrodenkontaktfleck (G1, G2, G) ausgebildet auf der oberen Fläche desselben und eine zweite flache Elektrode (GE1, GE2, GE) aufweist, die elektrisch mit dem zweiten Elektrodenkontaktfleck verbunden ist.
  9. Drahtlose Halbleiterpackung nach Anspruch 8, bei der der Halbleiterchip (12F, 12S, 62F, 62S) als eine Leistungsmetalloxid-Halbleiterfeldeffekttransistoreinrichtung vom vertikalen Typ ausgebildet ist, wobei die Elektrodenschicht (D1, D2, D) als eine Drainelektrode definiert ist, und die jeweiligen ersten und zweiten flachen Elektroden (SE1, SE2, SE; GE1, GE2, GE) als eine Sourceelektrode und eine Gateelektrode definiert sind.
  10. Drahtlose Halbleiterpackung nach Anspruch 1, bei der der mindestens eine Halbleiterchip (12F) als ein erster Halbleiterchip definiert ist, und ein zweiter Halbleiterchip (12S), der im wesentlichen identisch mit dem ersten Halbleiterchip ist, in der gegossenen Harzumhüllung (14) in im wesentlichen der gleichen Weise wie der erste Halbleiterchip eingekapselt ist.
  11. Drahtlose Halbleiterpackung nach Anspruch 1, bei der der mindestens eine Halbleiterchip (62F) als ein erster Halbleiterchip definiert ist, und ein zweiter Halbleiterchip (62S), der sich von dem ersten Halbleiterchip unterscheidet, in der gegossenen Harzumhüllung (14) abgedichtet und eingekapselt ist, wobei auf dem zweiten Halbleiterchip mindestens eine Elektrodenschicht (C) und eine flache Elektrode (CE) ausgebildet ist, die mit der Elektrodenschicht verbunden ist, von der ein Teil als ein äußerer Elektrodenkontaktfleck (CL) von der gegossenen Harzumhüllung (64) freigelegt ist.
  12. Herstellungsverfahren zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen, umfassend: Herstellen eines ersten Metallrahmens (38F, 66F), der eine Mehrzahl plattenartiger Halterungen (10, 60) einschließt; Herstellen einer Mehrzahl von Halbleiterchips (12F, 12S, 62F, 62S), von denen jeder mindestens einen Elektrodenkontaktfleck (S1, G1, S2, G2, S, G) ausgebildet auf einer oberen Fläche desselben aufweist; Anbringen der jeweiligen Halbleiterchips (12F, 12S, 62F, 62S) auf den plattenartigen Halterungen derart, dass eine Bodenfläche jedes der Halbleiterchips fest daran gebondet wird; Herstellen eines zweiten Rahmens (385, 66S), der eine Mehrzahl flacher Elektroden (SE1, GE1, SE2, GE2, SE, GE) einschließt; Aufsetzen des zweiten Metallrahmens (38S, 66S) auf den ersten Metallrahmen (38F, 66F) derart, dass die jeweiligen flachen Elektroden auf die Elektrodenkontaktflecken der Halbleiterchips gesetzt und an diese gebondet werden, um so elektrische Verbindungen zwischen denselben zu erzeugen, was zur Herstellung eines Zwischenpro dukts führt, das den ersten und zweiten Metallrahmen und die zwischen diesen vorgesehenen Halbleiterchips einschließt; Aufnehmen des Zwischenprodukts in einem Formhohlraum, der durch Gussformen (42U, 42L; 70U, 70L) begrenzt wird; Einbringen eines nichtgehärteten Harzmaterials in den Formhohlraum, um dadurch eine gegossene Harzumhüllung (14', 64') zu bilden, die die Halbleiterchips vollständig abdichtet und einkapselt, und die die flachen Elektroden teilweise derart abdichtet und einkapselt, dass ein Teil jeder der flachen Elektroden als ein äußerer Elektrodenkontaktfleck (SL1, GL1, SL2, GL2, SL, GL) auf einer oberen Oberfläche der gegossenen Harzumhüllung freigelegt ist; Entfernen der gegossenen Harzumhüllung (14', 64') aus den Gussformen nach Aushärtung des eingebrachten Harzmaterials; und Zerschneiden und Unterteilen der gegossenen Harzumhüllung (14', 64') in eine Mehrzahl drahtloser Halbleiterpackungen (14, 64), wobei jede der drahtlosen Halbleiterpackungen eine der plattenartigen Halterungen, einen darauf angebrachten Halbleiterchip und eine flache Elektrode einschließt, die an einen Elektrodenkontaktfleck desselben gebondet ist.
  13. Herstellungsverfahren nach Anspruch 12, bei dem das Bonden der jeweiligen flachen Elektroden (SE1, GE1, SE2, GE2, SE, GE) an die Elektrodenkontaktflecke (S1, G1, S2, G2, S, G) der Halbleiterchips (12F, 12S, 62F, 62S) vor dem Binden der jeweiligen Bodenflächen der Halbleiterchips an die plattenartigen Halterungen des ersten Metallrahmens (10, 60) durchgeführt wird.
  14. Herstellungsverfahren nach Anspruch 12, bei dem jede der flachen Elektroden (SE1, GE1, SE2, GE2, SE, GE) mit einem Kontaktfleckabschnitt (SL1, GL1, SL2, GL2, SL, GL) ausgebildet ist, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung (14, 64) freigelegt ist.
  15. Herstellungsverfahren nach Anspruch 14, bei dem der zweite Metallrahmen (38S, 66S) durch Ätzen eines Zwischenprodukts hergestellt wird, das im wesentlichen die gleiche Konfiguration wie der zweite Metallrahmen hat und eine Mehrzahl flacher Elektrodenrohlinge (SE1', GE1', SE2', GE2', SE', GE') einschließt, die den jeweiligen flachen Elektroden (SE1, GE1, SE2, GE2, SE, GE) entsprechen, so dass jeder der Kontaktfleckabschnitte (SL1, GL1, SL2, GL2, SL, GL) auf einem entsprechenden flachen Elektrodenrohling belassen wird.
  16. Herstellungsverfahren zum Fertigen einer Mehrzahl von drahtlosen Halbleiterpackungen, umfassend: Herstellen eines ersten Metallrahmens (66F), der eine Mehrzahl von plattenartigen Halterungen (60) einschließt; Herstellen einer Mehrzahl erster Halbleiterchips (62F), von denen jeder mindestens einen Elektrodenkontaktfleck (S, G) ausgebildet auf einer oberen Fläche desselben aufweist; Anbringen der jeweiligen ersten Halbleiterchips (62F) auf den plattenartigen Halterungen derart, dass eine Bodenfläche jedes der ersten Halbleiterchips fest an diese gebondet wird; Herstellen eines zweiten Metallrahmens (66S), der mehrer Sätze erster und zweiter flacher Elektroden (SE oder GE, CE) einschließt; Herstellen einer Mehrzahl zweiter Halbleiterchips (62S), von denen jeder mindestens einen Elektrodenkontaktfleck (A) ausgebildet auf einer oberen Fläche desselben aufweist; Anbringen der jeweiligen zweiten Halbleiterchips (62S) auf den plattenartigen Halterungen des ersten Metallrahmens derart, dass der Elektrodenkontaktfleck jedes der zweiten Halbleiterchips fest an diese gebondet wird; Kombinieren des ersten und zweiten Metallrahmens miteinander derart, dass der Elektrodenkontaktfleck jedes der ersten Halbleiterchips an eine entsprechende erste flache Elektrode (SE oder GE) des zweiten Metallrahmens gebondet wird, um so eine elektrische Verbindung zwischen denselben herzustellen, und so, dass eine Bodenfläche jedes der zweiten Halbleiterchips an eine entsprechende zweite flache Elektrode (CE) gebondet wird, um so eine elektrische Verbindung zwischen denselben herzustellen, was zur Herstellung eines Zwischenprodukt führt, das den ersten und zweiten Metall rahmen und die zwischen diesen vorgesehenen ersten und zweiten Halbleiterchips aufweist; Aufnehmen des Zwischenprodukts in einem durch Gussformen (70U, 70L) begrenzten Formhohlraum; Einbringen eines nichtgehärteten Harzmaterials in den Formhohlraum, um dadurch eine gegossene Harzumhüllung (64') zu bilden, die die ersten und zweiten Halbleiterchips vollständig abdichtet und einkapselt, und die die ersten und zweiten flachen Elektroden teilweise derart abdichtet und einkapselt, dass ein Teil jeder der ersten und zweiten flachen Elektroden als ein äußerer Elektrodenkontaktfleck (SL oder GL, CL) auf einer oberen Fläche der gegossenen Harzumhüllung (64') freigelegt ist; Entfernen der gegossenen Harzumhüllung (64') aus den Gussformen nach Aushärtung des eingebrachten Harzmaterials; und Zerschneiden und Unterteilen der gegossenen Harzumhüllung (64') in eine Mehrzahl von drahtlosen Halbleiterpackungen (64), wobei jede der drahtlosen Halbleiterpackungen eine der plattenartigen Halterungen, sowohl den ersten als auch den zweiten darauf angebrachten Halbleiterchip, und sowohl die erste als auch die zweite flache Elektrode enthält, die an die jeweiligen Elektrodenkontaktflecken derselben gebondet sind.
  17. Herstellungsverfahren nach Anspruch 16, bei dem jede der plattenartigen Halterungen (60) mit einem Kontaktfleckabschnitt (L) gebildet ist, der als ein äußerer Elektrodenkontaktfleck auf einer Bodenfläche der gegossenen Harzumhüllung (64) freigelegt ist.
  18. Herstellungsverfahren nach Anspruch 17, bei dem der erste Metallrahmen (66F) durch Ätzen eines Zwischenprodukts erzeugt wird, das im wesentlichen die gleiche Konfiguration wie der erste Metallrahmen hat und eine Mehrzahl plattenartiger Rohlinge (60') einschließt, die den jeweiligen plattenartigen Halterungen (60) entsprechen, so dass jeder der Kontaktfleckabschnitte (L) auf einem entsprechenden plattenartigen Rohling belassen wird.
  19. Herstellungsverfahren nach Anspruch 16, bei dem jede der ersten und zweiten flachen Elektroden (SE oder GE, CE) mit einem Kontaktfleckabschnitt (SL oder GL, CL) ausgebildet ist, der als der äußere Elektrodenkontaktfleck auf der oberen Fläche der gegossenen Harzumhüllung (64) freigelegt ist.
  20. Herstellungsverfahren nach Anspruch 19, bei dem der zweite Metallrahmen (66S) durch Ätzen eines Zwischenprodukts erzeugt wird, das im wesentlichen die gleiche Konfiguration wie der zweite Metallrahmen hat und mehrere Sätze erster und zweiter flacher Elektrodenrohlinge (SE' oder GE', CE') einschließt, die den jeweiligen mehreren Sätzen erster und zweiter flacher Elektroden (SE oder GE, CE) entsprechen, so dass jeder Satz erster und zweiter Kontaktfleckabschnitte (SL oder GL, CL) auf einem entsprechenden flachen Elektrodenrohling belassen wird.
DE102004037085A 2003-07-31 2004-07-30 Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung Withdrawn DE102004037085A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-283264 2003-07-31
JP2003283264A JP3759131B2 (ja) 2003-07-31 2003-07-31 リードレスパッケージ型半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
DE102004037085A1 true DE102004037085A1 (de) 2005-03-03

Family

ID=34101043

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004037085A Withdrawn DE102004037085A1 (de) 2003-07-31 2004-07-30 Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung

Country Status (4)

Country Link
US (1) US7224045B2 (de)
JP (1) JP3759131B2 (de)
CN (1) CN1322584C (de)
DE (1) DE102004037085A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851908B2 (en) 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US7880288B2 (en) 2007-03-12 2011-02-01 Infineon Technologies Ag Semiconductor module with semiconductor chips and method for producing it
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
WO2006114825A1 (ja) * 2005-04-06 2006-11-02 Renesas Technology Corp. 半導体装置の製造方法
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
JP4680816B2 (ja) * 2006-03-31 2011-05-11 三菱電機株式会社 半導体装置
JP5390064B2 (ja) 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
US8841759B2 (en) * 2006-12-23 2014-09-23 Lg Innotek Co., Ltd. Semiconductor package and manufacturing method thereof
WO2008088291A1 (en) * 2007-01-16 2008-07-24 Infineon Technologies Ag Method of semiconductor packaging and/or a semiconductor package
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
JP2009060004A (ja) 2007-09-03 2009-03-19 Nec Electronics Corp 半導体装置の製造方法
JP2009074862A (ja) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP5003418B2 (ja) * 2007-11-08 2012-08-15 トヨタ自動車株式会社 半導体装置とその製造方法
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
US8963314B2 (en) * 2008-06-26 2015-02-24 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP2010169614A (ja) * 2009-01-26 2010-08-05 Epson Toyocom Corp 電子デバイスおよび電子モジュール、並びにそれらの製造方法
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
JP5678884B2 (ja) 2009-08-03 2015-03-04 株式会社安川電機 電力変換装置
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6368921B2 (ja) * 2013-10-01 2018-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
JP6046063B2 (ja) * 2014-01-22 2016-12-14 古河電気工業株式会社 基板
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
WO2016030955A1 (ja) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
WO2018180235A1 (ja) * 2017-03-29 2018-10-04 日本電産株式会社 半導体パッケージ装置、およびその製造方法
US10892211B2 (en) * 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
US10559510B2 (en) 2017-08-24 2020-02-11 Semiconductor Components Industries, Llc Molded wafer level packaging
US20220181239A1 (en) * 2019-03-08 2022-06-09 Siliconix Incorporated Semiconductor package having side wall plating
KR102340866B1 (ko) * 2019-11-21 2021-12-20 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) * 2019-11-21 2022-02-18 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
US20210175155A1 (en) * 2019-12-06 2021-06-10 Alpha And Omega Semiconductor (Cayman) Ltd. Power module having interconnected base plate with molded metal and method of making the same
JP7353233B2 (ja) * 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143348A (ja) * 1983-02-07 1984-08-16 Hitachi Ltd 電子部品
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP3074264B2 (ja) 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2000349187A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2001313362A (ja) * 2000-04-28 2001-11-09 Mitsui High Tec Inc 半導体装置
US6448643B2 (en) 2000-05-24 2002-09-10 International Rectifier Corporation Three commonly housed diverse semiconductor dice
US6545364B2 (en) 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880288B2 (en) 2007-03-12 2011-02-01 Infineon Technologies Ag Semiconductor module with semiconductor chips and method for producing it
US7851908B2 (en) 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US8637977B2 (en) 2009-11-25 2014-01-28 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip

Also Published As

Publication number Publication date
JP2005051130A (ja) 2005-02-24
CN1581474A (zh) 2005-02-16
JP3759131B2 (ja) 2006-03-22
CN1322584C (zh) 2007-06-20
US7224045B2 (en) 2007-05-29
US20050023658A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE102015115999B4 (de) Elektronische Komponente
DE10003671A1 (de) Halbleiter-Bauelement
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE10238781A1 (de) Halbleitervorrichtung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal