JP4680816B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4680816B2 JP4680816B2 JP2006100371A JP2006100371A JP4680816B2 JP 4680816 B2 JP4680816 B2 JP 4680816B2 JP 2006100371 A JP2006100371 A JP 2006100371A JP 2006100371 A JP2006100371 A JP 2006100371A JP 4680816 B2 JP4680816 B2 JP 4680816B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- terminal
- circuit
- circuit pattern
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 350
- 238000001816 cooling Methods 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011347 resin Substances 0.000 description 48
- 229920005989 resin Polymers 0.000 description 48
- 238000009434 installation Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 27
- 239000004519 grease Substances 0.000 description 19
- 230000002093 peripheral effect Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 14
- 238000003825 pressing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000465 moulding Methods 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
表面と裏面に回路パターンを有する基板と、
前記表面上で前記回路パターンに接続される第一の半導体モジュールと、
前記裏面上で前記回路パターンに接続される第二の半導体モジュールと、
前記第一の半導体モジュールに取付けられ該第一の半導体モジュールを冷却する第一の冷却部材と、
前記第二の半導体モジュールに取付けられ該第二の半導体モジュールを冷却する第二の冷却部材とを有し、
前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して略対向した位置にあり、
前記第一の半導体モジュールおよび前記第二の半導体モジュールはそれぞれ第一端子と第二端子とを有し、
前記基板の回路パターンは、前記基板の表面と裏面に備えられる第一回路部と、前記基板の表面に備えられる第二回路部と、前記基板の裏面に備えられる第三回路部を有し、前記第一回路部は前記基板の表面と裏面とを電気的に接続しており、
前記第一の半導体モジュールは、前記第一端子が前記第一回路部に、前記第二端子が前記第二回路部にそれぞれ接続され、
前記第二の半導体モジュールは、前記第二端子が前記第一回路部に、前記第一端子が前記第三回路部にそれぞれ接続されることを特徴とする。
以下、第一の実施の形態に係る半導体装置Aについて、図面を用いて詳細に説明する。半導体装置Aは、一例として、三相直流交流インバータ回路を有する半導体装置とする。
以下、第二の実施の形態である半導体装置Bについて、図面を用いて詳細に説明する。
以下、第三の実施の形態に係る半導体装置Cについて、図面を用いて詳細に説明する。
第一のパワー半導体モジュール 1a
第二のパワー半導体モジュール 1b
電極露出面 9a、109a、209a コレクタ端子 2、202
エミッタ端子 3、203 信号端子 4、104、204
ラミネートバスバー 10 表面 10a 裏面 10b
回路パターン 11 正極電力回路パターン 11a
負極電力回路パターン 11b 出力回路パターン 12
第一出力回路パターン 12a 第二出力回路パターン 12b
第三出力回路パターン 12c 信号入力回路パターン 13
モジュール設置領域 14 コレクタ端子設置領域 14a
エミッタ端子設置領域 14b 信号端子設置領域 14c
スルーホール 16 貫通孔 17
第一の冷却プレート20a 第二の冷却プレート20b
入水口 21a、21b 出水口 22a、22b
水路 23a ねじ 30 ワイヤハーネス 31
ねじ 32 ナット 35 内部回路 50
正極電力回路 50a 負極電力回路 50b
出力回路 50c モジュール内部回路 51a、51b
IGBT素子回路 52 フリーホイールダイオード回路 53
パワー半導体モジュール 100、200
断面領域 101 エミッタ端子 102 コレクタ端子 103
露出面 102a、104a
第一の部分 102c、104c 第二の部分 102b、104b
接続部 102d 露出面 104a
フレーム 105 放熱面 109b
開口 110 開口 111
樹脂 120 IGBT素子 121
フリーホイールダイオード 122 ヒートスプレッダ 123
絶縁シート 124 ワイヤ 125
コレクタ端子 130 電極 131 絶縁ブロック 132
信号端子 140 電極 141 絶縁ブロック 142
金型 150 中空部 150a
上方内周面 150b 下方内周面 150c
上金型 151 下金型 152 突出部 153a、153b
締め付け力 170 挟持力 172
溝 210 導電性グリース 220
Claims (7)
- 表面と裏面に回路パターンを有する基板と、
前記表面上で前記回路パターンに接続される第一の半導体モジュールと、
前記裏面上で前記回路パターンに接続される第二の半導体モジュールと、
前記第一の半導体モジュールに取付けられ該第一の半導体モジュールを冷却する第一の冷却部材と、
前記第二の半導体モジュールに取付けられ該第二の半導体モジュールを冷却する第二の冷却部材とを有し、
前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して略対向した位置にあり、
前記第一の半導体モジュールおよび前記第二の半導体モジュールはそれぞれ第一端子と第二端子とを有し、
前記基板の回路パターンは、前記基板の表面と裏面に備えられる第一回路部と、前記基板の表面に備えられる第二回路部と、前記基板の裏面に備えられる第三回路部を有し、前記第一回路部は前記基板の表面と裏面とを電気的に接続しており、
前記第一の半導体モジュールは、前記第一端子が前記第一回路部に、前記第二端子が前記第二回路部にそれぞれ接続され、
前記第二の半導体モジュールは、前記第二端子が前記第一回路部に、前記第一端子が前記第三回路部にそれぞれ接続されることを特徴とする半導体装置。 - 前記第一の半導体モジュールおよび前記第二の半導体モジュールは信号源に接続される信号端子を更に有するスイッチング素子であり、前記第一回路部は交流電力出力端子であり、前記第二回路部と前記第三回路部は互いに異なる極性を有する直流電力の入力回路であり、前記第一の半導体モジュール、前記第二の半導体モジュールおよび前記基板の回路パターンがインバータ回路を形成することを特徴とする請求項1に記載の半導体装置。
- 前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して対称に配置されることを特徴とする請求項1または2に記載の半導体装置。
- 前記第一の冷却部材と前記第二の冷却部材とが、前記第一の半導体モジュールと前記基板と前記第二の半導体モジュールとを挟持するように固定されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記第一の半導体モジュールおよび前記第二の半導体モジュールがパワー半導体モジュールであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記回路パターンの少なくとも一部が前記基板を介して前記表面と前記裏面に対称に形成され、前記回路パターンの対称に形成された部分を流れる電流が前記表面と前記裏面とで逆方向であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 表面と裏面に回路パターンを有する基板と、
前記表面上で前記回路パターンに接続される第一の半導体モジュールと、
前記裏面上で前記回路パターンに接続される第二の半導体モジュールと、
前記第一の半導体モジュールに取付けられ該第一の半導体モジュールを冷却する第一の冷却部材と、
前記第二の半導体モジュールに取付けられ該第二の半導体モジュールを冷却する第二の冷却部材とを有し、
前記第一の半導体モジュールと前記第二の半導体モジュールとが前記基板を介して略対向した位置にあり、
前記回路パターンの少なくとも一部が前記基板を介して前記表面と前記裏面に対称に形成され、前記回路パターンの対称に形成された部分を流れる電流が前記表面と前記裏面とで逆方向であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006100371A JP4680816B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006100371A JP4680816B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273884A JP2007273884A (ja) | 2007-10-18 |
JP4680816B2 true JP4680816B2 (ja) | 2011-05-11 |
Family
ID=38676339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006100371A Active JP4680816B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4680816B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661830B2 (ja) * | 2007-06-15 | 2011-03-30 | トヨタ自動車株式会社 | パワーモジュール |
JP5451994B2 (ja) * | 2008-07-30 | 2014-03-26 | 本田技研工業株式会社 | 電力変換装置の導体配置構造 |
CN102460694A (zh) * | 2009-06-19 | 2012-05-16 | 株式会社安川电机 | 电力变换装置 |
WO2010147199A1 (ja) | 2009-06-19 | 2010-12-23 | 株式会社安川電機 | 配線基板および電力変換装置 |
WO2011016360A1 (ja) | 2009-08-03 | 2011-02-10 | 株式会社安川電機 | 電力変換装置 |
JP5253455B2 (ja) | 2010-06-01 | 2013-07-31 | 三菱電機株式会社 | パワー半導体装置 |
JP5382049B2 (ja) | 2010-06-30 | 2014-01-08 | 株式会社デンソー | 半導体装置 |
JP5601376B2 (ja) * | 2010-12-01 | 2014-10-08 | 株式会社安川電機 | 電力変換装置 |
JP6237912B2 (ja) | 2014-08-28 | 2017-11-29 | 富士電機株式会社 | パワー半導体モジュール |
DE102015223599A1 (de) * | 2015-11-27 | 2017-06-01 | Robert Bosch Gmbh | Leistungsmodul für einen Elektromotor |
JP6203307B2 (ja) * | 2016-03-10 | 2017-09-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP7305331B2 (ja) * | 2018-10-31 | 2023-07-10 | キヤノン株式会社 | レンズ装置およびそれを用いたカメラシステム |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63266898A (ja) * | 1987-04-24 | 1988-11-02 | Hitachi Ltd | プリント板の冷却構造 |
JPH0360218A (ja) * | 1989-07-28 | 1991-03-15 | Toshiba Corp | 半導体集積回路 |
JPH06196600A (ja) * | 1992-10-06 | 1994-07-15 | Hewlett Packard Co <Hp> | マルチ・チップ・モジュール |
JPH07106477A (ja) * | 1993-07-06 | 1995-04-21 | Hewlett Packard Co <Hp> | 熱伝導板付きヒートシンクアセンブリ |
JPH0969535A (ja) * | 1995-08-31 | 1997-03-11 | Sharp Corp | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 |
WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
JPH11251504A (ja) * | 1998-02-27 | 1999-09-17 | Nec Kansai Ltd | 電子部品及びその製造方法 |
JP2001313362A (ja) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | 半導体装置 |
JP2003007966A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置 |
JP2003031765A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | パワーモジュールおよびインバータ |
JP2004228461A (ja) * | 2003-01-27 | 2004-08-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW387579U (en) * | 1998-09-25 | 2000-04-11 | Aavid Taiwan Inc | Heat dissipation apparatus of chipsets |
-
2006
- 2006-03-31 JP JP2006100371A patent/JP4680816B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63266898A (ja) * | 1987-04-24 | 1988-11-02 | Hitachi Ltd | プリント板の冷却構造 |
JPH0360218A (ja) * | 1989-07-28 | 1991-03-15 | Toshiba Corp | 半導体集積回路 |
JPH06196600A (ja) * | 1992-10-06 | 1994-07-15 | Hewlett Packard Co <Hp> | マルチ・チップ・モジュール |
JPH07106477A (ja) * | 1993-07-06 | 1995-04-21 | Hewlett Packard Co <Hp> | 熱伝導板付きヒートシンクアセンブリ |
JPH0969535A (ja) * | 1995-08-31 | 1997-03-11 | Sharp Corp | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 |
WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
JPH11251504A (ja) * | 1998-02-27 | 1999-09-17 | Nec Kansai Ltd | 電子部品及びその製造方法 |
JP2001313362A (ja) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | 半導体装置 |
JP2003007966A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置 |
JP2003031765A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | パワーモジュールおよびインバータ |
JP2004228461A (ja) * | 2003-01-27 | 2004-08-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007273884A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4680816B2 (ja) | 半導体装置 | |
CN111373524B (zh) | 功率半导体装置及其制造方法 | |
KR101451533B1 (ko) | 반도체 모듈 | |
US9351423B2 (en) | Semiconductor device and semiconductor device connection structure | |
JP5527330B2 (ja) | 半導体装置用ユニットおよび半導体装置 | |
US6307272B1 (en) | Semiconductor device and method for manufacturing the same | |
US8686601B2 (en) | Power conversion apparatus for vehicle use | |
EP2674973B1 (en) | Power semiconductor module | |
US7781872B2 (en) | Package with multiple dies | |
EP2690658B1 (en) | Power semiconductor module and power unit device | |
JP6319137B2 (ja) | 半導体装置及びその製造方法 | |
JP4138612B2 (ja) | 電力用半導体装置 | |
US20110180809A1 (en) | Semiconductor device module | |
CN109995246B (zh) | 开关电源装置 | |
US20190080980A1 (en) | SMD Package with Top Side Cooling | |
JP4325486B2 (ja) | 電力変換ユニット | |
JP2005340639A (ja) | 半導体装置及び三相インバータ装置 | |
KR20130045596A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2012182250A (ja) | 半導体装置 | |
WO2019003718A1 (ja) | パワー半導体装置及びそれを用いた電力変換装置 | |
JP6010942B2 (ja) | 半導体装置およびその製造方法 | |
JP2007234694A (ja) | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 | |
JP3741002B2 (ja) | 半導体装置の実装構造 | |
JP7151638B2 (ja) | パワーモジュールの製造方法 | |
US20240040689A1 (en) | Semiconductor module and method for fabricating a semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4680816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |