KR101451533B1 - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR101451533B1
KR101451533B1 KR1020137005364A KR20137005364A KR101451533B1 KR 101451533 B1 KR101451533 B1 KR 101451533B1 KR 1020137005364 A KR1020137005364 A KR 1020137005364A KR 20137005364 A KR20137005364 A KR 20137005364A KR 101451533 B1 KR101451533 B1 KR 101451533B1
Authority
KR
South Korea
Prior art keywords
cooling plate
semiconductor module
cooling
fastening
semiconductor
Prior art date
Application number
KR1020137005364A
Other languages
English (en)
Other versions
KR20130043680A (ko
Inventor
다쿠야 가도구치
요시카즈 스즈키
마사야 가지
기요후미 나카지마
다츠야 미요시
다카노리 가와시마
도모미 오쿠무라
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20130043680A publication Critical patent/KR20130043680A/ko
Application granted granted Critical
Publication of KR101451533B1 publication Critical patent/KR101451533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

반도체 모듈(1, 2, 3, 4, 5)은, 반도체 소자(10)와, 반도체 소자에 접속되는 배선 부재(20, 22)와, 반도체 소자측의 제1 면과, 상기 제1 면과는 반대측의 제2 면을 갖는 냉각판(50, 501, 502, 503, 504)이며, 제1 방향(Y)의 단부에 체결부(52, 521, 522, 524a+524b)를 갖는 냉각판(50, 501, 502, 503, 504)과, 반도체 소자(10), 배선 부재(20, 22) 및 냉각판에 수지를 몰드하여 형성되는 몰드부(60)를 포함하고, 냉각판의 체결부(52, 521, 522, 524a+524b)가, 몰드부로부터 노출되는 동시에, 배선 부재의 단자가, 제1 방향(Y 방향)에 대략 직각인 제2 방향(X 방향)으로 연장되는 형태로, 몰드부로부터 노출된다.

Description

반도체 모듈 {SEMICONDUCTOR MODULE}
본 발명은, 수지에 의한 몰드부를 구비하는 반도체 모듈 등에 관한 것이다.
종래부터, 금속 베이스판과 고(高) 열전도 절연층과 배선 패턴으로 구성되는 회로 기판과, 배선 패턴의 소자 탑재부에 접합된 전력용 반도체 소자와, 전력용 반도체 소자와 전기적으로 접속된 배선 패턴에 설치되고, 또한 외부 단자가 삽입 접속되는 통 형상 외부 단자 접속체와, 금속 베이스판에 형성되고, 금속 베이스판의 타측의 면에 장착되는 냉각 핀을 금속 베이스판에 장착 부재에 의해 고정하기 위한 관통 구멍과, 금속 베이스판의 타측의 면과 통 형상 외부 단자 접속체의 상부가 노출되고, 관통 구멍과 연통되어 관통 구멍의 직경보다도 큰 장착 부재의 삽입 구멍부가 형성되고, 또한 금속 베이스판의 일측과 측면 및 전력용 반도체 소자를 덮도록 밀봉된 트랜스퍼 몰드 수지체를 구비한 전력용 반도체 모듈이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 출원 공개 제2010-129868호 공보
그런데, 수지에 의한 몰드부를 구비하는 반도체 모듈에 있어서는, 반도체 모듈 자체의 소형화가 중요하지만, 그 밖에, 반도체 모듈 내부로부터의 배선 부재의 단자의 인출 방법이나 반도체 모듈에 있어서의 주변 부재(예를 들어, 수로)와의 체결부의 설정 방법이 실장시의 조립 장착성의 관점에서 중요하다.
따라서 본 발명은, 실장시의 조립 장착성이 양호한 반도체 모듈 등의 제공을 하나의 목적으로 한다.
본 발명의 일 국면에 따르면, 반도체 모듈이며,
반도체 소자와,
상기 반도체 소자에 접속되는 배선 부재와,
상기 반도체 소자측의 제1 면과, 상기 제1 면과는 반대측의 제2 면을 갖는 냉각판이며, 제1 방향의 단부에 체결부를 갖는 냉각판과,
상기 반도체 소자, 상기 배선 부재 및 상기 냉각판에 수지를 몰드하여 형성되는 몰드부를 포함하고,
상기 냉각판의 체결부가, 상기 몰드부로부터 상기 제1 방향만 노출되는 동시에, 상기 배선 부재의 단자가, 상기 제1 방향과 다른 제2 방향으로 연장되는 형태로, 상기 몰드부로부터 노출되는 것을 특징으로 하는 반도체 모듈이 제공된다.
본 발명에 따르면, 실장시의 조립 장착성이 양호한 반도체 모듈 등이 얻어진다.
도 1은 본 발명의 일 실시예(제1 실시예)에 의한 반도체 모듈(1)의 외관을 도시하는 사시도이다.
도 2는 도 1의 반도체 모듈(1)의 주요부 요소를 편의상 분해하여 도시하는 분해 사시도이다.
도 3은 도 1의 반도체 모듈(1)의 각 라인을 따른 단면도이다.
도 4는 드라이브 기판(90)과 반도체 모듈(1)의 접속 방법의 일례를 도시하는 도면으로, (A)는 반도체 모듈(1)의 상방으로부터의 투시도이고, (B)는 (A)에 있어서의 라인 A-A를 따른 단면도이다.
도 5는 수지 몰드부(60)의 연장 측부(62)와 냉각판(50)의 측면(50b)의 밀착 형태의 바람직한 복수의 예를 도시하는 도면이다.
도 6은 반도체 모듈(1)의 실장 상태의 일례를 도시하는 단면도이다.
도 7은 본 발명의 그 밖의 실시예(제2 실시예)에 의한 반도체 모듈(2)의 주요 단면을 도시하는 도면이다.
도 8은 2개의 반도체 모듈(2)의 실장 상태의 일례를 도시하는 단면도이다.
도 9는 본 발명의 그 밖의 실시예(제3 실시예)에 의한 반도체 모듈(3)의 하면측을 도시하는 평면도이다.
도 10은 2개의 반도체 모듈(3)의 실장 상태의 일례를 반도체 모듈(3)의 하면측으로부터 도시하는 평면도이다.
도 11은 본 발명의 그 밖의 실시예(제4 실시예)에 의한 반도체 모듈(4)의 주요 단면을 도시하는 도면이다.
도 12는 반도체 모듈(4)의 하방으로부터의 반도체 모듈(4)의 투영시이다.
도 13은 본 발명의 그 밖의 실시예(제5 실시예)에 의한 반도체 모듈(5)의 주요 단면을 도시하는 도면이다.
도 14는 각 실시예에 공통으로 적용 가능한 2개의 반도체 모듈의 실장 상태의 일례를 도시하는 단면도이다.
도 15는 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등을 포함하는 하이브리드 시스템(600)의 일례를 도시하는 개요도이다.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 최량의 형태의 설명을 행한다.
도 1은 본 발명의 일 실시예(제1 실시예)에 의한 반도체 모듈(1)의 외관을 도시하는 사시도로, (A)는 상방으로부터 본 사시도이고, (B)는 하방으로부터 본 사시도이다. 또한, 탑재 상태에 따라서 상하 방향이 다르지만, 이하에서는, 편의상 반도체 모듈(1)의 냉각판측을 하방으로 한다. 또한, 용어의 정의로서, 「중심측」 또는 「중앙측」이라 함은, 반도체 모듈(1)의 중심 O[도 1의 (A) 참조]를 기준으로 한다. 또한, 중심 O는 대략의 것이면 되고, 엄밀하게 결정되어야 할 성질의 것은 아니다. 도 2는 도 1의 반도체 모듈(1)의 주요부 요소를 편의상 분해하여 도시하는 분해 사시도이다.
도시한 예에서는, 반도체 모듈(1)은, 하이브리드 차량 또는 전기 자동차에서 사용되는 모터 구동용 인버터를 구성한다.
도 3은 도 1의 반도체 모듈(1)의 각 라인을 따른 단면도로, (A)는 라인 A-A를 따른 단면도이고, (B)는 라인 B-B를 따른 단면도이고, (C)는 라인 C-C를 따른 단면도이고, (D)는 라인 D-D를 따른 단면도이다.
반도체 모듈(1)은, 주된 구성 요소로서, 반도체 소자(10)와, 배선 부재(20, 22)와, 금속 블록(30)과, 절연 시트(40)와, 냉각판(50)과, 수지 몰드부(60)를 포함한다.
반도체 소자(10)는, 파워 반도체 소자를 포함하고, 예를 들어 IGBT(Insulated Gate Bipolar Transistor), MOSFET(metal oxide semiconductor field-effect transistor)와 같은 스위칭 소자를 포함해도 된다. 또한, 도시한 예에서는, 반도체 모듈(1)은 인버터를 구성하고, 반도체 소자(10)는 정극 라인과 부극 라인 사이에 서로 병렬로 배치되는 U상, V상, W상의 각 상부 아암 및 각 하부 아암을 구성하는 IGBT 및 다이오드여도 된다.
배선 부재(20, 22)는, 금속판(리드 프레임 기재)으로부터 가공되어 구성된다. 도시한 예에서는, 배선 부재(20)는, 전원 라인용 배선 부재(전원 라인용 리드)이다. 또한, 배선 부재(22)는, 핀 형상의 형태를 갖고, 신호 전달용 배선 부재(신호 라인용 리드)이다. 배선 부재(20)는, 땜납 등에 의해, 대응하는 반도체 소자(10)의 단자에 접속되어도 된다. 도시한 예에서는, 배선 부재(20)는, 땜납층(80)에 의해, 대응하는 반도체 소자(10)에 접속된다. 또한, 배선 부재(22)는, 와이어 본딩(알루미늄 세선) 등에 의해, 대응하는 반도체 소자(10)의 단자에 접속되어도 된다. 예를 들어, IGBT에 관해서는, 배선 부재(20)는, 금속 블록(30)을 통해 IGBT의 콜렉터 전극에 접속된다. 또한, 배선 부재(20)는, IGBT의 에미터 전극에 접속된다. 배선 부재(22)는, IGBT의 게이트 전극에 접속된다.
금속 블록(30)은, 열(과도열 등)을 흡수하여 확산시키는 히트싱크 기능을 구비한다. 금속 블록(30)은, 히트싱크 기능을 갖는 것이면 금속 이외의 재료로 구성되어도 되지만, 바람직하게는, 구리와 같은, 열확산성이 우수한 금속으로 형성된다. 금속 블록(30)의 상면에는, 땜납 등에 의해 반도체 소자(10)가 설치된다. 도시한 예에서는, 금속 블록(30)의 상면에는, 땜납층(82)을 개재하여 반도체 소자(10)가 설치된다. 금속 블록(30)은, 주로 반도체 소자(10)의 구동시에 발생하는 반도체 소자(10)로부터의 열을 흡수하여 내부로 확산시킨다.
절연 시트(40)는, 예를 들어 수지 시트로 이루어지고, 금속 블록(30)과 냉각판(50) 사이의 전기적인 절연성을 확보하면서, 금속 블록(30)으로부터 냉각판(50)에의 높은 열전도를 가능하게 한다. 절연 시트(40)는, 도 3 등에 도시하는 바와 같이, 금속 블록(30)의 하면보다도 큰 외형을 갖는다.
또한, 절연 시트(40)는, 바람직하게는, 땜납이나 금속막 등을 사용하는 일 없이, 직접 금속 블록(30)과 냉각판(50)을 접합한다. 이에 의해, 땜납을 사용하는 경우에 비해, 열저항을 낮게 할 수 있어, 공정을 간소화할 수 있다. 또한, 냉각판(50)측에도 납땜용 표면 처리가 불필요해진다. 예를 들어, 절연 시트(40)는, 후술하는 수지 몰드부(60)와 마찬가지의 수지 재료(에폭시 수지)로 이루어지고, 후술하는 수지 몰드부(60)의 몰드시의 압력 및 온도에 의해 금속 블록(30) 및 냉각판(50)에 접합한다.
냉각판(50)은, 열전도성이 좋은 재료로 형성되고, 예를 들어 알루미늄 등의 금속에 의해 형성되어도 된다. 냉각판(50)은, 하면측에 핀(54)을 갖는다. 핀(54)의 개수나 배열 형태는, 특별히 언급하지 않는 한(도 11 등의 구성 참조) 임의이다. 또한, 핀(54)의 구성(형상ㆍ높이 등)도 임의여도 된다. 핀(54)은, 예를 들어 스트레이트 핀이나 핀 핀의 지그재그 배치 등으로 실현되어도 된다. 반도체 모듈(1)의 실장 상태에서는, 핀(54)은, 냉각수나 냉각 공기와 같은 냉각 매체와 접촉한다. 이와 같이 하여, 반도체 소자(10)의 구동시에 발생하는 반도체 소자(10)로부터의 열은, 금속 블록(30), 절연 시트(40) 및 냉각판(50)을 통해, 냉각판(50)의 핀(54)으로부터 냉각 매체로 전달되어, 반도체 소자(10)의 냉각이 실현된다.
또한, 핀(54)은, 냉각판(50)과 일체로 형성되어도 되고(예를 들어, 알루미늄 다이캐스팅), 용접 등에 의해 냉각판(50)과 일체화되어도 된다.
냉각판(50)은, 일방향(본 예에서는, 도 1의 Y 방향)의 양단부에 체결부(52)를 포함한다. 각 체결부(52)는, 볼트 시트면을 제공하고, 볼트 시트면에는, 볼트 삽입 관통용 체결 구멍(53)이 형성된다. 냉각판(50)은, 냉각 매체가 연통되는 냉각 매체 유로를 형성하는 유로 형성 부재(수로, 하우징 등)(100)에 체결되어도 된다(도 6 참조).
냉각판(50)의 체결부(52)는, 도 1 등에 도시하는 바와 같이, 냉각판(50)의 단부에 있어서의 다른 영역보다도 Y 방향으로 돌출된 영역 내에 형성된다. 즉, 도 1에 도시하는 예에서는, 체결부(52)는 양단부에 각각 2개소 형성되고, 각 단부에 있어서, 2개소의 체결부(52)는 X 방향에서 양측의 영역이며, 그 사이의 영역보다도 Y 방향으로 돌출된 영역 내에 형성된다. 또한, 냉각판(50)의 체결부(52)는, 예를 들어 프레스 가공에 의해 냉각판(50)과 일체로 형성되지만, 냉각판(50)과는 별도로 형성되고, 냉각판(50)에 용접 등에 의해 고정되어도 된다.
수지 몰드부(60)는, 도 3 등에 도시하는 바와 같이, 반도체 소자(10), 배선 부재(20, 22), 금속 블록(30), 절연 시트(40) 및 냉각판(50)을 수지로 몰드함으로써 형성된다. 즉, 수지 몰드부(60)는, 냉각판(50)의 상면에 대해, 반도체 모듈(1)의 주요 구성 요소[반도체 소자(10), 배선 부재(20, 22), 금속 블록(30) 및 절연 시트(40)]를 내부에 밀봉하는 부위이다. 또한, 사용되는 수지는, 예를 들어 에폭시 수지여도 된다. 단, 배선 부재(20, 22)에 대해서는, 주변 장치와의 접속용 단자(20a, 22a) 및 그들을 소정 위치까지 인출하기 위한 부속 부분[이하, 부속 부분을 포함하여 단순히 단자(20a, 22a)라 함]이, 수지 몰드부(60)로부터 노출된다. 또한, 냉각판(50)은, 체결부(52)가 수지 몰드부(60)로부터 노출된다. 즉, 체결부(52)는 냉각판(50)에 있어서의 수지 몰드부(60)와의 밀착 영역보다도 (Y 방향) 측방에 설정된다. 또한, 배선 부재(20, 22)의 각 단자(20a, 22a)는, 수지 몰드부(60)에 의한 몰드 밀봉 후의 리드 컷 및 포밍에 의해 최종 형상이 실현되어도 된다.
여기서, 본 실시예에서는, 도 1, 도 3의 (A) 및 (C) 등에 도시하는 바와 같이, 배선 부재(20, 22)의 각 단자(20a, 22a)는 수지 몰드부(60)로부터 X 방향으로 노출되어 연장되는 것에 반해, 냉각판(50)의 체결부(52)는 수지 몰드부(60)로부터 Y 방향으로 노출되어 연장된다. 즉, 배선 부재(20, 22)의 각 단자(20a, 22a)와 냉각판(50)의 체결부(52)는, 수지 몰드부(60)로부터의 노출 방향이 직교하는 관계로 되어 있다. 환언하면, 배선 부재(20, 22)의 각 단자(20a, 22a)는, 반도체 모듈(1)의 X 방향의 양 측면에서 수지 몰드부(60)로부터 노출되고, 냉각판(50)의 체결부(52)는 도체 모듈(1)의 Y 방향의 양 측면에서 수지 몰드부(60)로부터 노출된다.
이러한 구성에 따르면, 냉각판(50)의 체결부(52)[특히 체결 구멍(53)]의 연직 방향 상방으로, 배선 부재(20, 22)의 각 단자(20a, 22a)가 연장되지 않으므로, 후술하는 유로 형성 부재(수로, 하우징 등)(100)(도 6 참조)에 냉각판(50)의 체결부(52)를 바로 위로부터 볼트 체결하는 것이 가능해져, 볼트 체결의 작업성이 양호한 동시에, 불필요한 공간을 없앨 수 있다. 또한, 도 4에 도시하는 바와 같이, 배선 부재(22)의 각 단자(신호 단자)(22a)를 드라이브 기판(90)에 접속할 때, 드라이브 기판(90)의 X 방향의 양단부가, 배선 부재(22)의 각 단자(신호 단자)(22a)의 존재 영역(신호 단자 에어리어)에 대해 상하 방향으로 대향한다. 따라서, 드라이브 기판(90)의 중앙부(도면에 있어서 W로 지시하는 영역)를 활용할 때, 레이아웃의 자유도가 높아진다[예를 들어, 드라이브 기판(90) 내에 있어서 고전압의 회로 블록과 저전압의 회로 블록을 나누기 쉬워진다].
또한, 냉각판(50)의 체결부(52)의 연장 방향 및 배선 부재(20, 22)의 각 단자(20a, 22a)의 연장 방향은, 평면에서 볼 때 대략 직각이면 되고, 상기한 효과를 실질적으로 손상시키지 않는 범위에서 90도로부터 어긋나도 된다. 또한, 냉각판(50)의 체결부(52)의 연장 방향 및 배선 부재(20, 22)의 각 단자(20a, 22a)의 연장 방향은, 반드시 수지 몰드부(60)가 대응하는 측면에 대해 대략 수직일 필요는 없고, 또한 배선 부재(20, 22)의 각 단자(20a, 22a)는, 수지 몰드부(60)로부터의 노출 후에 상하 방향이나 Y 방향으로 구부러진 부위를 가져도 된다. 실질적으로는, 배선 부재(20, 22)의 각 단자(20a, 22a)는, 체결부(52)가 노출되는 측의 수지 몰드부(60)의 측면과는 다른 측면측에 위치하면 된다.
수지 몰드부(60)는, 바람직하게는 도 3의 (C) 및 도 3의 (D)에 대비적으로 도시하는 바와 같이, 배선 부재(20, 22)의 단자(20a, 22a)가 노출되는 측부 영역[도 3의 (C)]에 있어서, 상기 측부 영역과 인접하는 측부 영역[도 3의 (D)]보다도 측방으로 돌출된 리브부(66)를 갖는다. 리브부(66)는, 배선 부재(20, 22)의 노출부 부근에서 배선 부재(20, 22)에 대해 상하 방향으로 연장된다. 즉, 리브부(66)는, 배선 부재(20, 22)의 각 단자(20a, 22a)의 근본[수지 몰드부(60)에 대한 근본]을 상하 방향으로부터 덮는 형태로 설치된다. 리브부(66)는, 배선 부재(20, 22)의 단자(20a, 22a)가 노출되는 측부 영역에만 대응하여 설치된다. 따라서, 도 1의 (B)에 도시하는 바와 같이, 수지 몰드부(60)의 측부는, 리브부(66) 사이가 오목 형상으로 되어, 전체적으로 요철 형상으로 된다. 이에 의해, 수지 몰드부(60)의 측부에 있어서 Y 방향에서 인접하는 배선 부재(20, 22)의 각 단자(20a, 22a) 사이의 연면 거리를 증가시킬 수 있다.
또한, 리브부(66)는, 바람직하게는 도 3의 (C)에 도시하는 바와 같이, 상하 방향에서 배선 부재(20, 22)의 노출 위치뿐만 아니라, 수지 몰드부(60)의 측부의 높이 방향의 광범위에 걸쳐 설치된다. 이에 의해, 수지 몰드부(60)의 단부의 강도ㆍ강성을 높일 수 있다. 예를 들어, 리브부(66)는, 하방향에서는, 냉각판(50)의 상면(50c)까지 연장해도 되고, 혹은 도 3의 (C)에 도시하는 바와 같이, 냉각판(50)의 하면(50a)과 동일 평면까지 연장해도 된다. 또한, 리브부(66)는, 상방향에서는, 배선 부재(20, 22)의 각 단자(20a, 22a)를 넘어 연장해도 되고, 예를 들어 도 3의 (C)에 도시하는 바와 같이, 수지 몰드부(60)의 상면을 구성하는 높이까지 연장해도 된다.
수지 몰드부(60)는, 도 3 등에 도시하는 바와 같이, 실질적으로는, 배선 부재(20, 22)의 대략 전체[상술한 노출된 단자(20a, 22a) 부분 및 반도체 소자(10)의 접속면을 제외함], 반도체 소자(10)의 상면[배선 부재(20, 22)의 설치 부분을 제외함] 및 측면, 금속 블록(30)의 상면[반도체 소자(10) 등의 설치 부분을 제외함] 및 측면, 절연 시트(40)의 상면[금속 블록(30)의 설치 부분을 제외함] 및 측면 및 냉각판(50)의 상면에 밀착된다.
또한, 수지 몰드부(60)는, 바람직하게는, 도 3의 (B)에 도시하는 바와 같이, 냉각판(50)의 하면(50a)과 동일 평면까지 연장되어 냉각판(50)의 측면(50b)에 밀착되는 연장 측부(62)를 갖는다. 이에 의해, 냉각판(50)의 상면(50c)에서의 수지 몰드부(60)의 밀착에 더하여, 냉각판(50)의 측면(50b)에서의 수지 몰드부(60)의 밀착이 얻어지므로, 냉각판(50)과 수지 몰드부(60)의 밀착성을 효율적으로 높일 수 있다. 또한, 수지 몰드부(60)의 휨 등에 의한 냉각판(50)으로부터의 수지 몰드부(60)의 박리를 방지할 수 있다. 또한, 냉각판(50)의 상면(50c)에 있어서의 수지 몰드부(60)와의 밀착부에 있어서, 표면 처리(조면화, 프라이머 처리)를 없애는 것이 가능하다. 단, 필요에 따라서, 이러한 표면 처리를 유지해도 된다.
또한, 연장 측부(62)는 상하 방향에서는 적어도 냉각판(50)의 측면(50b)보다 상방으로부터 냉각판(50)의 하면(50a)과 동일 평면까지 연장하면 된다. 도 3의 (B)에 도시하는 예에서는, 연장 측부(62)는 상술한 리브부(66)와 마찬가지로, 상하 방향에서 수지 몰드부(60)의 측부의 전체에 걸쳐 설치된다. 또한, 도시한 예에서는, 리브부(66)가 존재하는 영역에서는, 연장 측부(62)는 리브부(66)와 일체적인 관계로 되어, 리브부(66)의 내측[수지 몰드부(60)의 중심측]에 형성되게 된다[도 3의 (D) 참조].
이 연장 측부(62)는, 바람직하게는, 밀착성을 높이기 위해, 냉각판(50)에 있어서의 광범위한 측면(50b)에 대해 설치된다. 예를 들어, 도시한 예에서는, 연장 측부(62)는 냉각판(50)의 Y 방향의 단부에 있어서, 체결부(52) 이외의 영역에 있어서의 냉각판(50)의 측면(50b)에 대해 설치된다. 즉, 연장 측부(62)는, 냉각판(50)의 Y 방향의 양단부에 있어서, X 방향에서의 2개의 체결부(52) 사이의 영역에 있어서의 냉각판(50)의 측면(50b)에 대해 설치된다. 또한, 연장 측부(62)는, 냉각판(50)의 X 방향의 양단부에 있어서, 냉각판(50)의 측면(50b)에 대해 Y 방향의 전체 길이에 걸쳐 설치된다. 즉, 연장 측부(62)는, 냉각판(50)의 X 방향의 양단부에 있어서, 냉각판(50)의 측면(50b)에 대해 전면적으로 설치된다. 이에 의해, 냉각판(50)의 체결부(52) 이외의 실질적으로 모든 영역에 있어서의 냉각판(50)의 측면(50b)에 대해 연장 측부(62)가 설치되므로, 냉각판(50)과 수지 몰드부(60)의 밀착성을 효과적으로 높일 수 있다.
도 5는 수지 몰드부(60)의 연장 측부(62)와 냉각판(50)의 측면(50b)의 밀착 형태의 바람직한 복수의 예를 도시하는 도면이다. 또한, 도 5에 관해서만, 보기 쉽게 하기 위한 관점에서, 수지 몰드부(60)의 해칭이 다른 도면과 다르다. 또한, 도 5는 도 3의 (B)에 상당하는 단면을 도시한다.
수지 몰드부(60)의 연장 측부(62)와 냉각판(50)의 측면(50b)의 밀착을 더욱 높이기 위해, 도 5에 도시하는 바와 같이, 냉각판(50)의 하면(50a)에 박육부(51)가 형성되어도 된다. 박육부(51)는, 도 5에 도시하는 바와 같이, 냉각판(50)의 하면(50a)에 있어서의 측면(50b)측에 형성된다. 즉, 박육부(51)는, 냉각판(50)의 단부의 하면(50a)을 박육화함으로써 형성된다. 수지 몰드부(60)의 연장 측부(62)는, 박육부(51)에 있어서 냉각판(50)의 하면(50a)을 덮는다. 이때, 수지 몰드부(60)의 연장 측부(62)의 부분이며, 박육부(51)에 있어서 냉각판(50)의 하면(50a)을 덮는 부분은, 냉각판(50)의 중심측의 하면(50a)과 실질적으로 동일한 높이로 되는 두께로 설정된다.
박육부(51)는, 냉각판(50)의 측면(50b)에 있어서의 수지 몰드부(60)의 연장 측부(62)가 설치되는 범위에서 설치된다. 즉, 박육부(51)는, 연장 측부(62)가 존재하지 않는 체결부(52) 이외의 영역에 있어서의 냉각판(50)의 측면(50b)에 대해 설치된다. 박육부(51)는, 바람직하게는 연장 측부(62)에 대응하여, 냉각판(50)의 체결부(52) 이외의 실질적으로 모든 영역에 있어서의 냉각판(50)의 측면(50b)에 대응하여 설치된다. 박육부(51)는, 에칭, 프레스, 기계 가공, 다이캐스트용 형(型)의 형상 등의 임의의 방법으로 형성되어도 된다.
보다 구체적으로는, 도 5에 있어서, (A)에 도시하는 예에서는, 박육부(51)는 냉각판(50)의 단부의 하면(50a)을 일정 두께 ta로 박육화함으로써 형성된다.
도 5에 있어서, (B)에 도시하는 예에서는, 박육부(51)는 냉각판(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 냉각판(50)의 단부의 모서리부로부터 중심측을 향해, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb를 거쳐서 제1 두께 ta로 변화된다. 또한, 대체적으로, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb를 거쳐서, 제3 두께[0 이상이며 냉각판(50)의 두께보다도 얇은 두께]로 변화되어도 된다.
도 5에 있어서, (C)에 도시하는 예에서는, 박육부(51)는, 냉각판(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 냉각판(50)의 단부의 모서리부로부터 중심측을 향해, 제1 두께 ta로부터 서서히 두께 0으로 변화된다. 또한, 대체적으로, 박육화하는 두께는, 냉각판(50)의 단부의 모서리부로부터 중심측을 향해, 제1 두께 ta로부터 제4 두께(0보다 크고 제1 두께 ta보다도 얇은 두께)까지 서서히 변화되어도 된다.
도 5에 있어서, (D)에 도시하는 예에서는, 박육부(51)는, 냉각판(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 냉각판(50)의 단부의 모서리부로부터 중심측을 향해, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb까지 서서히 변화된다.
도 5에 도시하는 어느 예에 있어서도, 수지 몰드부(60)의 연장 측부(62)는, 박육부(51)에 있어서 냉각판(50)의 하면(50a)측까지 돌아들어감으로써[박육부(51)를 하방측으로부터 덮음으로써], 냉각판(50)의 단부를 상하로부터 둘러싸도록 밀착할 수 있어, 수지 몰드부(60)와 냉각판(50)의 밀착성을 높일 수 있다. 또한, 도 5에 도시하는 각 예는, 어디까지나 대표적인 복수의 예에 불과하다. 또한, 도 5에 도시하는 각 예는, 임의로 조합하는 것도 가능하다. 박육부(51)의 형상은, 수지 몰드부(60)의 연장 측부(62)가, 냉각판(50)의 중심측의 하면(50a)과 실질적으로 동일 높이로 되는 범위에서, 냉각판(50)의 측면(50b)으로부터 냉각판(50)의 하면(50a)측까지 돌아들어갈 수 있으면 된다.
도 6은 반도체 모듈(1)의 실장 상태의 일례를 도시하는 단면도이다. 도 6에서는, 도 1의 라인 A-A를 따라 절단한 단면[도 3의 (A)에 상당하는 단면]으로 반도체 모듈(1)의 실장 상태가 도시된다.
반도체 모듈(1)은, 도 6에 도시하는 바와 같이, 냉각 매체(본 예에서는, 물)가 연통되는 냉각 매체 유로(102)를 형성하는 유로 형성 부재(수로, 하우징 등)(100)에 체결된다. 보다 구체적으로는, 반도체 모듈(1)은, 냉각판(50)의 하면(50a)측이, 즉, 핀(54)측이 냉각 매체 유로(102)를 향하는 방향으로, 유로 형성 부재(100)에 볼트(110)에 의해 체결된다. 이 목적을 위해, 유로 형성 부재(100)에는, 볼트(110)의 체결 위치[즉, 냉각판(50)의 체결부(52)의 체결 구멍(53)의 위치]에 대응하여 나사 구멍(106)이 형성된다. 볼트(110)는, 냉각판(50)의 체결부(52)의 체결 구멍(53)을 통해, 유로 형성 부재(100)의 나사 구멍(106)에 체결된다. 또한, 냉각 매체 유로(102)는, 도 6에 도시하는 바와 같이, 냉각판(50)의 하면(50a)과 유로 형성 부재(100)에 의해 협동하여 형성된다.
또한, 냉각판(50)의 하면(50a)과 유로 형성 부재(100)의 사이에는, 냉각판(50)의 하면(50a)과 유로 형성 부재(100)의 사이를 시일하기 위한 시일재(120)가 설치된다. 즉, 시일재(120)는, 유로 형성 부재(100)의 냉각 매체 유로(102) 내로부터의 냉각 매체의 누설을 방지하기 위해, 유로 형성 부재(100)의 시일부(108)와 냉각판(50)의 하면(50a)의 시일부(55) 사이에 설치된다. 냉각판(50)의 하면(50a)의 시일부(55)는, 냉각판(50)의 외주부의 전체 둘레에 걸쳐 설치되어도 된다[단, 냉각 매체 유로(102)의 입구나 출구에는, 필요에 따라서 다른 형태의 시일이 실현되어도 된다]. 마찬가지로, 유로 형성 부재(100)의 시일부(108)는, 냉각판(50)의 하면(50a)의 시일부(55)에 대응하여 설치된다. 시일부(55) 및 시일부(108)는, 바람직하게는, 금속 블록(30)의 측부보다도 측방이며 또한 수지 몰드부(60)의 측부보다도 중심측에 설정된다. 이에 의해, 시일 영역을 효율적으로 확보할 수 있는 동시에, 반도체 모듈(1)의 Y 방향에서의 소형화를 도모할 수 있고, 또한 수지 몰드부(60)가 물과 같은 냉각 매체에 노출되는 것을 방지할 수 있다. 또한, 시일부(55)가 볼트(110)의 체결 위치[체결부(52)]보다도 냉각판(50)의 중심측에 설정되므로, 볼트(110)의 체결 위치[체결부(52)]를 시일 영역[시일부(55)]으로부터 이격시킬 수 있다.
도시한 예에서는, 시일부(108)는 냉각판(50)의 체결부(52)를 지지하는 지지면(109)으로부터 하방에 단차를 설정하여 형성된다. 이 단차에 의해 생성되는 냉각판(50)의 하면(50a)의 시일부(55)와 시일부(108) 사이의 간극에, 시일재(120)가 탄성적으로 찌부러진 상태로 배치된다. 시일재(120)는, 예를 들어 단면이 대략 원형인 고무 패킹이지만, 시일부(55) 및 시일부(108) 사이에서 시일을 실현하는 것이면, 임의의 재료ㆍ단면으로 형성되어도 된다. 시일재(120)는, 시일부(55) 및 시일부(108)에 대응한 형상ㆍ외형을 갖고, 시일부(55) 및 시일부(108)가 냉각판(50)의 외주부의 전체 둘레에 걸쳐 설치되는 경우, 냉각판(50)의 외주부에 대응한 링 형상의 외형을 가져도 된다. 또한, 시일부(55) 및 시일부(108)의 관계(간극 등)는, 시일재(120)와 협동하여, 시일부(55) 및 시일부(108) 사이에서 필요한 시일을 실현하는 것이면 임의여도 된다.
도 7은 본 발명의 그 밖의 실시예(제2 실시예)에 의한 반도체 모듈(2)의 주요 단면을 도시하는 도면이다. 도 7은 도 1의 라인 A-A를 따라 절단한 단면[도 3의 (A)에 상당하는 단면]에 대응한다. 본 실시예의 반도체 모듈(2)은, 냉각판(501)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지여도 된다. 이하에서는, 주로, 냉각판(501)의 특징적인 구성에 대해 설명한다.
냉각판(501)은, 일방향(본 예에서는, 도 1의 Y 방향)의 양단부에 체결부(521)를 포함한다. 체결부(521)의 구성은, 이하에서 설명하는 판 두께의 특징 이외는, 상술한 제1 실시예에 의한 냉각판(50)의 체결부(52)와 마찬가지여도 된다. 또한, 각 단부의 체결부(521)는, 바람직하게는 이하에서 설명하는 판 두께의 특징 이외에는, 냉각판(501)의 X 방향에 관하여 대칭(도면의 좌우로 대칭)으로 설정된다.
냉각판(501)의 체결부(521)는, 도 7에 도시하는 바와 같이, 냉각판(501)의 중앙부[단부보다도 중심측의 부위이며, 도시한 예에서는, 체결부(521) 이외의 부분]의 판 두께보다도 얇은 판 두께로 형성된다. 냉각판(501)의 체결부(521)는, 바람직하게는 냉각판(501)의 중앙부의 판 두께의 절반의 판 두께로 형성된다. 또한, Y 방향의 한쪽(본 예에서는, 좌측)의 단부에 있어서의 냉각판(501)의 체결부(521)는, 냉각판(501)의 상면(50c)과 동일한 높이로 되도록 형성되는 한편, Y 방향의 다른 쪽(본 예에서는, 우측)의 단부에 있어서의 냉각판(501)의 체결부(521)는, 냉각판(501)의 하면(50a)과 동일한 높이로 되도록 형성된다. 환언하면, Y 방향의 한쪽(본 예에서는, 좌측)의 단부에 있어서의 냉각판(501)의 체결부(521)는, 냉각판(501)의 하면(50a)측이 박육화되는 한편, Y 방향의 다른 쪽(본 예에서는, 우측)의 단부에 있어서의 냉각판(501)의 체결부(521)는, 냉각판(501)의 상면(50c)측이 박육화된다. 이때, 박육화는 냉각판(501)의 중앙부의 판 두께의 절반이어도 된다.
도 8은 2개의 반도체 모듈(2)의 실장 상태의 일례를 도시하는 단면도이다. 도 8에서는, 도 1의 라인 A-A를 따라 절단한 단면[도 3의 (A)에 상당하는 단면]으로 반도체 모듈(1)의 실장 상태가 도시된다.
반도체 모듈(2)은, 도 8에 도시하는 바와 같이, 2개 이상을 Y 방향으로 배열하여 실장되는 것이 적합하다. 이때, 도 8에 도시하는 바와 같이, Y 방향으로 서로 인접하는 반도체 모듈(2)끼리에 대해, 각각의 상대측 단부의 냉각판(501)의 체결부(521)는 서로 상하로 겹쳐져 볼트(110)에 의해 함께 체결된다. 각 반도체 모듈(2)은, 인접하는 측의 냉각판(501)의 체결부(521)를 겹쳐 양쪽을 관통하는 볼트(110)에 의해 유로 형성 부재(수로, 하우징 등)(100)에 체결된다. 또한, 서로 상하로 겹쳐지는 각 반도체 모듈(2)의 냉각판(501)의 체결부(521)가, 상술한 바와 같이, 한쪽이 냉각판(501)의 상면(50c)과 동일한 높이이고, 다른 쪽이 냉각판(501)의 하면(50a)과 동일한 높이이고, 또한 냉각판(501)의 중앙부의 판 두께의 절반의 판 두께로 형성되는 경우에는, 실장 상태의 각 반도체 모듈(2)의 높이가 다를 일도 없다.
본 실시예의 반도체 모듈(2)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(2)에 따르면, 2개 이상을 Y 방향으로 배열하여 실장하는 경우에, 각 체결부(521)를 겹쳐 실장할 수 있다. 이에 의해, 2개 이상의 반도체 모듈(2)을 Y 방향으로 배열하여 실장하는 경우에, Y 방향으로 짧은 거리의 공간을 이용하여 효율적으로 실장할 수 있다. 즉, Y 방향의 공간 절약화(모듈 전체적인 소형화)를 도모할 수 있다. 또한, 각 체결부(521)를 겹쳐 함께 체결함으로써, 필요한 볼트(110)의 개수를 저감할 수 있다.
또한, 반도체 모듈(2)은, 상술한 바와 같이 2개 이상을 Y 방향으로 배열하여 실장되는 것이 적합하지만, 도 6에 도시한 반도체 모듈(1)의 실장 상태와 같이, 단일 부재로 유로 형성 부재(수로, 하우징 등)(100)에 체결되어도 된다.
도 9는 본 발명의 그 밖의 실시예(제3 실시예)에 의한 반도체 모듈(3)의 하면측을 도시하는 평면도이다. 본 실시예의 반도체 모듈(3)은, 냉각판(502)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지여도 된다. 이하에서는, 주로, 냉각판(502)의 특징적인 구성에 대해 설명한다.
냉각판(502)은, 일방향(본 예에서는, 도 1의 Y 방향)의 양단부에 체결부(522)를 포함한다. 체결부(522)는, 도 9에 도시하는 바와 같이, 냉각판(502)의 단부에 있어서의 다른 영역보다도 Y 방향으로 돌출된 영역 내에 형성된다. 본 실시예에서는, 냉각판(502)의 Y 방향의 일측(본 예에서는, 좌측)의 단부에 있어서의 체결부(522)는, 2개소 형성되고, 2개소의 체결부(522)는, X 방향에서 양측의 영역이며, 그 사이의 영역보다도 Y 방향으로 돌출된 영역 내에 형성된다. 즉, 냉각판(502)의 Y 방향의 일측(본 예에서는, 좌측)의 단부의 형상은, 중심측으로부터 Y 방향으로 보아 양측이 돌출된 오목형을 이루고, X 방향의 양측에 체결부(522)가 각각 설정된다. 또한, 냉각판(502)의 Y 방향의 타측(본 예에서는, 우측)의 단부에 있어서의 체결부(522)는 1개소만 형성되고, X 방향에서 중앙의 영역이며, X 방향에서 그 양측의 영역보다도 Y 방향으로 돌출된 영역 내에 형성된다. 즉, 냉각판(502)의 Y 방향의 타측(본 예에서는, 우측)의 단부의 형상은, 중심측으로부터 Y 방향으로 보아 중앙이 돌출된 볼록형을 이루어, X 방향의 중앙의 영역에 유일한 체결부(522)가 설정된다.
수지 몰드부(60)의 Y 방향의 측부는, Y 방향에서 체결부(522)의 가장 측방의 위치보다도 중심측에 위치한다. 도시한 예에서는, 수지 몰드부(60)의 Y 방향의 측부는, 연장 측부(62)를 제외하고, Y 방향에서 냉각판(502)의 측면(50b)으로부터 측방으로 연장되지 않는다. 또한, 도시한 예에서는, 연장 측부(62)는, 볼록형측의 단부(도 9의 우측의 단부)에 있어서, X 방향에서 체결부(522)의 양측에 설정되어 있다.
도 10은 2개의 반도체 모듈(3)의 실장 상태의 일례를 반도체 모듈(3)의 하면측으로부터 도시하는 평면도이다.
반도체 모듈(3)은, 도 10에 도시하는 바와 같이, 2개 이상을 Y 방향으로 배열하여 실장되는 것이 적합하다. 이때, 도 10의 파선 프레임 T부 내에 나타내는 바와 같이, Y 방향에서 서로 인접하는 반도체 모듈(3)끼리에 대해, 냉각판(502)의 볼록형의 단부에 있어서의 중앙 영역의 체결부(522)가, 냉각판(502)의 오목형의 단부에 있어서의 X 방향의 중앙의 영역(오목 영역)으로 들어가도록 실장된다. 즉, Y 방향에서 서로 인접하는 반도체 모듈(3)끼리에 대해, 각각의 2개소의 체결부(522)와 1개소의 체결부(522)를 Y 방향으로 대향시켜, 2개소의 체결부(522)와 1개소의 체결부(522)를 X 방향으로 엇갈리도록[즉, 2개소의 체결부(522)와 1개소의 체결부(522)가 Y 방향으로 오버랩되도록] 실장된다.
본 실시예의 반도체 모듈(3)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(3)에 따르면, 2개 이상을 Y 방향으로 배열하여 실장하는 경우에, 각 반도체 모듈(3)의 체결부(522)를 Y 방향으로 오버랩시켜 실장할 수 있다. 이에 의해, 2개 이상의 반도체 모듈(3)을 Y 방향으로 배열하여 실장하는 경우에, Y 방향에서 짧은 거리의 공간을 이용하여 효율적으로 실장할 수 있다. 즉, Y 방향의 공간 절약화(모듈 전체적인 소형화)를 도모할 수 있다.
또한, 본 제3 실시예에 있어서, 냉각판(502)의 한쪽 단부의 체결부(522)와 다른 쪽 단부의 체결부(522)의 관계는, X 방향에서 서로에 대해 오프셋되어 있으면, 상술한 효과를 얻을 수 있고, 상술한 예에 한정되는 일은 없다. 또한, 냉각판(502)의 일단부에 있어서의 체결부(522)의 수에 대해서도, 필요에 따른 임의의 수여도 되고, 냉각판(502)의 양단부에서 동일한 수이어도 되고, 다른 수이어도 된다.
또한, 반도체 모듈(3)은, 상술한 바와 같이 2개 이상을 Y 방향으로 배열하여 실장되는 것이 적합하지만, 도 6에 도시한 반도체 모듈(1)의 실장 상태와 같이, 단일 부재로 유로 형성 부재(수로, 하우징 등)(100)에 체결되어도 된다.
도 11은 본 발명의 그 밖의 실시예(제4 실시예)에 의한 반도체 모듈(4)의 주요 단면을 도시하는 도면이다. 도 11은 도 1의 라인 C-C를 따라 절단한 단면[도 3의 (C)에 상당하는 단면]에 대응한다. 도 12는 반도체 모듈(4)의 하방으로부터의 반도체 모듈(4)의 투영시이며, 핀(543)의 형성 영역을 도시한다. 본 실시예의 반도체 모듈(4)은, 냉각판(503)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지여도 된다. 이하에서는, 주로 냉각판(503)의 특징적인 구성에 대해 설명한다.
냉각판(503)은, 핀(543)의 형성 영역이 다른 것 이외에는, 상술한 제1 실시예에 의한 냉각판(50)의 구성과 실질적으로 마찬가지여도 된다. 핀(543)은, 도 11 및 도 12에 도시하는 바와 같이, 금속 블록(30)의 측부보다도 중심측에 형성된다. 즉, 핀(543)은, 투영시에서 핀(543)의 형성 영역보다도 측방에 금속 블록(30)의 측부가 연장되도록 형성된다.
본 실시예의 반도체 모듈(4)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(4)에 따르면, 투영시에서 핀(543)의 형성 영역보다도 측방으로 금속 블록(30)의 측부가 연장됨으로써, 반도체 모듈(4)의 검사(예를 들어, 초음파 탐상 검사 등)가 용이해진다. 즉, 반도체 모듈(4)의 내부[수지 몰드부(60) 내부의 각 구성 요소간의 접합 상태 등]를, 예를 들어 초음파 탐상 장치(SAT:Scanning Acoustic Tomograph)에 의해 검사할 때, 초음파를 반도체 모듈(4)의 하면측으로부터 입사할 필요가 있지만, 반도체 모듈(4)의 하면측에 핀(543)이 존재하면, 초음파가 핀(543)에 의해 반사하여 고정밀도의 검사 결과가 얻어지지 않는다. 이에 대해, 본 실시예의 반도체 모듈(4)에 따르면, 핀(543)이 형성되어 있지 않은 에어리어 P1, P2, P3(도 11 참조)을 이용하여, 반도체 모듈(4)을 고정밀도로 초음파 탐상 검사할 수 있다. 또한, 구체적인 검사 대상은, 예를 들어 금속 블록(30)과 절연 시트(40) 사이의 박리의 유무, 절연 시트(40)와 냉각판(503) 사이의 박리의 유무 등을 포함해도 된다.
도 13은 본 발명의 그 밖의 실시예(제5 실시예)에 의한 반도체 모듈(5)의 주요 단면을 도시하는 도면이다. 도 13은 도 1의 라인 A-A를 따라 절단한 단면[도 3의 (A)에 상당하는 단면]에 대응한다. 본 실시예의 반도체 모듈(5)은, 냉각판(504)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지여도 된다. 이하에서는, 주로, 냉각판(504)의 특징적인 구성에 대해 설명한다.
냉각판(504)은, 금속판부(504a)와, 냉각판부(504b)를 포함한다.
금속판부(504a)는, 하면측에 핀(54)을 갖고 있지 않은 것 이외에는, 상술한 제1 실시예에 의한 냉각판(50)의 구성과 실질적으로 마찬가지여도 된다. 단, 금속판부(504a)는, 상술한 제1 실시예에 의한 냉각판(50)과는 다른 판 두께의 판으로 형성되어도 된다. 또한, 금속판부(504a)는, 상술한 제1 실시예에 의한 냉각판(50)의 각 체결부(52)와 마찬가지의 체결부(524a)를 구비한다. 또한, 체결부(524a)는, 볼트 시트면을 제공하고, 볼트 시트면에는, 볼트 삽입 관통용 체결 구멍(534a)이 형성된다. 금속판부(504a)는, 수지 몰드부(60)와의 관계에 대해서도, 상술한 제1 실시예에 의한 냉각판(50)의 구성과 실질적으로 마찬가지여도 된다.
냉각판부(504b)는, 금속판부(504a)와 대략 동일한 외형의 판재로, 하면측에 핀(544)을 갖는다. 반도체 모듈(5)의 실장시, 핀(544)은, 냉각수나 냉각 공기와 같은 냉각 매체와 접촉한다. 이와 같이 하여, 반도체 소자(10)의 구동시에 발생하는 반도체 소자(10)로부터의 열은, 금속 블록(30), 절연 시트(40) 및 냉각판(504)을 통해, 냉각판(504)의 핀(544)으로부터 냉각 매체로 전달되어, 반도체 소자(10)의 냉각이 실현된다.
금속판부(504a)와 냉각판부(504b) 사이에는, 바람직하게는 그리스(70)가 도포된다. 그리스(70)는, 열전도성을 갖는 그리스여도 된다. 이에 의해, 휨 등에 기인하여 냉각판부(504b)와 금속판부(504a) 사이에 간극이 확대된 경우라도, 그리스(70)를 통해 방열할 수 있다.
냉각판부(504b)는, 금속판부(504a)의 체결부(524a)에 대응하는 위치에 체결부(524b)를 구비한다. 체결부(524b)는, 금속판부(504a)의 볼트 삽입 관통용 체결 구멍(534a)에 대응하는 위치에 마찬가지의 볼트 삽입 관통용 체결 구멍(534b)을 갖는다. 냉각판부(504b)는, 금속판부(504a)와 함께, 유로 형성 부재(수로, 하우징 등)(100)(도 6 참조)에 체결된다.
본 실시예의 반도체 모듈(5)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(5)에 따르면, 냉각판(504)을 주로 2 부재[금속판부(504a) 및 냉각판부(504b)]로 나누어 구성함으로써, 반도체 모듈(5)의 검사(예를 들어, 초음파 탐상 검사 등)가 용이해진다. 즉, 반도체 모듈(5)의 내부[수지 몰드부(60) 내부의 각 구성 요소간의 접합 상태 등]를 초음파 탐상 검사할 때, 초음파를 반도체 모듈(5)의 하면측으로부터 입사할 필요가 있지만, 반도체 모듈(5)의 하면측에 핀(544)이 존재하면, 초음파가 핀(544)에 의해 반사하여 고정밀도의 검사 결과가 얻어지지 않는다. 이에 대해, 본 실시예의 반도체 모듈(5)에 따르면, 핀(544)을 갖는 냉각판부(504b)를 제거하거나 또는 냉각판부(504b)가 장착되기 전에, 반도체 모듈(5)을 고정밀도로 초음파 탐상 검사할 수 있다. 또한, 구체적인 검사 대상은, 예를 들어 반도체 소자(10)와 땜납층(82) 사이의 박리의 유무, 땜납층(82) 내부의 보이드의 유무, 땜납층(82)과 금속 블록(30) 사이의 박리의 유무, 금속 블록(30)과 절연 시트(40) 사이의 박리의 유무, 절연 시트(40)와 금속판부(504a) 사이의 박리의 유무 등을 포함해도 된다.
도 14는 상술한 각 실시예에 공통으로 적용 가능한 2개의 반도체 모듈의 실장 상태의 일례를 도시하는 단면도이다. 도 14에서는, 일례로서 2개의 반도체 모듈(2)을 사용한 예가 도시된다. 도 14에서는, 도 1의 라인 A-A를 따라 절단한 단면[도 3의 (A)에 상당하는 단면]으로 반도체 모듈(1)의 실장 상태가 도시된다.
2개의 반도체 모듈(2)은, 도 14에 도시하는 바와 같이, 상하 방향으로 서로 핀(54)측이 대향하는 관계로 설치되어도 된다. 이 경우, 도 14에 도시하는 바와 같이, 상하의 반도체 모듈(2)은, 유로 형성 부재(수로, 하우징 등)(100)에 공통의 볼트(110) 및 너트(111)에 의해 체결된다. 즉, 상하의 반도체 모듈(2)의 서로 대향하는 냉각판(501)의 체결부(521)에 대해 공통의 볼트(110) 및 너트(111)를 사용하여, 상하의 반도체 모듈(2)이 유로 형성 부재(100)에 체결된다. 이에 의해, 체결에 필요한 볼트(110) 등의 개수를 저감할 수 있다. 또한, 도 14에 도시하는 바와 같이, 2개의 반도체 모듈(2)이 상하 방향으로 서로 핀(54)측이 대향하는 관계로 설치되는 경우, 냉각 매체 유로(102)는 상하 방향에서는 상하의 반도체 모듈(2)의 냉각판(502)[핀(54)측의 면]에 의해 형성된다.
도 15는 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등을 포함하는 하이브리드 시스템(600)의 일례를 도시하는 개요도이다.
도시한 예에서는, 하이브리드 시스템(600)은, 전지(602)와, 인버터(610)와, 모터 제너레이터(620, 622)를 포함한다. 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등은, IPM(Intelligent Power Module)(612)으로서 실현되어도 된다. IPM(612)은, 인버터(610) 내부에 탑재되고, ECU(614)로부터의 신호에 의해 PWM 제어에 의해 교류(DC)와 직류(AC)간의 변환을 행한다. 또한, 도시한 예에서는, 인버터(610) 내부에 DC/DC 승압 컨버터(616)가 추가되어 있다.
이상, 본 발명의 바람직한 실시예에 대해 상세하게 설명하였지만, 본 발명은 상술한 실시예에 제한되는 일은 없고, 본 발명의 범위를 일탈하는 일 없이, 상술한 실시예에 다양한 변형 및 치환을 가할 수 있다.
예를 들어, 상술한 실시예에서는, 반도체 모듈(1)에 있어서의 반도체 소자(10)는, U상, V상, W상의 각 상부 아암 및 각 하부 아암의 총 6개의 아암을 구성하고 있지만, 반도체 모듈(1) 내에 실장되는 아암 수는 임의이다. 반도체 모듈(1)이, 예를 들어 2개의 모터(도 15 참조)를 구동하기 위한 인버터로서 구현화되는 경우, 반도체 소자(10)는 제1 모터용의 U상, V상, W상의 각 상부 아암 및 각 하부 아암, 제2 모터용의 U상, V상, W상의 각 상부 아암 및 각 하부 아암을 구성해도 된다. 또한, 하나의 아암에 대해, 병렬로 복수의 반도체 소자(10)가 실장되어도 된다.
또한, 반도체 모듈(1)은, 다른 구성(예를 들어, 모터 구동용 DC/DC 승압 컨버터의 소자의 일부)을 포함해도 되고, 또한 반도체 모듈(1)은, 반도체 소자(10)와 함께, 다른 소자(콘덴서, 리액터 등)를 포함해도 된다. 또한, 반도체 모듈(1)은, 냉각 구조가 필요한 모듈이면 임의이고, 인버터를 구성하는 반도체 모듈에 한정되는 일은 없다. 또한, 반도체 모듈(1)은, 차량용 인버터에 한정되지 않고, 다른 용도(철도, 에어 컨디셔너, 엘리베이터, 냉장고 등)로 사용되는 인버터로서 실현되어도 된다.
또한, 상술한 제1 실시예에 있어서, 반도체 모듈(1)이 Y 방향으로 복수개 배치되는 경우, 서로 인접하는 반도체 모듈(1)은, 서로에 대해 X 방향으로 오프셋되어 엇갈리게(지그재그 형상으로) 배치되어도 된다. 즉, 서로 인접하는 2개의 반도체 모듈(1) 중 한쪽의 체결부(52) 사이의 빈 영역(Y 방향의 단부에 있어서의 오목 영역)에, 다른 쪽의 반도체 모듈(1)의 체결부(52) 중 하나가 들어가는 형태로, 반도체 모듈(1)이 Y 방향으로 복수개 배치되어도 된다. 이 경우도, 도 10에 도시한 반도체 모듈(3)의 실장 상태의 경우와 같이, 2개 이상의 반도체 모듈(1)을 Y 방향으로 배열하여 실장하는 경우에, Y 방향에서 짧은 거리의 공간을 이용하여 효율적으로 실장할 수 있어, Y 방향의 공간 절약화(모듈 전체적인 소형화)를 도모할 수 있다.
1, 2, 3, 4, 5 : 반도체 모듈
10 : 반도체 소자
20 : 배선 부재
20a : 단자
22 : 배선 부재
22a : 단자
30 : 금속 블록
40 : 절연 시트
50, 501, 502, 503, 504 : 냉각판
50a : 냉각판의 하면
50b : 냉각판의 측면
50c : 냉각판의 상면
51 : 박육부
52, 521, 522, 524a, 524b : 체결부
53 : 체결 구멍
54, 543 : 핀
55 : 시일부
60 : 수지 몰드부
62 : 연장 측부
66 : 리브부
70 : 그리스
80 : 땜납층
82 : 땜납층
90 : 드라이브 기판
100 : 유로 형성 부재
102 : 냉각 매체 유로
110 : 볼트
120 : 시일재
504a : 금속판부
504b : 냉각판부
600 : 하이브리드 시스템
602 : 전지
610 : 인버터
612 : IPM
616 : DC/DC 승압 컨버터
620, 622 : 모터 제너레이터

Claims (12)

  1. 반도체 모듈이며,
    반도체 소자와,
    상기 반도체 소자에 접속되는 배선 부재와,
    상기 반도체 소자측의 제1 면과, 상기 제1 면과는 반대측의 제2 면을 갖는 냉각판이며, 제1 방향의 단부에 체결부를 갖는 냉각판과,
    상기 반도체 소자, 상기 배선 부재 및 상기 냉각판에 수지를 몰드하여 형성되는 몰드부와,
    상기 반도체 소자와 상기 냉각판의 반도체 소자측의 제1 면 사이에 설치되는 히트싱크부와,
    상기 히트싱크부와 상기 냉각판의 반도체 소자측의 제1 면 사이에 설치되는 절연재를 포함하고,
    상기 냉각판의 체결부가, 상기 몰드부로부터 노출되는 동시에, 상기 배선 부재의 단자가, 상기 제1 방향측에 직각인 제2 방향측으로 연장되는 형태로, 상기 몰드부로부터 노출되고,
    상기 히트싱크부 및 상기 절연재는, 상기 몰드부 내에 배치되고,
    상기 냉각판은, 상기 제2 면에 핀을 갖고,
    상기 절연재는, 상기 히트싱크부의 단부보다도 측방으로 연장되는 단부를 갖고,
    상기 냉각판의 핀은, 상기 히트싱크부의 단부보다도 중심측에 형성되는 것을 특징으로 하는, 반도체 모듈.
  2. 제1항에 있어서, 상기 배선 부재의 단자는 제1 방향으로만 몰드부로부터 노출되는, 반도체 모듈.
  3. 제1항에 있어서, 상기 배선 부재는, 리드 프레임을 사용하여 구성되는, 반도체 모듈.
  4. 제1항에 있어서, 상기 몰드부는, 상기 냉각판에 있어서의 상기 체결부가 존재하지 않는 영역에 있어서, 상기 냉각판의 제2 면과 동일 평면까지 연장되어 상기 냉각판의 측면에 밀착되는 연장 측부를 갖는, 반도체 모듈.
  5. 제4항에 있어서, 상기 냉각판의 제2 면은, 박육화된 박육부를 갖고,
    상기 몰드부의 연장 측부는, 상기 박육부에 있어서 상기 냉각판의 제2 면을 덮는, 반도체 모듈.
  6. 제1항에 있어서, 상기 냉각판의 제2 면과 냉각용 매체의 유로와의 사이에서 상기 체결부보다도 중심측에 시일부가 설치되는, 반도체 모듈.
  7. 제1항에 있어서, 상기 몰드부는, 상기 배선 부재의 단자가 노출되는 측부 영역에 있어서, 상기 측부 영역과 인접하는 측부 영역보다도 측방으로 돌출된 리브부를 갖는, 반도체 모듈.
  8. 제1항에 있어서, 상기 냉각판의 체결부는, 상기 제1 방향에서 양측의 단부에 각각 설치되고,
    상기 냉각판의 체결부는, 상기 냉각판의 단부에 있어서의 다른 영역보다도 상기 제1 방향으로 돌출된 영역 내에 형성되고,
    상기 몰드부는, 상기 제1 방향에서 상기 냉각판의 체결부보다도 상기 냉각판의 중심측에 설치되고,
    상기 냉각판에 있어서의 일측의 단부의 체결부는, 타측의 단부의 체결부에 대해 상기 제2 방향에서 오프셋된 위치에 형성되는, 반도체 모듈.
  9. 제1항에 있어서, 상기 냉각판의 체결부는, 상기 제1 방향에서 양측의 단부에 각각 설치되고,
    상기 냉각판의 체결부는, 상기 냉각판의 중앙부의 판 두께보다도 얇게 형성되고,
    상기 제1 방향에서 상기 냉각판의 일측의 단부의 체결부는, 상기 냉각판의 반도체 소자측의 제1 면과 동일한 높이이고, 상기 제1 방향에서 상기 냉각판의 타측의 단부의 체결부는, 상기 냉각판의 제2 면과 동일한 높이인, 반도체 모듈.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 냉각판은, 상기 체결부를 통해, 냉각 매체가 연통되는 냉각 매체 통로를 형성하는 유로 형성 부재에 체결되는, 반도체 모듈.
  11. 제1항 내지 제9항 중 어느 한 항에 기재된 반도체 모듈을 포함하는, 하이브리드 시스템.
  12. 삭제
KR1020137005364A 2010-09-02 2010-09-02 반도체 모듈 KR101451533B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/065061 WO2012029164A1 (ja) 2010-09-02 2010-09-02 半導体モジュール

Publications (2)

Publication Number Publication Date
KR20130043680A KR20130043680A (ko) 2013-04-30
KR101451533B1 true KR101451533B1 (ko) 2014-10-15

Family

ID=45772297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137005364A KR101451533B1 (ko) 2010-09-02 2010-09-02 반도체 모듈

Country Status (6)

Country Link
US (1) US8810026B2 (ko)
EP (1) EP2613350B1 (ko)
JP (1) JP5601373B2 (ko)
KR (1) KR101451533B1 (ko)
CN (1) CN103081098B (ko)
WO (1) WO2012029164A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
CN104160504B (zh) 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
JP5954410B2 (ja) 2012-03-28 2016-07-20 富士電機株式会社 半導体装置
JP5835466B2 (ja) * 2012-03-28 2015-12-24 富士電機株式会社 半導体装置
FI126026B (fi) * 2012-12-13 2016-05-31 Vacon Oy Tehoelektroniikkalaite ja sen jäähdytysjärjestely
WO2014141346A1 (ja) * 2013-03-15 2014-09-18 三菱電機株式会社 半導体装置
JP5955251B2 (ja) * 2013-03-18 2016-07-20 三菱電機株式会社 パワー半導体モジュール
US9449895B2 (en) 2013-05-03 2016-09-20 Infineon Technologies Ag Cooling system for molded modules and corresponding manufacturing methods
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP5991440B2 (ja) * 2013-09-10 2016-09-14 三菱電機株式会社 半導体装置、半導体モジュール
KR101337542B1 (ko) * 2013-09-13 2013-12-06 국방과학연구소 전기차량의 전기추진시스템
US9504191B2 (en) 2014-03-28 2016-11-22 Deere & Company Electronic assembly for an inverter
JP6233257B2 (ja) * 2014-04-15 2017-11-22 トヨタ自動車株式会社 電力変換器
JP2016092970A (ja) * 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
US9613885B2 (en) * 2015-03-03 2017-04-04 Infineon Technologies Ag Plastic cooler for semiconductor modules
WO2016150391A1 (zh) * 2015-03-23 2016-09-29 广东美的制冷设备有限公司 智能功率模块及其制造方法
US9980415B2 (en) 2015-08-20 2018-05-22 Toyota Motor Engineering & Manufacturing North America, Inc. Configurable double-sided modular jet impingement assemblies for electronics cooling
WO2017168756A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体装置
JP6920790B2 (ja) * 2016-05-24 2021-08-18 ローム株式会社 インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
WO2018001983A1 (en) * 2016-06-28 2018-01-04 Abb Schweiz Ag Cooled electronics package with stacked power electronics components
US10964622B2 (en) * 2017-05-24 2021-03-30 Mitsubishi Electric Corporation Semiconductor package
CN109524364B (zh) * 2017-09-19 2023-09-26 恩智浦美国有限公司 具有堆叠管芯的封装式集成电路和其方法
CN111406311A (zh) * 2017-11-10 2020-07-10 新电元工业株式会社 电子模块以及电子模块的制造方法
US10141862B1 (en) * 2018-03-20 2018-11-27 Ford Global Technologies, Llc Power supply device
US10734312B2 (en) 2018-07-18 2020-08-04 Nxp Usa, Inc. Packaged integrated circuit having stacked die and method for therefor
US11682606B2 (en) * 2019-02-07 2023-06-20 Ford Global Technologies, Llc Semiconductor with integrated electrically conductive cooling channels
CN109802579A (zh) * 2019-02-13 2019-05-24 浙江天毅半导体科技有限公司 一种集成模块驱动逆变器
US11335964B2 (en) * 2019-12-04 2022-05-17 National Chung-Shan Institute Of Science And Technology Battery module and cold plate thereof
WO2024013548A1 (en) * 2022-07-13 2024-01-18 Rimac Technology Llc Cooling device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070934A (ja) 2007-09-12 2009-04-02 Hitachi Ltd パワー半導体モジュール及びその製法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201277B2 (ja) * 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10294403A (ja) 1997-04-21 1998-11-04 Seiko Epson Corp 半導体装置
JP2001053205A (ja) * 1999-08-05 2001-02-23 Hitachi Ltd マルチチップモジュールの封止冷却装置
US6414867B2 (en) * 2000-02-16 2002-07-02 Hitachi, Ltd. Power inverter
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP3971296B2 (ja) * 2002-12-27 2007-09-05 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
JP2005191502A (ja) 2003-12-26 2005-07-14 Nichicon Corp 電子部品冷却装置
EP1805149A4 (en) * 2004-10-29 2009-07-01 Third Order Nanotechnologies I HETEROCYCLIC ANTI-AROMATIC CHROMOPHORE ARCHITECTURES
JP2007300114A (ja) * 2006-05-02 2007-11-15 Ngk Insulators Ltd 半導体装置部材及び半導体装置
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
JP2008103502A (ja) 2006-10-18 2008-05-01 Toyota Motor Corp 回路体
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2009021530A (ja) * 2007-07-13 2009-01-29 Sumitomo Electric Ind Ltd 絶縁性樹脂膜およびパワーモジュール
JP2009206191A (ja) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd パワーモジュール
JP5314933B2 (ja) 2008-06-02 2013-10-16 本田技研工業株式会社 電力変換装置
JP5171404B2 (ja) * 2008-06-05 2013-03-27 三菱電機株式会社 樹脂モールド型半導体モジュール
JP5344888B2 (ja) 2008-11-06 2013-11-20 三菱電機株式会社 半導体装置
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP2010177529A (ja) 2009-01-30 2010-08-12 Honda Motor Co Ltd パワーモジュールのシール部構造
JP5601374B2 (ja) * 2010-09-02 2014-10-08 トヨタ自動車株式会社 半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070934A (ja) 2007-09-12 2009-04-02 Hitachi Ltd パワー半導体モジュール及びその製法

Also Published As

Publication number Publication date
CN103081098B (zh) 2015-08-05
WO2012029164A1 (ja) 2012-03-08
JPWO2012029164A1 (ja) 2013-10-28
CN103081098A (zh) 2013-05-01
EP2613350A1 (en) 2013-07-10
EP2613350A4 (en) 2016-04-13
US20130154081A1 (en) 2013-06-20
US8810026B2 (en) 2014-08-19
EP2613350B1 (en) 2019-07-31
KR20130043680A (ko) 2013-04-30
JP5601373B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
KR101451533B1 (ko) 반도체 모듈
KR101533895B1 (ko) 반도체 모듈
JP5273101B2 (ja) 半導体モジュールおよびその製造方法
US8742556B2 (en) Semiconductor module
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US9236330B2 (en) Power module
US9088226B2 (en) Power module for converting DC to AC
JP4680816B2 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
JP6503909B2 (ja) 半導体装置
WO2021261136A1 (ja) パワーモジュール及びこれを用いた電力変換装置
WO2012046578A1 (ja) 半導体装置及び半導体装置の生産方法
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
JP7526697B2 (ja) 電力変換装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
WO2023149144A1 (ja) 半導体装置
US20220165712A1 (en) Power module
WO2021015050A1 (ja) 電気回路装置
CN103988295A (zh) 用于高功率电子元件封装含微通道的引线框架焊盘及封装结构和工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5