JP2010169614A - 電子デバイスおよび電子モジュール、並びにそれらの製造方法 - Google Patents

電子デバイスおよび電子モジュール、並びにそれらの製造方法 Download PDF

Info

Publication number
JP2010169614A
JP2010169614A JP2009013982A JP2009013982A JP2010169614A JP 2010169614 A JP2010169614 A JP 2010169614A JP 2009013982 A JP2009013982 A JP 2009013982A JP 2009013982 A JP2009013982 A JP 2009013982A JP 2010169614 A JP2010169614 A JP 2010169614A
Authority
JP
Japan
Prior art keywords
lead frame
electronic device
resin body
mounting side
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009013982A
Other languages
English (en)
Inventor
Shojiro Kitamura
昇二郎 北村
Akitoshi Hara
明稔 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2009013982A priority Critical patent/JP2010169614A/ja
Publication of JP2010169614A publication Critical patent/JP2010169614A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Gyroscopes (AREA)

Abstract

【課題】精度良く素子を立たせることができる電子デバイスを提供する。
【解決手段】電子デバイス100は、樹脂体40と、一の面42側に形成された第1リードフレーム10と、一の面42と対向する他の面44側に形成された第2リードフレーム20と、樹脂体40によって封止された電気素子であって、第1表面50は、第1リードフレーム10の面と、樹脂体40の一の面42と、を有し、第2表面52は、第2リードフレーム20の面と、樹脂体40の他の面44と、を有し、搭載側面54は、樹脂体40の第1リードフレーム10と第2リードフレーム20との間の面46を有し、第1表面50の第1リードフレーム10の面は、第1表面50の搭載側面54に隣接する第1端部に配置され、第2表面52の第2リードフレーム20の面は、第2表面52の搭載側面54に隣接する第2端部に配置され、第1リードフレーム10は、電気素子に電気的に接続されている。
【選択図】図16

Description

本発明は、電子デバイスおよび電子モジュール、並びにそれらの製造方法に関する。
加速度センサー、ジャイロセンサーまたは慣性センサーのようなセンサー素子には、センシングを行う軸があるため、横置きの素子であっても縦置きにしなければならない場合があり、しかも、正確に立たせる必要がある。特許文献1には、リードフレームを使用して横置きの素子を縦置きにパッケージングすることが開示されているが、ワイヤーボンディングを接続してからリードを曲げるので接続信頼性に劣る。特許文献2には、回路基板に端子を差し込んでディップ法によって、はんだ付けを行うことが開示されているが、精度良く立たせることは難しい。このような問題は、センサー素子に限らず、正確に素子を立たせる要求のある全ての電子デバイスについて生じ得る。
特開平10−253652号公報 特開2004−361175号公報
本発明の目的の1つは、精度良く素子を立たせることができる電子デバイスおよびその製造方法を提供することにある。また、本発明の目的の1つは、上記電子デバイスを有する電子モジュールおよびその製造方法を提供することにある。
本発明に係る電子デバイスは、
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成された第1リードフレームと、
前記樹脂体の前記一の面と対向する他の面側に形成された第2リードフレームと、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の前記一の面と、を有し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の前記他の面と、を有し、
前記搭載側面は、前記樹脂体の前記第1リードフレームと前記第2リードフレームとの間の面を有し、
前記第1表面の前記第1リードフレームの面は、前記第1表面の少なくとも前記搭載側面に隣接する第1端部に配置され、
前記第2表面の前記第2リードフレームの面は、前記第2表面の少なくとも前記搭載側面に隣接する第2端部に配置され、
前記第1リードフレームは、前記電気素子に電気的に接続されている。
本発明に係る電子デバイスは、精度良く素子を立たせることができる。
なお、本発明に係る記載では、「電気的に接続」という文言を、例えば、「特定の部材(以下「A部材」という)に「電気的に接続」された他の特定の部材(以下「B部材」という)」などと用いている。本発明に係る記載では、この例のような場合に、A部材とB部材とが、直接接して電気的に接続されているような場合と、A部材とB部材とが、他の部材を介して電気的に接続されているような場合とが含まれるものとして、「電気的に接続」という文言を用いている。
本発明に係る電子デバイスにおいて、

前記第1表面の前記第1リードフレームの面は、前記第1端部のみに配置され、
前記第2表面の前記第2リードフレームの面は、前記第2端部のみに配置されていることができる。
本発明に係る電子デバイスにおいて、
前記電気素子の前記第1リードフレーム側の面には、前記第1リードフレームと電気的に接続される複数の端子が設けられ、
前記第1表面の前記第1リードフレームの面は、前記複数の端子の各々に対向して配置されていることができる。
本発明に係る電子デバイスにおいて、
前記第1リードフレームは、第1部分と、第2部分と、を有し、
前記第1部分の厚みは、前記第2部分の厚みより大きく、
前記第1部分は、前記第1表面の前記第1リードフレームの面を構成しており、
前記第2部分は、前記第1表面において、前記樹脂体に覆われており、
前記第2リードフレームは、第3部分と、第4部分と、を有し、
前記第3部分の厚みは、前記第4部分の厚みより大きく、
前記第3部分は、前記第2表面の前記第2リードフレームの面を構成しており、
前記第4部分は、前記第2表面において、前記樹脂体に覆われていることができる。
本発明に係る電子デバイスにおいて、
前記第1リードフレームは、前記搭載側面の一部を構成する部分を有し、
前記第2リードフレームは、前記搭載側面の一部を構成する部分を有することができる。
本発明に係る電子デバイスにおいて、
前記第1表面の前記第1リードフレームの面は、前記第1表面の周縁から間隔をあけて配置され、
前記第2表面の前記第2リードフレームの面は、前記第2表面の周縁から間隔をあけて配置されていることができる。
本発明に係る電子デバイスにおいて、
前記第1表面の前記第1リードフレームの面は、前記第1表面の前記搭載側面に隣接して配置され、
前記第2表面の前記第2リードフレームの面は、前記第2表面の前記搭載側面に隣接して配置されていることができる。
本発明に係る電子デバイスにおいて、
前記第2リードフレームは、前記電気素子に電気的に絶縁されていることができる。
本発明に係る電子デバイスにおいて、
前記第1表面と前記第2表面とは、平行であり、
前記第1表面の前記第1端部に配置された前記第1リードフレームの面と、前記第2表面の前記第2端部に配置された前記第2リードフレームの面とは、前記第1表面と前記第2表面との中間にある前記第1表面および前記第2表面に平行な面を基準として、面対称の位置にあることができる。
本発明に係る電子デバイスにおいて、
前記電気素子は、慣性センサー素子であることができる。
本発明に係る電子モジュールは、
本発明に係る電子デバイスと、
第1ランドおよび第2ランドを有し、前記電子デバイスが搭載された回路基板と、
を含み、
前記電子デバイスは、前記搭載側面を前記回路基板に向けて搭載され、
前記第1リードフレームは、ろう材によって前記第1ランドと接合され、
前記第2リードフレームは、ろう材によって前記第2ランドと接合されている。
本発明に係る電子デバイスの製造方法は、
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスの製造方法であって、
第1リードフレームと第2リードフレームとの間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置し、前記第1リードフレームと前記電気素子とを電気的に接続する工程と、
前記第1リードフレームと第2リードフレームとの間で、樹脂体によって前記電気素子を封止する工程と、
前記第1リードフレーム、前記第2リードフレーム、および前記樹脂体を、一体的に、断面が平坦になるように切断する工程と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の面と、から形成し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の面と、から形成し、
前記搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成し、
前記切断する工程では、
前記第1リードフレームの面が、前記第1表面の少なくとも前記搭載側面に隣接する端部に配置されるように切断し、
前記第2リードフレームの面が、前記第2表面の少なくとも前記搭載側面に隣接する端部に配置されるように切断する。
本発明に係る電子デバイスの製造方法において、
前記切断する工程では、
前記第1表面の前記第1リードフレームの面を切断して、前記第1リードフレームの面を前記搭載側面に隣接するように配置し、
前記第2表面の前記第2リードフレームの面を切断して、前記第2リードフレームの面を前記搭載側面に隣接するように配置することができる。
本発明に係る電子デバイスの製造方法において、
前記切断する工程では、
前記第1表面の前記第1リードフレームの面を避けて切断して、前記第1リードフレームの面を、前記第1表面の周縁から間隔をあけて配置し、
前記第2表面の前記第2リードフレームの面を避けて切断して、前記第2リードフレームの面を、前記第2表面の周縁から間隔をあけて配置することができる。
本発明に係る電子モジュールの製造方法は、
本発明に係る電子デバイスであって、複数の前記第1表面の前記第1リードフレームの面と、複数の前記第2表面の前記第2リードフレームの面と、を有する電子デバイスを用意する工程と、
複数の第1のランドと、複数の第2のランドと、を有する回路基板を用意する工程と、
前記電子デバイスを、前記搭載側面を前記回路基板に向けて、前記回路基板に搭載し、複数の前記第1リードフレームの面および複数の前記第2リードフレームの面を、ろう接合によって、前記複数の第1のランドおよび前記複数の第2のランドに接合する工程と、
を含み、
前記第1表面と前記第2表面とは、平行であり、
前記第1表面の前記第1端部に配置された前記第1リードフレームの面と、前記第2表面の前記第2端部に配置された前記第2リードフレームの面とは、前記第1表面と前記第2表面との中間にある前記第1表面および前記第2表面に平行な面を基準として、面対称の位置にあり、
前記複数の第1のランドと、前記複数の第2のランドとは、線対称の位置に配列され、
前記接合する工程では、前記ろう接合時のセルフアライメント効果によって、前記電子デバイスの前記回路基板に対する位置合わせを行う。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. 第1の実施形態
1.1. 第1の実施形態に係る電子デバイス
まず、第1の実施形態に係る電子デバイス100について、図面を参照しながら説明する。図1(A)は、電子デバイス100を模式的に示す平面図である。図1(B)は、電子デバイス100を模式的に示す側面図である。図1(C)は、電子デバイス100を模式的に示す底面図である。図2および図3は、電子デバイス100を模式的に示す断面図である。なお、図2は、図1(A)〜図1(C)に示す電子デバイス100のII−II線断面図であり、図3は、図1(A)〜図1(C)に示す電子デバイス100のIII−III線断面図である。
電子デバイス100は、図1に示すように、相互に反対を向く第1表面50と第2表面52と、第1表面50および第2表面52に接続する搭載側面54と、を含む外形形状を有する。第1表面50と第2表面52とは、対向している。第1表面50と第2表面52とは、例えば平行である。第1表面50および第2表面52は、例えば、平坦な面である。搭載側面54は、平坦な面である。搭載側面54は、搭載時の底面であり、これと反対の搭載上端面56も平坦な面である。
電子デバイス100は、図2および図3に示すように、第1リードフレーム10と、第2リードフレーム20と、電気素子30と、樹脂体40と、を含む。
樹脂体40は、電気的に絶縁体である。樹脂体40は、例えば、エポキシ系の熱硬化樹脂である。樹脂体40の形状は、例えば、直方体(立方体である場合も含む)である。樹脂体40は、第1面42と、第1面42と対向する第2面44と、第1面42と第2面44とに接続する第3面46と、を有する。例えば、第1面42と第2面44とは、平行であり、第3面46は、第1面42および第2面44に対して直角である。第1面42は、図1(C)に示すように、第1表面50を構成している。第2面44は、図1(A)に示すように、第2表面52を構成している。第3面46は、図1(B)に示すように、搭載側面54を構成している。第3面46は、樹脂体40の第1リードフレーム10と第2リードフレーム20との間の面を有することができる。
第1リードフレーム10は、図2および図3に示すように、樹脂体40の第1面42側に形成されている。第1リードフレーム10は、例えば、銅合金、鉄にニッケルが42%含有された合金である42アロイ、などの金属材料から構成されている。第1リードフレーム10は、第1部分12と第2部分14とを有することができる。第1部分12の厚みは、第2部分14の厚みより大きい。第1部分12の厚みは、例えば、第2部分14の厚みの2倍程度である。第1部分12は、図1(C)に示すように、第1表面50の一部を構成している。第1表面50の第1部分12の面は、第1表面50の少なくとも搭載側面54に隣接する端部に(隣接して)配置されている。図示の例では、第1部分12の面は、第1表面50の搭載側面54に隣接する端部のみに配置されている。第1部分12の面は、複数設けられることができ、その数は特に限定されない。第2部分14は、第1表面50において、樹脂体40に覆われている。第2部分14は、パッド部13と配線部15とを有することができる。パッド部13の幅は、配線部15の幅より大きい。パッド部13は、第1部分12と連続していてもよいし、配線部15を介して第1部分12と連続していてもよい。パッド部13によって、第1リードフレーム10は、電気素子30と電気的に接続されることができる。第2部分14は、さらに、第1部分12に隣接する突起部16を有していてもよい。
第2リードフレーム20は、図2および図3に示すように、樹脂体40の第2面44側に形成されている。第2リードフレーム20は、第1リードフレーム10の説明で列挙した材料から構成されている。第2リードフレーム20は、第3部分22と第4部分24とを有することができる。第3部分22の厚みは、第4部分24の厚みより大きい。第3部分22の厚みは、例えば、第4部分24の厚みの2倍程度である。第3部分22は、図1(A)に示すように、第2表面52の一部を構成している。第2表面52の第3部分22の面は、第2表面52の少なくとも搭載側面54に隣接する端部に(隣接して)配置されている。図示の例では、第3部分22の面は、第2表面52の搭載側面54に隣接する端部のみに配置されている。第3部分22の面は、複数設けられることができ、その数は特に限定されない。第4部分24は、第2表面52において、樹脂体40に覆われている。第4部分24は、配線部25を有することができる。配線部25は、第3部分22と連続していてもよい。第4部分24は、さらに、第3部分22に隣接する突起部26を有していてもよい。
図1(A)および図1(C)に示すように、第1表面50の第1部分12の面と、第2表面52の第3部分22の面とは、同じ形状を有することができる。すなわち、第1表面50の第1部分12の面と、第2表面52の第3部分22の面とは、第1表面50または第2表面52に関して(第1表面50と第2表面52との中間にあり、第1表面50および第2表面52に平行な面(図示せず)を基準面として)、面対称の位置に配置されている。第1部分12と第3部分22とは、図1(B)に示すように、搭載側面54の一部を構成していてもよい。
電気素子30は、図2に示すように、樹脂体40によって封止されている。電気素子30は、素子片32(例えば圧電振動片)およびこれを封止するパッケージ34(例えばセラミックスからなる)を含み、さらにIC35が封止されていてもよい。図示の例では、パッケージ34は、ベース36および蓋38を含み、ベース36が端子31を介して第1リードフレーム10に固定されている。電気素子30は、慣性センサー(例えば、直線加速度を測定する加速度センサーまたは角速度を測定するジャイロセンサーなど)である。慣性センサーには方位依存性がある。例えば、加速度センサーでは検出軸の方向に沿った加速度が検出され、ジャイロセンサーでは回転軸を中心とする角速度が検出される。機能を適正に果たすには、これらの軸を正確な方向に向けて電気素子30を配置する必要がある。そのため、電気素子30は、多面体の外形形状を有して最も広い面が第1リードフレーム10および第2リードフレーム20を向くように配置されている。すなわち、電気素子30の最も広い面は、第1リードフレーム10および第2リードフレーム20と、対向している。なお、素子片32は、電気素子30の外形(パッケージ34の外形)に対して正確に配置されている。例えば、加速度センサーの素子片32の検出軸が電気素子30の最も広い面と平行になるように配置されたり、ジャイロセンサーの素子片32の検出回転軸が電気素子30の最も広い面と直交するように配置されたりしている。電気素子30は、端子31を介して、第1リードフレーム10(より具体的には図1(C)に示すパッド部15)に電気的に接続されている。電気素子30の端子31は、複数設けられることができ、その数は特に限定されない。図2に示すように、電気素子30の端子31と第1リードフレーム10とは対向してもよいし、両者が対向しない形態(図示せず)であってもよく、後者の場合はワイヤーによって電気的接続を図ってもよい。第2リードフレーム20は、電気素子30に電気的に絶縁されていてもよいし、電気素子30に電気的に接続されていてもよい。
電子デバイス100は、例えば、以下の特徴を有する。
電子デバイス100では、第1表面50の第1リードフレーム10の面(第1部分12の面)、および第2表面52の第2リードフレーム20の面(第3部分22の面)は、搭載側面54に隣接して配置されていることができる。そのため、搭載側面54を下にして配置しても電気的な接続が可能である。これにより、最も広い面がリードフレーム10,20を向くように配置されている電気素子30を、搭載側面54を下にすることで、後述する図16に示すように、立てて実装(縦置き実装)することができる。より具体的には、例えば、はんだによる接合において、リードフレーム10,20(第1部分12、第3部分22)に対して、はんだが立ち上がりやすく、実装に好都合となる。
電子デバイス100では、第1表面50において、第1リードフレーム10の第1部分12のみが露出され、第2部分14は樹脂体40によって覆われている。すなわち、縦置き実装を行ったときに、回路基板の配線と電気的に接続する部分のみが露出されている。そのため、アンカー効果により、第1リードフレーム10は、樹脂体40から剥離し難い。さらに、第1部分12に隣接する突起部16によって、上記効果を高めることができる。第2表面52における第2リードフレーム20についても、同様のことがいえる。
1.2. 第1の実施形態に係る電子デバイスの製造方法
(1)次に、第1の実施形態に係る電子デバイス100の製造方法について、図面を参照しながら説明する。図4および図5は、電子デバイス100の製造工程を模式的に示す断面図である。
図4(A)に示すように、上型60および下型62を準備する。上型60には、吸着口64を介して、エアー吸着によって第2リードフレーム20を吸着する。第2リードフレーム20の穴28に上型60のピン66を入れて第2リードフレーム20の位置合わせをする。下型62には離型シート68を配置する。
図4(B)に示すように、離型シート68の上に、第1リードフレーム10を配置する。第1リードフレーム10の穴18に下型62のピン66を入れて第1リードフレーム10の位置合わせをする。第1リードフレーム10の上に、複数の電気素子30を配置する。その際に、電気素子30と離型シート68との間には、例えば空隙70が形成される。電気素子30は、最も広い面がリードフレーム10,20を向くように配置する。また、第1リードフレーム10と電気素子30とを電気的に接続する。
図4(C)に示すように、リードフレーム10,20の間に電気素子30が配置されるように、上型60および下型62をクランプする。
図4(D)に示すように、注入口72からキャビティーに樹脂体40(厳密にはこの時点は樹脂前駆体)を注入し、リードフレーム10,20の間で、電気素子30を封止する。
図5(A)に示すように、樹脂体40をキュアする。
図5(B)に示すように上型60および下型62を開き、図5(C)に示すように、リードフレーム10,20の間で複数の電気素子30が封止された封止体48を取り出す。
図5(D)に示すように、封止体48に一体化している不要な樹脂部分49を除去する(ゲートブレークまたはランナーブレーク)。次に、樹脂体48をダイシングテープ74上に配置する。
図5(E)に示すように、リードフレーム10,20および樹脂体40を、一体的に切断する。切断には、ダイサー等のカッターを使用することができる。切断は、第1リードフレーム10(第1部分12)を、第1表面50の搭載側面54に隣接して配置するように行う(図1(C)参照)。また、第2リードフレーム20(第3部分22)を、第2表面52の搭載側面54に隣接して配置されるように行う(図1(A)参照)。切断は、断面が平坦になるように、また、断面が第1表面50および第2表面52に対して直角になるように行う。
切断によって、複数の電子デバイス100が、隣同士の電子デバイス100の切断面が対向した状態で得られる。対向した切断面は、搭載側面54と搭載上端面56であってもよいし、搭載側面54同士であってもよいし、搭載上端面56同士であってもよい(図1(A)〜図1(C)参照)。いずれの場合であっても、対向する切断面の一方が平坦であれば、他方も平坦になる。
以上の工程により、電子デバイス100を製造することができる。
電子デバイス100の製造方法によれば、リードフレーム10,20を用いて電子デバイス100を形成することができる。リードフレーム10,20は、例えば有機基板に比べて安価である。したがって、電子デバイス100の製造方法によれば、低コストで、電子デバイス100を得ることができる。
さらに、リードフレーム10,20自体の加工プロセスは、例えば有機基板に比べて簡易である。すなわち、有機基板では、例えば基板に電極を形成するプロセスが必要であるが、リードフレーム10,20は、それ自体が導電性の金属からなることができるため、そのようなプロセスを行う必要がない。そのため、リードフレーム10,20は、有機基板に比べて、精度良く形成されることができ、例えば、第1リードフレーム10に対する第2リードフレーム20の合わせずれを小さくすることができる。したがって、電子デバイス100の製造方法によれば、精度の良い電子デバイス100を得ることができる。
(2)次に、電子デバイス100の変形例に係る製造方法について、図面を参照しながら説明する。図6および図7は、電子デバイス100の変形例の製造工程を模式的に示す断面図である。以下、電子デバイス100の変形例に係る製造方法において、上述の電子デバイス100の製造方法で説明した構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
図6(A)に示すように、下型162に離型シート168を配置する。次に、第1リードフレーム10および電子素子30を、離型シート168上に配置する。その際、第1リードフレーム10の穴18に下型162のピン166を入れて、第1リードフレーム10の位置合わせをする。
図6(B)に示すように、下型162の上方に第2リードフレーム20を配置する。第2リードフレーム20の穴28に下型162のピン166を入れて、第2リードフレーム20の位置合わせをする。
図6(C)に示すように、第2リードフレーム20上に上型160を配置し、上型160および下型162をクランプする。次に、貫通孔172を介して、キャビティーの排気を行う。
図6(D)に示すように、貫通孔172からキャビティーに樹脂体40(厳密にはこの時点は樹脂前駆体)を注入し、リードフレーム10,20の間で、電気素子30を封止する。
図7(A)に示すように、樹脂体40をキュアする。
図7(B)に示すように、上型160および下型162を開き、図7(C)に示すように、リードフレーム10,20の間で複数の電気素子30が封止された封止体48を取り出す。次に、樹脂体48をダイシングテープ174上に配置する。
図7(D)に示すように、リードフレーム10,20および樹脂体40を、一体的に切断する。
以上の工程により、電子デバイス100を製造することができる。
電子デバイス100の変形例に係る製造方法によれば、樹脂体40を注入する前に、キャビティーを排気することができる。そのため、確実にキャビティー内に樹脂体40を充填させることができる。すなわち、信頼性の高い電子デバイス100を得ることができる。
1.3. 第1の実施形態の変形例に係る電子デバイス
(1)次に、第1の実施形態の第1変形例に係る電子デバイス200について、図面を参照しながら説明する。図8(A)は、電子デバイス200を模式的に示す平面図であり、図1(A)に対応している。図8(B)は、電子デバイス200を模式的に示す底面図であり、図1(C)に対応している。図9は、電子デバイス200を模式的に示す断面図であり、図3に対応している。図10は、電子デバイス200の製造工程を模式的に示す平面図である。なお、図9は、図8(A)および図8(B)に示す電子デバイス200のIX−IX線断面図である。以下、第1の実施形態の第1変形例に係る電子デバイス200において、第1の実施形態に係る電子デバイス100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。このことは、以下に示す第1の実施形態の第2変形例に係る電子デバイス300の説明についても同じである。
電子デバイス200では、図8(B)および図9に示すように、第1表面50において、第1リードフレーム10の第1部分212の面が、搭載側面54に隣接し、かつ、搭載上端面56にも隣接している。図8(B)に示すように、複数の搭載側面54に隣接する第1部分212と、複数の搭載上端面56に隣接する第1部分212とは、例えば、互いに対向している。
同様に、図8(A)および図9に示すように、第2表面52において、第2リードフレーム20の第3部分222の面が、搭載側面54に隣接し、かつ、搭載上端面56にも隣接している。図8(A)に示すように、複数の搭載側面54に隣接する第3部分222と、複数の搭載上端面56に隣接する第3部分222とは、例えば、互いに対向している。
電子デバイス200の製造方法では、図10に示すように、切断線L1に沿って、第1表面50における第1リードフレーム10の第1部分212、第2表面52における第2リードフレーム20の第3部分222(図示せず)、および樹脂体40を一体的に切断して、複数の電子デバイス200を得る。
電子デバイス200の製造方法によれば、第1部分212および第3部分222を切断するので、確実に、切断端部まで第1部分212および第3部分222が配置される形状となる。したがって、回路基板に対して、搭載側面54を下にして縦置き実装するにあたって、回路基板のランドに第1部分212および第3部分222が極めて近接する状態となる。このため、例えば、はんだによる接合において、リードフレーム10,20(第1部分212、第3部分222)に対して、はんだが立ち上がりやすく、いっそう実装に好都合となる。
なお、電子デバイス100の製造方法においても、第1部分12および第3部分22を切断すれば、第1部分12と第3部分22が切断端部まで確実に配置される形状となる。その場合、電子デバイス100は、回路基板に対して、搭載側面54を下にして縦置き実装するにあたって、回路基板のランドに第1部分12および第3部分22が極めて近接する状態となる。このため、例えば、はんだによる接合において、リードフレーム10、20(第1部分12、第2部分22)に対して、はんだが立ち上がりやすく、実装に好都合となる。
(2)次に、第1の実施形態の第2変形例に係る電子デバイス300について、図面を参照しながら説明する。図11(A)は、電子デバイス300を模式的に示す平面図であり、図1(A)に対応している。図11(B)は、電子デバイス300を模式的に示す底面図であり、図1(C)に対応している。図12は、電子デバイス300を模式的に示す断面図であり、図3に対応している。図13は、電子デバイス300の製造工程を模式的に示す平面図である。なお、図12は、図11(A)および図11(B)に示す電子デバイス300のXII−XII線断面図である。
電子デバイス300では、図11(B)および図12に示すように、第1リードフレーム10の第1部分12は、第1表面50において、第1表面50の周縁から間隔をあけて配置されている。例えば、図11(B)に示すように、第1部分12は、第2部分14の配線部315を介して、第1表面50の周縁から間隔をあけて配置されている。
同様に、図11(A)および図12に示すように、第2リードフレーム20の第3部分22は、第2表面52において、第2表面52の周縁から間隔をあけて配置されている。例えば、図11(A)に示すように、第3部分22は、第4部分24の配線部325を介して、第2表面52の周縁から間隔をあけて配置されている。
電子デバイス300の製造方法では、図13に示すように、切断線L2に沿って、第1表面50における第1リードフレーム10の第2部分14、第2表面52における第2リードフレーム20の第4部分24(図示せず)、および樹脂体40を一体的に切断して、複数の電子デバイス300を得る。すなわち、第1リードフレーム10の第1部分12、および第2リードフレーム20の第3部分22は、切断されない。
電子デバイス300の製造方法によれば、リードフレーム10,20のバリの発生を防止することができる。バリは、リードフレームとダイシングテープとが接している箇所を切断することによって特に発生するが、電子デバイス300の製造方法によれば、ダイシングテープと接している第1部分12および第3部分22は切断されない。したがって、上記のような問題が生じ難い。
2. 第2の実施形態
2.1. 第2の実施形態に係る電子デバイス
次に、第2の実施形態に係る電子デバイス400について、図面を参照しながら説明する。図14は、電子デバイス400を模式的に示す底面図であり、図1(C)に対応している。図15は、電子デバイス400を模式的に示す断面図であり、図2に対応している。なお、図15は、図14に示す電子デバイス400のXV−XV線断面図である。以下、第2の実施形態に係る電子デバイス400において、第1の実施形態に係る電子デバイス100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
電子デバイス400では、図14および図15に示すように、第1リードフレーム10の第1部分412は、搭載側面54に隣接する端部のみならず、電子デバイス100のパッド部13に相当する位置にも配置されている(図1(C)参照)。第1部分412は、図15に示すように、搭載側面54に隣接する端部にのみならず、電気素子30の複数の端子31に対向している部分にも配置されているともいえる。第1部分412で形成されたパッド部を介して、電気素子30は、第1リードフレーム10と電気的に接続される。
電気デバイス400では、上記の形状を有するため、電気素子30単体で電気的特性を検査し、さらに、電気素子30を樹脂体40で封止した電子デバイス400として電気的特性を検査する場合に、容易に検査を行うことができる。すなわち、電気素子30単体の検査と、電子デバイス400の検査と、において、同じまたは似た形状のソケット(検査時に、電気素子30または電子デバイス400を固定する物)を使用することができる。さらに、同じ形状のプローブの検査装置を使用することができる。そのため、両者を容易に検査することができ、検査工程の低コスト化を図ることができる。
2.2. 第2の実施形態に係る電子デバイスの製造方法
第2の実施形態に係る電子デバイス400の製造方法は、基本的に、第1の実施形態に係る電子デバイス100の製造方法と同じである。よって、その説明を省略する。
3. 第3の実施形態
3.1. 第3の実施形態に係る電子モジュール
次に、第3の実施形態に係る電子モジュール500について、図面を参照しながら説明する。図16は、電子モジュール500を模式的に示す断面図である。以下、第3の実施形態に係る電子モジュール500において、第1の実施形態に係る電子デバイス100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。このことは、以下に示す電子モジュール500の製造方法の説明についても同じである。
電子モジュール500は、図16に示すように、例えば上述した電子デバイス100と、第1ランド504および第2ランド506を有する回路基板502と、を含む。電子デバイス500は、搭載側面54を回路基板502に向けて、搭載上端面56を上に向けて、回路基板50に搭載されている(縦置き)。この場合、搭載上端面56が平坦になっていると、吸着マウンターを使用して搭載することが可能になる。第1リードフレーム10の第1部分12、および第2リードフレーム20の第3部分22は、それぞれ、ろう材508によって、第1ランド504および第2ランド506と接合(電気的に接続)されている。より具体的には、第1部分12および第3部分22は、それぞれランド504,506の上で立ち上がっている。そして、樹脂体40の第3面46と、第1部分12および第3部分22とが、電子デバイス100の回路基板502に水平な方向(例えば重力方向に直交する方向)に移動しないように支持されている。この支持は、電子デバイス100の両面(第1表面50および第2表面52)にてなされるので安定した支持が可能になる。この効果は、搭載側面54の端部に配置される第1部分12および第3部分22が面対称であると、いっそう高まる。
3.2. 第3の実施形態に係る電子モジュールの製造方法
次に、第3の実施形態に係る電子モジュール500の製造方法について、図面を参照しながら説明する。図17および図18は、電子モジュール500の製造工程を模式的に示す断面図である。
図17に示すように、複数の第1のランド504および複数の第2のランド506を有する回路基板502を用意する。複数の第1のランド504と複数の第2のランド506は線対称の位置に配列(例えば平行に配列)されている。詳しくは、第1グループの複数の第1のランド514と、第1グループの複数の第2のランド516とが、線L10を基準として線対称の位置に配列されている。第2グループの複数の第1のランド524と、第2グループの複数の第2のランド526とが、線L20を基準として線対称の位置に配列されている。線L10,L20は、直角に配置されている。
図18に示すように、第1表面50において複数の第1リードフレーム10の面(第1部分12)を有し、第2表面52において複数の第2リードフレーム20の面(第3部分22)を有する、第1電子デバイス101および第2の電子デバイス102を用意する。電子デバイス101,102は、例えば上述した電子デバイス100である。電子デバイス101,102のそれぞれにおいて、第1部分12および第3部分22は平行であり、複数の第1部分12と複数の第3部分22とは、第1表面50と第2表面52との中間にある表面50,52に平行な面(線L10,L20を含む面S10,S20)を基準面として、面対称の位置にある。また、第1部分12と第3部分22とは、同一形状の表面を有する。
図18に示すように、電子デバイス101,102を、搭載側面(図の裏面側)を回路基板502に向けて、回路基板502に搭載し、第1部分12および第3部分22を、ろう接合によって、複数の第1のランド504および複数の第2のランド506に接合する。
電子モジュール500の製造方法によれば、ろう接合時のセルフアライメント効果によって、電子デバイス101,102の回路基板502に対する位置合わせを行うことができる。なお、第1ランド504と第1部分12との、線L10に沿った方向の幅が同じであり、第2ランド506と第3部分22との、線L20に沿った方向の幅が同じであると、セルフアライメント効果が高い。
4. 第4の実施形態
4.1. 第4の実施形態に係る電子モジュール
次に、第4の実施形態に係る電子モジュール600について、図面を参照しながら説明する。図19は、電子モジュール600を模式的に示す断面図である。以下、第4の実施形態に係る電子モジュール600において、第3の実施形態に係る電子モジュール500の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
図19に示すように、電子モジュール600では、上述した電子デバイス400を、搭載側面54を回路基板502に向けて、回路基板502に搭載することができる(縦置き)。なお、図19に示す電子モジュール600の電子デバイス400は、図14に示す電子デバイス400のXIX−XIX線断面図に相当する。
さらに、第4の実施形態の変形例に係る電子モジュール620として、図20に示すように、電子デバイス400を第1表面50を回路基板502に向けて、回路基板502に搭載することもできる(横置き)。この場合、第1リードフレーム10の第1部分412は、ろう材508によって、回路基板502上の第3ランド622と、接合(電気的に接続)される。
4.2. 第4の実施形態に係る電子モジュールの製造方法
第4の実施形態に係る電子モジュール600の製造方法は、基本的に、第3の実施形態に係る電子モジュール500の製造方法と同じである。よって、その説明を省略する。
なお、上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
第1の実施形態に係る電子デバイスを模式的に示す平面図、側面図、底面図。 第1の実施形態に係る電子デバイスを模式的に示す断面図。 第1の実施形態に係る電子デバイスを模式的に示す断面図。 第1の実施形態に係る電子デバイスの製造工程を模式的に示す断面図。 第1の実施形態に係る電子デバイスの製造工程を模式的に示す断面図。 第1の実施形態に係る電子デバイスの変形例の製造工程を模式的に示す断面図。 第1の実施形態に係る電子デバイスの変形例の製造工程を模式的に示す断面図。 第1の実施形態の第1変形例に係る電子デバイスを模式的に示す平面図、底面図。 第1の実施形態の第1変形例に係る電子デバイスを模式的に示す断面図。 第1の実施形態の第1変形例に係る電子デバイスの製造工程を模式的に示す平面図。 第1の実施形態の第2変形例に係る電子デバイスを模式的に示す平面図、底面図。 第1の実施形態の第2変形例に係る電子デバイスを模式的に示す断面図。 第1の実施形態の第2変形例に係る電子デバイスの製造工程を模式的に示す平面図。 第2の実施形態に係る電子デバイスを模式的に示す底面図。 第2の実施形態に係る電子デバイスを模式的に示す断面図。 第3の実施形態に係る電子モジュールを模式的に示す断面図。 第3の実施形態に係る電子モジュールの製造工程を模式的に示す平面図。 第3の実施形態に係る電子モジュールの製造工程を模式的に示す平面図。 第4の実施形態に係る電子モジュールを模式的に示す断面図。 第4の実施形態の変形例に係る電子モジュールを模式的に示す断面図。
10 第1リードフレーム、12 第1部分、13 パッド部、14 第2部分、15 配線部、16 突起部、18 穴、20 第2リードフレーム、22 第3部分、24 第4部分、25 配線部、26 突起部、28 穴、30 電気素子、32 素子片、34 パッケージ、36 ベース、38 蓋、40 樹脂体、42 第1面、44 第2面、46 第3面、48 封止体、49 不要な樹脂部分、50 第1表面、52 第2表面、54 搭載側面、56 搭載上端面、60 上型、62 下型、64 吸着口、66 ピン、68 離型シート、70 空隙、72 注入口、74 ダイシングテープ、100 電子デバイス、101 電子デバイス、102 電子デバイス、160 上型、162 下型、166 ピン、168 離型シート、172 注入口、174 ダイシングテープ、200 電子デバイス、212 第1部分、222 第3部分、300 電子デバイス、315 配線部、325 配線部、400 電子デバイス、412 第1部分、500 電子モジュール、502 回路基板、504 第1ランド、506 第2ランド、508 ろう材、514 第1グループの複数の第1のランド、516 第1グループの複数の第2のランド、524 第2グループの複数の第1のランド、526 第2グループの複数の第2のランド、600 電子モジュール、620 電子モジュール、622 第3ランド

Claims (15)

  1. 相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
    樹脂体と、
    前記樹脂体の一の面側に形成された第1リードフレームと、
    前記樹脂体の前記一の面と対向する他の面側に形成された第2リードフレームと、
    前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置されている電気素子と、
    を含み、
    前記第1表面は、前記第1リードフレームの面と、前記樹脂体の前記一の面と、を有し、
    前記第2表面は、前記第2リードフレームの面と、前記樹脂体の前記他の面と、を有し、
    前記搭載側面は、前記樹脂体の前記第1リードフレームと前記第2リードフレームとの間の面を有し、
    前記第1表面の前記第1リードフレームの面は、前記第1表面の少なくとも前記搭載側面に隣接する第1端部に配置され、
    前記第2表面の前記第2リードフレームの面は、前記第2表面の少なくとも前記搭載側面に隣接する第2端部に配置され、
    前記第1リードフレームは、前記電気素子に電気的に接続されている、電子デバイス。
  2. 請求項1において、
    前記第1表面の前記第1リードフレームの面は、前記第1端部のみに配置され、
    前記第2表面の前記第2リードフレームの面は、前記第2端部のみに配置されている、電子デバイス。
  3. 請求項1において、
    前記電気素子の前記第1リードフレーム側の面には、前記第1リードフレームと電気的に接続される複数の端子が設けられ、
    前記第1表面の前記第1リードフレームの面は、前記複数の端子の各々に対向して配置されている、電子デバイス。
  4. 請求項1ないし3のいずれかにおいて、
    前記第1リードフレームは、第1部分と、第2部分と、を有し、
    前記第1部分の厚みは、前記第2部分の厚みより大きく、
    前記第1部分は、前記第1表面の前記第1リードフレームの面を構成しており、
    前記第2部分は、前記第1表面において、前記樹脂体に覆われており、
    前記第2リードフレームは、第3部分と、第4部分と、を有し、
    前記第3部分の厚みは、前記第4部分の厚みより大きく、
    前記第3部分は、前記第2表面の前記第2リードフレームの面を構成しており、
    前記第4部分は、前記第2表面において、前記樹脂体に覆われている、電子デバイス。
  5. 請求項1ないし4のいずれかにおいて、
    前記第1リードフレームは、前記搭載側面の一部を構成する部分を有し、
    前記第2リードフレームは、前記搭載側面の一部を構成する部分を有する、電子デバイス。
  6. 請求項1ないし4のいずれかにおいて、
    前記第1表面の前記第1リードフレームの面は、前記第1表面の周縁から間隔をあけて配置され、
    前記第2表面の前記第2リードフレームの面は、前記第2表面の周縁から間隔をあけて配置されている、電子デバイス。
  7. 請求項1ないし4のいずれかにおいて、
    前記第1表面の前記第1リードフレームの面は、前記第1表面の前記搭載側面に隣接して配置され、
    前記第2表面の前記第2リードフレームの面は、前記第2表面の前記搭載側面に隣接して配置されている、電子デバイス。
  8. 請求項1ないし7のいずれかにおいて、
    前記第2リードフレームは、前記電気素子に電気的に絶縁されている、電子デバイス。
  9. 請求項1ないし8のいずれかにおいて、
    前記第1表面と前記第2表面とは、平行であり、
    前記第1表面の前記第1端部に配置された前記第1リードフレームの面と、前記第2表面の前記第2端部に配置された前記第2リードフレームの面とは、前記第1表面と前記第2表面との中間にある前記第1表面および前記第2表面に平行な面を基準として、面対称の位置にある、電子デバイス。
  10. 請求項1ないし9のいずれかにおいて、
    前記電気素子は、慣性センサー素子である、電子デバイス。
  11. 請求項1ないし10のいずれかに記載された電子デバイスと、
    第1ランドおよび第2ランドを有し、前記電子デバイスが搭載された回路基板と、
    を含み、
    前記電子デバイスは、前記搭載側面を前記回路基板に向けて搭載され、
    前記第1リードフレームは、ろう材によって前記第1ランドと接合され、
    前記第2リードフレームは、ろう材によって前記第2ランドと接合されている、電子モジュール。
  12. 相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスの製造方法であって、
    第1リードフレームと第2リードフレームとの間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置し、前記第1リードフレームと前記電気素子とを電気的に接続する工程と、
    前記第1リードフレームと第2リードフレームとの間で、樹脂体によって前記電気素子を封止する工程と、
    前記第1リードフレーム、前記第2リードフレーム、および前記樹脂体を、一体的に、断面が平坦になるように切断する工程と、
    を含み、
    前記第1表面は、前記第1リードフレームの面と、前記樹脂体の面と、から形成し、
    前記第2表面は、前記第2リードフレームの面と、前記樹脂体の面と、から形成し、
    前記搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成し、
    前記切断する工程では、
    前記第1リードフレームの面が、前記第1表面の少なくとも前記搭載側面に隣接する端部に配置されるように切断し、
    前記第2リードフレームの面が、前記第2表面の少なくとも前記搭載側面に隣接する端部に配置されるように切断する、電子デバイスの製造方法。
  13. 請求項12において、
    前記切断する工程では、
    前記第1表面の前記第1リードフレームの面を切断して、前記第1リードフレームの面を前記搭載側面に隣接するように配置し、
    前記第2表面の前記第2リードフレームの面を切断して、前記第2リードフレームの面を前記搭載側面に隣接するように配置する、電子デバイスの製造方法。
  14. 請求項12において、
    前記切断する工程では、
    前記第1表面の前記第1リードフレームの面を避けて切断して、前記第1リードフレームの面を、前記第1表面の周縁から間隔をあけて配置し、
    前記第2表面の前記第2リードフレームの面を避けて切断して、前記第2リードフレームの面を、前記第2表面の周縁から間隔をあけて配置する、電子デバイスの製造方法。
  15. 請求項1から8のいずれかに記載された電子デバイスであって、複数の前記第1表面の前記第1リードフレームの面と、複数の前記第2表面の前記第2リードフレームの面と、を有する電子デバイスを用意する工程と、
    複数の第1のランドと、複数の第2のランドと、を有する回路基板を用意する工程と、
    前記電子デバイスを、前記搭載側面を前記回路基板に向けて、前記回路基板に搭載し、複数の前記第1リードフレームの面および複数の前記第2リードフレームの面を、ろう接合によって、前記複数の第1のランドおよび前記複数の第2のランドに接合する工程と、
    を含み、
    前記第1表面と前記第2表面とは、平行であり、
    前記第1表面の前記第1端部に配置された前記第1リードフレームの面と、前記第2表面の前記第2端部に配置された前記第2リードフレームの面とは、前記第1表面と前記第2表面との中間にある前記第1表面および前記第2表面に平行な面を基準として、面対称の位置にあり、
    前記複数の第1のランドと、前記複数の第2のランドとは、線対称の位置に配列され、
    前記接合する工程では、前記ろう接合時のセルフアライメント効果によって、前記電子デバイスの前記回路基板に対する位置合わせを行う、電子モジュールの製造方法。
JP2009013982A 2009-01-26 2009-01-26 電子デバイスおよび電子モジュール、並びにそれらの製造方法 Withdrawn JP2010169614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013982A JP2010169614A (ja) 2009-01-26 2009-01-26 電子デバイスおよび電子モジュール、並びにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013982A JP2010169614A (ja) 2009-01-26 2009-01-26 電子デバイスおよび電子モジュール、並びにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2010169614A true JP2010169614A (ja) 2010-08-05

Family

ID=42701893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013982A Withdrawn JP2010169614A (ja) 2009-01-26 2009-01-26 電子デバイスおよび電子モジュール、並びにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2010169614A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163815A1 (ja) * 2016-03-22 2017-09-28 パナソニックIpマネジメント株式会社 センサ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595049U (ja) * 1992-05-27 1993-12-24 新電元工業株式会社 表面実装型半導体装置
JPH0689957A (ja) * 1992-03-24 1994-03-29 Fuji Electric Co Ltd 面実装型半導体装置
JPH0815302A (ja) * 1994-06-27 1996-01-19 Taiyo Yuden Co Ltd 加速度センサー
JPH0951199A (ja) * 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置
JPH11177007A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd トランジスタパッケージ
JP2002221419A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 慣性トランスデューサ
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689957A (ja) * 1992-03-24 1994-03-29 Fuji Electric Co Ltd 面実装型半導体装置
JPH0595049U (ja) * 1992-05-27 1993-12-24 新電元工業株式会社 表面実装型半導体装置
JPH0815302A (ja) * 1994-06-27 1996-01-19 Taiyo Yuden Co Ltd 加速度センサー
JPH0951199A (ja) * 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置
JPH11177007A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd トランジスタパッケージ
JP2002221419A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 慣性トランスデューサ
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163815A1 (ja) * 2016-03-22 2017-09-28 パナソニックIpマネジメント株式会社 センサ
JPWO2017163815A1 (ja) * 2016-03-22 2019-01-31 パナソニックIpマネジメント株式会社 センサ
DE112017001517T5 (de) 2016-03-22 2019-03-07 Panasonic Intellectual Property Management Co., Ltd. Sensor

Similar Documents

Publication Publication Date Title
US9693460B2 (en) Wiring board, manufacturing method for wiring board, and image pickup apparatus
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
JP4789433B2 (ja) Led表示器用筺体及びled表示器
JP2005051239A (ja) 再接続可能なチップインターフェースおよびチップパッケージ
JP5494947B2 (ja) 電子デバイスの製造方法及び電子モジュールの製造方法
JP2010171380A (ja) 電子部品用パッケージ及びその製造方法並びに検出装置
JP5150637B2 (ja) 磁気センサモジュール
US20100221860A1 (en) Precision micro-electromechanical sensor (mems) mounting in organic packaging
JP2006214898A (ja) 圧電デバイス及び電子機器
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2010169614A (ja) 電子デバイスおよび電子モジュール、並びにそれらの製造方法
US11309237B2 (en) Semiconductor package with wettable slot structures
JP2009229296A (ja) 磁気センサパッケージ
KR20160051145A (ko) 센서 패키지 및 그 제조 방법
JP2010192810A (ja) 電子デバイスの製造方法および電子デバイス
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP5072124B2 (ja) 回路基板および電子機器
KR101267435B1 (ko) 수직 실장형 반도체 장치 및 이의 제조 방법
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP2011258766A (ja) 電子装置の製造方法、及び電子装置の実装構造
JP2011096926A (ja) 回路基板、コネクタおよび電子機器
JP2007335907A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121121

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130118