KR101267435B1 - 수직 실장형 반도체 장치 및 이의 제조 방법 - Google Patents

수직 실장형 반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101267435B1
KR101267435B1 KR1020110065767A KR20110065767A KR101267435B1 KR 101267435 B1 KR101267435 B1 KR 101267435B1 KR 1020110065767 A KR1020110065767 A KR 1020110065767A KR 20110065767 A KR20110065767 A KR 20110065767A KR 101267435 B1 KR101267435 B1 KR 101267435B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
semiconductor
chip
lead
Prior art date
Application number
KR1020110065767A
Other languages
English (en)
Other versions
KR20130004627A (ko
Inventor
이경연
김병진
김승모
전형일
이재웅
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110065767A priority Critical patent/KR101267435B1/ko
Publication of KR20130004627A publication Critical patent/KR20130004627A/ko
Application granted granted Critical
Publication of KR101267435B1 publication Critical patent/KR101267435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 수직 실장형 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 업셋 또는 다운셋시켜서, 마더보드에 접속되는 리드가 패키지 측면의 센터에 위치되도록 함으로써, 마더보드에 대한 안정적인 수직 실장이 이루어질 수 있도록 한 수직 실장형 반도체 장치 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 칩탑재판과 리드가 수평 상태로 된 스트립 형태의 리드프레임을 구비하되, 리드프레임의 각 반도체 패키지 영역을 업셋시키거나, 리드프레임의 각 반도체 패키지 영역의 칩탑재판 부분만을 다운셋시킨 구조로 구비한 다음, 칩탑재판에 반도체 칩을 부착함과 함께 몰딩 컴파운드 수지로 몰딩하여, 마더보드에 접속되는 리드가 몰딩 컴파운드 수지의 측면에서 센터에 노출되며 위치되도록 함으로써, 마더보드에 대한 안정적인 수직 실장이 이루어질 수 있도록 한 수직 실장형 반도체 장치 및 이의 제조 방법을 제공하고자 한 것이다.

Description

수직 실장형 반도체 장치 및 이의 제조 방법{Semiconductor package for vertical adhesion and method for manufacturing the same}
본 발명은 수직 실장형 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 업셋 또는 다운셋시켜서, 마더보드에 접속되는 리드가 패키지 측면의 센터에 위치되도록 함으로써, 마더보드에 대한 안정적인 수직 실장이 이루어질 수 있도록 한 수직 실장형 반도체 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS: Micro Electro Mechanical System)이 적용된 반도체 디바이스가 공지되어 있으며, 여기에는 MEMS 칩과 ASIC 칩이 포함되어 있다.
현재, 상기 멤스(MEMS) 칩과, 멤스 칩에 대한 신호 처리 소자인 에이직(ASIC) 칩을 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 적층하여 부착하거나, 측방향으로 배치하여 패키징함으로써, 하나의 디바이스로 제공되고 있다.
마이크로-전자 기계적 시스템(MEMS) 즉, MEMS 센서는 반도체의 미세 가공 기술을 응용하여 만든 센서로서, 대표적인 예로서 차량의 가속도 센서, 게임기의 가속도 센서, 카메라의 손떨림 방지 기능을 위한 각속도 센서(자이로 센서) 등을 들 수 있다.
상기 가속도센서의 측정 원리를 간략히 살펴보면, y축 또는 x축 방향의 관성력이 인가될 때, 관성력이 작용하는 방향으로 질량체가 이동하면서 가동전극을 이동시키게 되고, 가동전극과 고정전극간의 간격에 의하여 질량체의 변위가 발생하게 되며, 이에 가동전극과 고정전극 사이에서의 정전용량 변화로 인해 가동전극에 유도되는 전류를 증폭하는 등의 과정을 통해 가속도를 측정하게 된다.
이러한 MEMS 센서의 일종인 가속도 또는 각속도 센서의 제조에 있어서, 직교 좌표 x축 및 y축 뿐만아니라, z축 방향에 대해서도 가속도 내지 각속도를 정확하게 검출하는 감도를 갖도록 하는 것이 무엇보다 중요하며, 이에 MEMS 센서에 탑재되는 신호 처리용 반도체 패키지도 마더보드에 대하여 수직으로 실장되어야 한다.
첨부한 도 5는 종래의 수직 실장형 반도체 패키지와, 기판에 반도체 칩이 수직 실장된 모습을 나타내는 전자현미경 사진이다.
도 5에서 보듯이, 기판(200)에 반도체 칩(20)을 수직 실장할 때, 반도체 칩(20)의 일면에 형성된 본딩패드와 기판(200)의 전도성 입출력패드 간을 솔더(30)로 접합하였는 바, 솔더가 한쪽부분에만 융착됨에 따라 반도체 칩의 수직 고정상태가 불안정하고, 충격에 의하여 기울어져 접합부분이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 칩탑재판과 리드가 수평 상태로 된 스트립 형태의 리드프레임을 구비하되, 리드프레임의 각 반도체 패키지 영역을 업셋시키거나, 리드프레임의 각 반도체 패키지 영역의 칩탑재판 부분만을 다운셋시킨 구조로 구비한 다음, 칩탑재판에 반도체 칩을 부착함과 함께 몰딩 컴파운드 수지로 몰딩하여, 마더보드에 접속되는 리드가 몰딩 컴파운드 수지의 측면에서 센터에 노출되며 위치되도록 함으로써, 마더보드에 대한 안정적인 수직 실장이 이루어질 수 있도록 한 수직 실장형 반도체 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예에 따른 수직 실장형 반도체 장치는: 서로 수평 배열되는 칩탑재판 및 다수개의 리드; 상기 칩탑재판의 일면에 부착되는 반도체 칩; 반도체 칩의 본딩패드와, 칩탑재판의 일측면 테두리에 인접된 리드 간에 연결되는 도전성 와이어; 반도체 칩 및 칩탑재판을 비롯하여, 와이어 및 리드를 봉지시키며 몰딩된 몰딩 컴파운드 수지; 로 구성되고, 상기 리드의 외끝단면이 몰딩 컴파운드 수지의 일측면에서 두께방향 센터 위치에 노출되도록 한 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예에 따른 수직 실장형 반도체 장치는: 다운셋에 의하여 다수개의 리드에 비하여 낮게 위치하는 칩탑재판; 상기 칩탑재판의 일면에 부착되는 반도체 칩; 반도체 칩의 본딩패드와, 칩탑재판의 일측면 테두리에 인접된 리드 간에 연결되는 도전성 와이어; 반도체 칩 및 칩탑재판을 비롯하여, 와이어 및 리드를 봉지시키며 몰딩된 몰딩 컴파운드 수지; 로 구성되고, 상기 리드의 외끝단면이 몰딩 컴파운드 수지의 일측면에서 두께방향 센터 위치에 노출되는 동시에 칩탑재판의 저면이 외부로 노출되도록 한 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예에 따른 수직 실장형 반도체 장치 제조 방법은: 반도체 칩이 부착되는 칩탑재판과, 칩탑재판과 동일 평면을 이루며 인접 배열되는 다수개의 리드를 포함하는 다수의 반도체 패키지 영역이 사이드프레임내에 가로 및 세로방향으로 배열된 스트립 형태의 리드프레임을 제공하는 단계와; 상기 사이드프레임으로부터 다수의 반도체 패키지 영역을 동시에 업셋시키는 단계와; 각 반도체 패키지 영역의 칩탑재판에 반도체 칩을 부착하는 단계와; 반도체 칩의 본딩패드와 리드 간을 도전성 와이어로 연결하는 단계와; 반도체 칩 및 칩탑재판을 비롯하여 와이어 및 리드를 봉지시키기 위하여 몰딩 컴파운드 수지로 몰딩하는 단계와; 각 반도체 패키지 영역이 개개의 반도체 패키지로 분리되도록 반도체 패키지 영역 간의 경계를 이루는 소잉라인을 따라 소잉을 하되, 마더보드와 접속되는 각 리드의 외끝단면이 몰딩 컴파운드 수지의 일측면에서 센터 위치에 노출되도록 소잉하는 단계; 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 몰딩 컴파운드 수지는 동일 평면을 이루는 칩탑재판 및 리드의 상하면에 동일 두께로 몰딩되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예에 따른 수직 실장형 반도체 장치 제조 방법은: 반도체 칩이 부착되는 칩탑재판과, 칩탑재판과 동일 평면을 이루며 인접 배열되는 다수개의 리드를 포함하는 다수의 반도체 패키지 영역이 사이드프레임내에 가로 및 세로방향으로 배열된 스트립 형태의 리드프레임을 제공하는 단계와; 상기 사이드프레임으로부터 각 반도체 패키지 영역의 칩탑재판만을 다운셋시키는 단계와; 각 반도체 패키지 영역의 칩탑재판에 반도체 칩을 부착하는 단계와; 반도체 칩의 본딩패드와 리드 간을 도전성 와이어로 연결하는 단계와; 반도체 칩 및 칩탑재판을 비롯하여 와이어 및 리드를 봉지시키기 위하여 몰딩 컴파운드 수지로 몰딩하되, 칩탑재판의 저면이 노출되게 몰딩하는 단계와; 각 반도체 패키지 영역이 개개의 반도체 패키지로 분리되도록 반도체 패키지 영역 간의 경계를 이루는 소잉라인을 따라 소잉을 하되, 마더보드와 접속되는 각 리드의 외끝단면이 몰딩 컴파운드 수지의 일측면에서 센터 위치에 노출되도록 소잉하는 단계; 를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 몰딩 컴파운드 수지는 리드를 중심으로 하여, 리드의 상하면에 동일 두께로 몰딩되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 칩탑재판과 리드가 동일 평면을 이루는 스트립 형태의 리드프레임을 구비하되, 사이드프레임으로부터 칩탑재판 및 리드를 업셋시키거나, 칩탑재판 부분만을 다운셋시킨 구조로 구비한 다음, 칩탑재판에 반도체 칩을 부착함과 함께 도전성 와이어 연결 공정 및 몰딩 컴파운드 수지에 의한 몰딩 공정을 진행하여, 마더보드에 접속되는 리드의 외끝단면이 몰딩 컴파운드 수지의 측면에서 센터에 노출되며 위치되도록 함으로써, 마더보드에 대한 안정적인 수직 실장이 이루어질 수 있는 수직 실장형 반도체 패키지를 제공할 수 있다.
도 1a 내지 도 1f는 본 발명의 제1실시예에 따른 반도체 장치의 제조 방법을 순서대로 나타낸 도면,
도 2는 본 발명의 제1실시예에 따른 반도체 장치를 나타내는 사시도,
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 반도체 장치의 제조 방법을 순서대로 나타낸 도면,
도 4는 본 발명의 제2실시예에 따른 반도체 장치를 나타내는 사시도,
도 5 및 도 6은 종래의 반도체 장치를 나타내는 개략도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 MLF(Micro Lead Frame) 타입의 반도체 패키지에 사용되는 리드프레임을 업셋 또는 다운셋을 하여, z축 방향에 대한 가속도 내지 각속도를 정확하게 검출하는 MEMS 센서용 수직 실장형 반도체 패키지를 제공하고자 한 것이다.
여기서, 본 발명의 제1실시예에 따른 반도체 장치의 제조 방법을 첨부한 도 1a 내지 도 1f를 참조로 순서대로 설명하면 다음과 같다.
먼저, 반도체 칩이 부착되는 칩탑재판(12)과, 칩탑재판(12)과 동일 평면을 이루며 인접 배열되는 다수개의 리드(14)으로 구성되는 다수의 반도체 패키지 영역(16)을 포함하는 리드프레임(10)이 구비된다.
즉, 첨부한 도 1a에 도시된 바와 같이 상기 리드프레임(10)은 다수의 반도체 패키지 영역(16)이 가로 및 세로방향을 따라 매트릭스 형태의 배열을 이루는 것으로서, 각 반도체 패키지 영역(16)은 반도체 칩이 부착되는 칩탑재판(12)과, 칩탑재판(12)의 일측부에 동일 평면을 이루며 인접 배열되는 다수개의 리드(14)로 구성되고, 또한 각 반도체 패키지 영역(16)은 타이바(17)에 의하여 일체로 연결된 상태이며, 특히 리드프레임(10)의 최외곽 사방 테두리에는 사이드프레임(18)이 일체로 연결된다.
이렇게, 상기 리드프레임(10)은 사이드프레임(18)내에 다수의 반도체 패키지 영역(16)이 타이바(17)에 의하여 연결되며 매트릭스 배열을 이루는 구조로 구비되고, 각 반도체 패키지 영역(16)의 경계부에는 후공정에서 개개의 반도체 패키지로 분리시키기 위한 소잉라인(28)이 형성된다.
다음으로, 상기 사이드프레임(18)으로부터 다수의 반도체 패키지 영역(16)을 동시에 업셋시키는 단계가 진행된다.
예를 들어, 첨부한 도 1b에 도시된 바와 같이 상기 리드프레임(10)을 프레스 장비의 하형에 안착시킨 다음, 사각 링 타입의 상형이 하강하면서 사이드프레임(18)을 눌러주게 됨으로써, 사이드프레임(18)이 하방향으로 수직 절곡되는 동시에 사이드프레임(18)의 안쪽에 배열된 각 반도체 패키지 영역(16)이 업셋되는 상태가 된다.
이어서, 첨부한 도 1c에서 보듯이, 상기 각 반도체 패키지 영역(16)의 칩탑재판(12)에 반도체 칩(20)을 접착수단(예를 들어, 에폭시 수지)을 이용하여 부착하는 단계가 진행되고, 연이어 반도체 칩(20)의 본딩패드(22, 반도체 칩에 집적된 전자회로의 입출력단자)와 리드(14) 간을 골드 또는 구리와 같은 도전성 와이어(24)로 연결하는 단계가 진행된다.
다음으로, 첨부한 도 1d에 도시된 바와 같이 상기 반도체 칩(20) 및 칩탑재판(12)을 비롯하여 도전성 와이어(24) 및 리드(14)를 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(26)로 감싸서 봉지시키는 몰딩 단계가 진행된다.
예를 들어, 몰딩 금형(미도시됨)의 하형에 사이드프레임(18)이 지지되며 안착된 상태에서 상형을 클램핑한 다음, 상형 및 하형 사이의 수지주입구를 통하여 몰딩 컴파운드 수지를 주입함으로써, 반도체 칩(20) 및 칩탑재판(12)을 비롯하여 도전성 와이어(24) 및 리드(14) 등이 몰딩 컴파운드 수지(26)에 의하여 감싸여지는 상태가 된다.
이때, 각 반도체 패키지 영역(16)이 사이드프레임(18)으로부터 업셋된 상태이므로, 몰딩 금형의 하형에 사이드프레임(18)이 지지되며 안착되면 각 반도체 패키지 영역(16)이 하형으로부터 떠 있는 상태가 되고, 동시에 각 반도체 패키지 영역(16)이 상형으로부터 동일하게 이격된 상태가 됨으로써, 각 반도체 패키지 영역(16)의 상부 및 하부쪽이 동일한 두께의 몰딩 컴파운드 수지(26)로 몰딩된다.
즉, 상기 몰딩 컴파운드 수지(26)는 동일 평면을 이루는 칩탑재판(12) 및 리드(14)를 중심으로 하여, 그 상하면에 동일 두께로 몰딩된다.
다음으로, 각 반도체 패키지 영역(16)이 개개의 반도체 패키지(100)로 분리되도록 반도체 패키지 영역(16) 간의 경계를 이루는 소잉라인(28)을 따라 소잉(sawing)을 실시함으로써, 각 반도체 패키지 영역(16)의 몰딩 컴파운드 수지(26)가 소잉되는 동시에 그 내부에서 각 반도체 패키지 영역(16)을 연결하고 있던 타이바(17)가 절단되고, 또한 소잉라인과 수직방향으로 겹쳐지며 배열되어 있던 리드(14)들이 독립적으로 절단되어, 결국 개개의 수직 실장형 반도체 패키지(100)로 분리된다.
이때, 첨부한 도 1e 및 도 2에 도시된 바와 같이, 소잉공정을 마친 수직 실장형 반도체 패키지(100)는 전체적으로 몰딩 컴파운드 수지(26)로 감싸여지되, 그 일측면을 보면 마더보드(200)와 접속되는 각 리드(14)의 외끝단면이 몰딩 컴파운드 수지(26)의 두께 방향 센터 위치에 노출되는 상태가 된다.
도 1e에서 좌측 및 우측에 도시된 수직 실장형 패키지는 동일한 구조로 제작된 것이며, 단지 우측에 도시된 수직 실장형 패키지의 칩탑재판(12)의 저면 테두리에 몰딩 컴파운드 수지(26)와의 결합력을 향상시키고자 에칭 처리에 의한 모서리홈(19)이 더 형성된 점에 차이가 있다.
이렇게 제조된 본 발명의 제1실시예에 따른 수직 실장형 반도체 패키지(100)를 첨부한 도 1f에서 보듯이 해당 전자기기(예를 들어, z축 센싱용 센서)의 마더보드(200)에 실장할 때, 몰딩 컴파운드 수지(26)의 두께 방향 센터 위치를 통해 노출된 리드(14)를 마더보드(200)에 솔더 등을 이용하여 접합시킴으로써, 마더보드(200)에 대하여 견고한 수직 상태를 유지하며 실장될 수 있다.
여기서, 본 발명의 제2실시예에 따른 반도체 장치 제조 방법을 첨부한 도 3a 내지 도 3f를 참조로 설명하면 다음과 같다.
먼저, 제1실시예와 동일한 구조로서, 반도체 칩이 부착되는 칩탑재판(12)과, 칩탑재판(12)과 동일 평면을 이루며 인접 배열되는 다수개의 리드(14)으로 구성되는 다수의 반도체 패키지 영역(16)을 포함하는 리드프레임(10)이 구비된다.
즉, 첨부한 도 3a에 도시된 바와 같이 상기 리드프레임(10)은 다수의 반도체 패키지 영역(16)이 가로 및 세로방향을 따라 매트릭스 형태의 배열을 이루는 것으로서, 각 반도체 패키지 영역(16)은 반도체 칩이 부착되는 칩탑재판(12)과, 칩탑재판(12)의 일측부에 동일 평면을 이루며 인접 배열되는 다수개의 리드(14)로 구성되고, 또한 각 반도체 패키지 영역(16)은 타이바(17)에 의하여 일체로 연결된 상태이며, 특히 리드프레임(10)의 최외곽 사방 테두리에는 사이드프레임(18)이 일체로 연결된다.
이렇게, 상기 리드프레임(10)은 사이드프레임(18)내에 다수의 반도체 패키지 영역(16)이 타이바(17)에 의하여 연결되며 매트릭스 배열을 이루는 구조로 구비되고, 각 반도체 패키지 영역(16)의 경계부에는 후공정에서 개개의 반도체 패키지로 분리시키기 위한 소잉라인(28)이 형성된다.
다음으로, 상기 사이드프레임(18)으로부터 각 반도체 패키지 영역(16)의 칩탑재판(12)만을 다운셋시키는 단계가 진행된다.
예를 들어, 첨부한 도 3b에 도시된 바와 같이 상기 리드프레임(10)을 프레스 장비의 하형에 안착시키되, 다수의 캐비티를 갖는 하형에 안착시킨 다음, 다수의 돌출형 보스가 형성된 상형이 하강하면서 각 반도체 패키지 영역(16)의 구성중 칩탑재판(12)을 눌러주게 되면, 칩탑재판(12)의 사방 모서리에 일체로 연결된 타이바(17)가 휘어지면서 칩탑재판(12)이 하형의 캐비티내로 들어가게 되어, 결국 칩탑재판(12)이 다운셋되는 상태가 된다.
이어서, 첨부한 도 3c에서 보듯이, 상기 각 반도체 패키지 영역(16)의 칩탑재판(12)에 반도체 칩(20)을 접착수단(예를 들어, 에폭시 수지)을 이용하여 부착하는 단계가 진행되고, 연이어 반도체 칩(20)의 본딩패드(22, 반도체 칩에 집적된 전자회로의 입출력단자)와 리드(14) 간을 골드 또는 구리와 같은 도전성 와이어(24)로 연결하는 단계가 진행된다.
다음으로, 첨부한 도 3d에 도시된 바와 같이 상기 반도체 칩(20) 및 칩탑재판(12)을 비롯하여 도전성 와이어(24) 및 리드(14)를 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(26)로 감싸서 봉지시키는 몰딩 단계가 진행된다.
예를 들어, 몰딩 금형(미도시됨)의 하형에 각 반도체 패키지 영역(16)의 칩탑재판(12)이 지지되며 안착된 상태에서 상형을 클램핑한 다음, 상형 및 하형 사이의 수지주입구를 통하여 몰딩 컴파운드 수지를 주입함으로써, 반도체 칩(20) 및 칩탑재판(12)을 비롯하여 도전성 와이어(24) 및 리드(14) 등이 몰딩 컴파운드 수지(26)에 의하여 감싸여지는 상태가 되고, 이때 하형의 바닥과 접한 칩탑재판(12)의 저면이 몰딩 컴파운드 수지(26)로 몰딩되지 않고 외부로 노출되는 상태가 된다.
이때, 각 반도체 패키지 영역(16)의 칩탑재판(12)이 다운셋된 상태이므로, 몰딩 금형의 하형 바닥에 칩탑재판(12)의 저면이 안착되면 각 반도체 패키지 영역(16)의 리드(14)들은 하형으로부터 떠 있는 상태가 되고, 동시에 각 반도체 패키지 영역(16)이 상형으로부터 동일하게 이격된 상태가 됨으로써, 각 반도체 패키지 영역(16)의 상부 및 하부쪽이 동일한 두께의 몰딩 컴파운드 수지(26)로 몰딩된다.
즉, 상기 몰딩 컴파운드 수지(26)는 리드(14)를 중심으로 하여, 그 상하면에 동일 두께로 몰딩되고, 하형의 바닥과 접한 칩탑재판(12)의 저면은 몰딩 컴파운드 수지(26)를 통하여 외부로 노출되는 상태가 된다.
다음으로, 제1실시예와 같이 각 반도체 패키지 영역(16)이 개개의 반도체 패키지(100)로 분리되도록 반도체 패키지 영역(16) 간의 경계를 이루는 소잉라인(28)을 따라 소잉(sawing)을 실시함으로써, 각 반도체 패키지 영역(16)의 몰딩 컴파운드 수지(26)가 소잉되는 동시에 그 내부에서 각 반도체 패키지 영역(16)을 연결하고 있던 타이바(17)가 절단되고, 또한 소잉라인(28)과 수직방향으로 겹쳐지며 배열되어 있던 리드(14)들이 독립적으로 절단되어, 결국 개개의 수직 실장형 반도체 패키지(100)로 분리된다.
이때, 첨부한 도 3e 및 도 4에 도시된 바와 같이, 소잉공정을 마친 수직 실장형 반도체 패키지(100)는 전체적으로 몰딩 컴파운드 수지(26)로 감싸여지되, 그 일측면을 보면 마더보드(200)와 접속되는 각 리드(14)의 외끝단면이 몰딩 컴파운드 수지(26)의 두께 방향 센터 위치에 노출되는 상태가 되고, 칩탑재판(12)의 저면은 몰딩 컴파운드 수지(26)를 통하여 외부로 노출되는 상태가 된다.
제1실시예와 마찬가지로, 도 3e에서 좌측 및 우측에 도시된 수직 실장형 패키지는 동일한 구조로 제작된 것이며, 단지 우측에 도시된 수직 실장형 패키지의 칩탑재판(12)의 저면 테두리에 몰딩 컴파운드 수지(26)와의 결합력을 향상시키고자 에칭 처리에 의한 모서리홈(19)이 더 형성된 점에 차이가 있다.
이렇게 제조된 본 발명의 제2실시예에 따른 수직 실장형 반도체 패키지(100)도 첨부한 도 3f에서 보듯이 해당 전자기기(예를 들어, z축 센싱용 센서)의 마더보드(200)에 실장할 때, 몰딩 컴파운드 수지(26)의 두께 방향 센터 위치를 통해 노출된 리드(14)를 마더보드(200)에 솔더 등을 이용하여 접합시킴으로써, 마더보드(200)에 대하여 견고한 수직 상태를 유지하며 실장될 수 있다.
10 : 리드프레임 12 : 칩탑재판
14 : 리드 16 : 반도체 패키지 영역
17 : 타이바 18 : 사이드프레임
19 : 모서리홈 20 : 반도체 칩
22 : 본딩패드 24 : 도전성 와이어
26 : 몰딩 컴파운드 수지 28 : 소잉라인
100 : 반도체 패키지 200 : 마더보드

Claims (6)

  1. 삭제
  2. 다운셋에 의하여 다수개의 리드(14)에 비하여 낮게 위치하는 칩탑재판(12);
    상기 칩탑재판(12)의 일면에 부착되는 반도체 칩(20);
    반도체 칩(20)의 본딩패드(22)와, 칩탑재판(12)의 일측면 테두리에 인접된 리드(14) 간에 연결되는 도전성 와이어(24);
    반도체 칩(20) 및 칩탑재판(12)을 비롯하여, 와이어(24) 및 리드(14)를 봉지시키며 몰딩된 몰딩 컴파운드 수지(26); 로 구성되고,
    상기 리드(14)의 외끝단면이 몰딩 컴파운드 수지(26)의 일측면에서 두께방향 센터 위치에 노출되는 동시에 칩탑재판(12)의 저면이 외부로 노출되도록 한 것을 특징으로 하는 수직 실장형 반도체 장치.
  3. 삭제
  4. 삭제
  5. 반도체 칩이 부착되는 칩탑재판(12)과, 칩탑재판(12)과 동일 평면을 이루며 인접 배열되는 다수개의 리드(14)를 포함하는 다수의 반도체 패키지 영역(16)이 사이드프레임(18)내에 가로 및 세로방향으로 배열된 스트립 형태의 리드프레임(10)을 제공하는 단계와;
    상기 사이드프레임(18)으로부터 각 반도체 패키지 영역(16)의 칩탑재판(12)만을 다운셋시키는 단계와;
    각 반도체 패키지 영역(16)의 칩탑재판(12)에 반도체 칩(20)을 부착하는 단계와;
    반도체 칩(20)의 본딩패드(22)와 리드(14) 간을 도전성 와이어(24)로 연결하는 단계와;
    반도체 칩(20) 및 칩탑재판(12)을 비롯하여 와이어(24) 및 리드(14)를 봉지시키기 위하여 몰딩 컴파운드 수지(26)로 몰딩하되, 칩탑재판(12)의 저면이 노출되게 몰딩하는 단계와;
    각 반도체 패키지 영역(16)이 개개의 반도체 패키지(100)로 분리되도록 반도체 패키지 영역(16) 간의 경계를 이루는 소잉라인(28)을 따라 소잉을 하되, 마더보드(200)와 접속되는 각 리드(14)의 외끝단면이 몰딩 컴파운드 수지(26)의 일측면에서 센터 위치에 노출되도록 소잉하는 단계;
    를 포함하는 것을 특징으로 하는 수직 실장형 반도체 장치 제조 방법.
  6. 청구항 5에 있어서,
    상기 몰딩 컴파운드 수지(26)는 리드(14)를 중심으로 하여, 리드(14)의 상하면에 동일 두께로 몰딩되는 것을 특징으로 하는 수직 실장형 반도체 장치 제조 방법.
KR1020110065767A 2011-07-04 2011-07-04 수직 실장형 반도체 장치 및 이의 제조 방법 KR101267435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110065767A KR101267435B1 (ko) 2011-07-04 2011-07-04 수직 실장형 반도체 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065767A KR101267435B1 (ko) 2011-07-04 2011-07-04 수직 실장형 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130004627A KR20130004627A (ko) 2013-01-14
KR101267435B1 true KR101267435B1 (ko) 2013-05-30

Family

ID=47836170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065767A KR101267435B1 (ko) 2011-07-04 2011-07-04 수직 실장형 반도체 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101267435B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766939B (zh) * 2018-08-15 2024-05-24 深圳市酷米实业有限公司 一种芯片封装装置及封装方法

Also Published As

Publication number Publication date
KR20130004627A (ko) 2013-01-14

Similar Documents

Publication Publication Date Title
EP2947692B1 (en) Integrated device die and package with stress reduction features
US9209121B2 (en) Double-sided package
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
US9184138B2 (en) Semiconductor integrated device with mechanically decoupled active area and related manufacturing process
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US20080185673A1 (en) Semiconductor Chip Module
JP5130845B2 (ja) センサーパッケージおよびその製造方法
JP4925832B2 (ja) 光センサを実装するための方法
US10347569B2 (en) Leadframe package with stable extended leads
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
KR101267435B1 (ko) 수직 실장형 반도체 장치 및 이의 제조 방법
KR102004797B1 (ko) 센서 패키지 및 그 제조 방법
JP6128279B2 (ja) 微小電気機械デバイスおよび製造方法
KR101236796B1 (ko) 수직 실장형 반도체 패키지
KR101099586B1 (ko) 수직 실장형 반도체 패키지
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
KR101836769B1 (ko) 반도체 패키지 및 그 제작 방법
JP2009289966A (ja) 半導体装置及びその製造方法
KR101111427B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
KR100708050B1 (ko) 반도체패키지
KR101864577B1 (ko) 센서 모듈 및 센서 모듈의 제조 방법
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2010169614A (ja) 電子デバイスおよび電子モジュール、並びにそれらの製造方法
KR20160093947A (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 7