KR101300572B1 - 마이크로-전자 기계적 시스템을 갖는 반도체 패키지 - Google Patents

마이크로-전자 기계적 시스템을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101300572B1
KR101300572B1 KR1020110091640A KR20110091640A KR101300572B1 KR 101300572 B1 KR101300572 B1 KR 101300572B1 KR 1020110091640 A KR1020110091640 A KR 1020110091640A KR 20110091640 A KR20110091640 A KR 20110091640A KR 101300572 B1 KR101300572 B1 KR 101300572B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive
printed circuit
circuit board
chip
Prior art date
Application number
KR1020110091640A
Other languages
English (en)
Other versions
KR20130028243A (ko
Inventor
정종대
김재윤
황찬하
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110091640A priority Critical patent/KR101300572B1/ko
Publication of KR20130028243A publication Critical patent/KR20130028243A/ko
Application granted granted Critical
Publication of KR101300572B1 publication Critical patent/KR101300572B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 마이크로-전자 기계적 시스템을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 이외에 세라믹 기판 또는 리드프레임 등을 혼합 이용하여 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하면서도 제조 비용을 절감할 수 있는 새로운 구조의 마이크로-전자 기계적 시스템을 갖는 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 세라믹 기판과 인쇄회로기판을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하거나, 도전수단이 형성된 몰딩수지 기판을 캐비티 기판으로 제작하고, 인쇄회로기판을 플랫기판으로 제작하여 전기적으로 상호 접합하거나, 몰딩수지로 몰딩된 리드프레임 기판과 인쇄회로기판을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하고, 상기 플랫기판 또는 캐비티기판에 멤브레인을 갖는 멤스 칩 및 에이직 칩을 부착하는 동시에 도전성 와이어로 연결하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.

Description

마이크로-전자 기계적 시스템을 갖는 반도체 패키지{Semicounductor package having Micro Electronic Mechnical System}
본 발명은 마이크로-전자 기계적 시스템을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 이외에 세라믹 기판 또는 리드프레임 등을 혼합 이용하여 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하면서도 제조 비용을 절감할 수 있는 새로운 구조의 마이크로-전자 기계적 시스템을 갖는 반도체 패키지에 관한 것이다.
통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS) 디바이스가 공지되어 있으며, 여기에는 멤스(MEMS) 칩과 에이직(ASIC) 칩이 포함되어 있다.
일종의 반도체 패키지인 마이크로-전자 기계적 시스템 디바이스는 멤스 칩과 에이직 칩이 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 상하로 적층 부착되거나, 측방향으로 배열되는 구조로 제조되고 있다.
여기서, 종래의 멤스 디바이스에 대한 일례를 첨부한 도 5를 참조로 살펴보면 다음과 같다.
종래의 멤스 디바이스는 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하기 위하여 인쇄회로기판으로 만들어진 캐비티기판(200)과 플랫기판(202)을 도전 가능하게 적층 구성한 점에 특징이 있다.
상기 플랫기판(202)은 상면 중앙영역에 반도체 칩 부착영역(204)이 형성되고, 반도체 칩 부착영역(204)의 외주부에는 전도성패턴(206)이 노출 형성된 구조로 구비된다.
상기 캐비티 기판(200)은 멤스 칩의 진동 울림 공간인 백 불륨 공간을 형성하도록 캐비티 공간이 저부에 형성된 것으로서, 상면 전체 표면에 걸쳐 가로 및 세로 방향을 따라 다수의 입출력패드(208)가 형성된 수평기판(210)과, 이 수평기판(210)의 저면에 도전 가능하게 일체로 형성되고 입출력패드(208)와 통전되는 전도성패턴(212)이 형성된 수직기판(214)으로 구성된다.
따라서, 상기 플랫기판(202)의 상면에 노출된 전도성패턴(206)과, 상기 캐비티 기판(200)의 수직기판(214) 저면에 노출된 전도성패턴(212)이 도전성 접착수단(215)에 의하여 연결됨에 따라, 플랫기판(202)에 캐비티 기판(200)이 적층되며 부착된 상태가 된다.
이때, 멤브레인(218)을 갖는 제1반도체 칩(220)이 플랫기판(202)의 반도체 칩 부착영역(204)에 부착되되, 플랫기판(202)의 관통구(216)가 형성된 위치에 부착되고, 또한 상기 플랫기판(202)에는 제1반도체 칩(220)이 부착된 바로 옆에 제2반도체 칩(222)이 나란히 부착된다.
또한, 상기 플랫기판(202)과 제1반도체 칩(220), 그리고 수평기판(210)과 제2반도체 칩(222)이 도전성 연결수단(224)에 의하여 전기적 신호 교환 가능하게 연결되고, 캐비티 기판(200)의 입출력패드(208)에는 해당 전자기기(예를 들어 가속도센서의 마더보드)에 부착되는 솔더볼(226)이 융착된다.
그러나, 종래의 멤스 디바이스는 캐비티 기판에 멤스 칩 및 에이직 칩인 제1 및 제2반도체 칩을 수용할 수 있는 캐비티 공간을 가공 제작하는데 어려움이 있고, 또한 캐비티기판 및 플랫기판을 별도로 제작 구비해야 하고, 특히 캐비티 및 하부 기판을 포함하는 전체 기판이 고가의 인쇄회로기판(PCB)으로 구성됨에 따라 제작 비용이 매우 많이 드는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 캐비티 기판과 플랫기판이 상호 도전 가능하게 접합되는 구조로 만들어지되, 캐비티 기판을 인쇄회로기판 이외에 세라믹 기판 또는 리드프레임 기판으로 적용하거나, 플랫기판을 세라믹 기판 또는 리드프레임 기판으로 적용하여 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하면서도 그 제조 비용을 크게 절감할 수 있는 새로운 구조의 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 세라믹 기판과 인쇄회로기판을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하거나, 도전수단이 형성된 몰딩수지 기판을 캐비티 기판으로 제작하고, 인쇄회로기판을 플랫기판으로 제작하여 전기적으로 상호 접합하거나, 몰딩수지로 몰딩된 리드프레임 기판과 인쇄회로기판을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하고, 상기 플랫기판 또는 캐비티기판에 멤브레인을 갖는 멤스 칩 및 에이직 칩을 부착하는 동시에 도전성 와이어로 연결하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명의 제1구현예에 따르면, 상기 세라믹 기판을 캐비티 기판으로 제작하고, 인쇄회로기판을 플랫기판으로 제작한 경우, 인쇄회로기판의 음파유도구 주변에 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 부착되고, 세라믹 기판의 수평기판부의 외면에 형성된 볼랜드와 도전되도록 수직기판부에 형성된 시그널 비아가 인쇄회로기판의 전도성패턴에 도전성 접착수단으로 접합되는 것을 특징으로 한다.
본 발명의 제2구현예에 따르면, 상기 도전수단이 형성된 몰딩수지 기판은: 저면에 캐비티가 형성된 몰딩수지체와; 몰딩수지체의 상면에 부착되는 필름부재와; 몰딩수지체 및 필름부재의 테두리에 상하방향으로 관통된 비아홀과; 비아홀내에 채워지는 도전금속체와; 도전금속체와 연결되면서 필름부재의 테두리 상면에 형성되는 볼랜드; 로 구성되고, 상기 인쇄회로기판의 상면 중앙영역에는 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 탑재되고, 테두리 영역에 형성된 전도성패턴에 상기 몰딩수지 기판의 비아홀에 채워진 도전금속체의 하단부가 도전성 접착수단으로 접합되는 것을 특징으로 한다.
본 발명의 제3구현예에 따르면, 상기 몰딩수지로 몰딩된 리드프레임 기판은 다수의 리드를 몰딩 컴파운드 수지로 몰딩하되, 각 리드의 상면 및 하면이 외부로 노출되게 몰딩 구비되고, 상기 인쇄회로기판은: 각 리드 상면에 도전성 접착수단으로 부착되는 볼랜드를 갖는 상부 인쇄회로기판과; 상면 중앙부분에 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 탑재되고, 상면 테두리 부분에 상기 리드 저면과 도전성 접착수단에 의하여 접합되는 전도성패턴이 형성된 하부 인쇄회로기판;으로 구성된 것을 특징으로 한다.
본 발명의 제3구현예에서, 상기 리드는 수직바의 상단 및 하단에 각각 상부절곡단과 하부절곡단이 일체로 형성된 J-형상으로 제작된 것임을 특징으로 한다.
본 발명의 제4구현예에 따르면, 상기 몰딩수지로 몰딩된 리드프레임 기판은: 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 탑재되는 수평프레임과; 수평프레임의 테두리에서 상부로 수직 절곡되는 다수의 리드와; 리드를 몰딩하는 몰딩 컴파운드 수지; 로 구성되고, 상기 인쇄회로기판은 각 리드 상면에 도전성 접착수단에 의하여 접합되는 전도성패턴과 볼랜드가 형성된 플랫기판으로 채택된 것을 특징으로 한다.
본 발명의 제4구현예에서, 상기 수평프레임의 각 리드 안쪽 부분에는 몰딩 컴파운드 수지가 채워져 결합되는 수지결합홀이 더 형성되고, 상기 리드는 수평프레임의 테두리에서 수직 절곡된 상단부가 다시 안쪽으로 절곡된 J-형상으로 구비된 것임을 특징으로 한다.
본 발명의 제5구현예에 따르면, 상기 몰딩수지로 몰딩된 리드프레임 기판은: 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 탑재되는 수평프레임과; 수평프레임의 테두리 상면에 소정 높이로 몰딩되는 몰딩수지체와; 몰딩수지체에 상하로 관통 형성된 비아홀내에 전도성 충진재가 충진된 관통 몰드 비아; 로 구성되고, 상기 인쇄회로기판은 관통 몰드 비아의 상면에 도전성 접착수단에 의하여 접합되는 전도성패턴과 볼랜드가 형성된 플랫기판으로 채택된 것을 특징으로 한다.
본 발명의 제5구현예에서, 상기 수평프레임의 테두리 상면에는 몰딩수지체로 함께 몰딩되는 솔더볼이 미리 부착되고, 상기 수평프레임의 몰딩수지체의 안쪽 부분 표면에는 몰딩 컴파운드 수지가 채워져 결합되는 수지결합홀이 더 형성된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 멤브레인을 갖는 멤스 칩 및 에이직 칩이 도전성 와이어로 연결되며 탑재되는 캐비티 기판과 플랫기판을 상호 도전 가능하게 접합되는 구조로 만들어지되, 캐비티 기판을 인쇄회로기판 이외에 세라믹 기판 또는 리드프레임 기판으로 혼용 사용하거나, 또는 플랫기판을 인쇄회로기판 이외에 세라믹 기판 또는 리드프레임 기판으로 혼용 사용하여, 고가의 인쇄회로기판 사용량을 줄여서 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하면서도 그 제조 비용을 크게 절감할 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도,
도 3은 본 발명의 제3실시예에 따른 반도체 패키지를 나타내는 단면도,
도 4는 본 발명의 제4실시예에 따른 반도체 패키지를 나타내는 단면도,
도 5는 본 발명의 제5실시예에 따른 반도체 패키지를 나타내는 단면도,
도 6은 종래의 반도체 패키지를 나타내는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 멤스 칩의 진동 울림 공간인 백 불륨 공간을 위한 캐비티 공간을 확보하기 위하여 캐비티 기판과 플랫기판이 전기적으로 접합된 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 제공하고자 한 것이다.
즉, 본 발명은 종래에 캐비티기판 및 플랫기판을 모두 고가의 인쇄회로기판을 이용하던 점과 달리, 인쇄회로기판 이외에 세라믹 기판, 도전수단이 형성된 몰딩수지 기판, 몰딩수지로 몰딩된 리드프레임 기판 등을 혼용 사용하여, 멤스 칩의 진동 울림 공간인 백 불륨 공간을 확보하면서도 그 제조 비용을 크게 절감할 수 있도록 한 반도체 패키지를 제공하고자 한 것이다.
보다 상세하게는, 본 발명의 반도체 패키지는 세라믹 기판(100)과 인쇄회로기판(120)을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합한 구조로 제작되거나, 또는 도전수단이 형성된 몰딩수지 기판(200)을 캐비티 기판으로 제작하고 인쇄회로기판(220)을 플랫기판으로 제작하여 전기적으로 상호 접합시킨 구조로 제조되거나, 또는 몰딩수지로 몰딩된 리드프레임 기판(300,400,500)과 인쇄회로기판(320,420,520)을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합시킨 구조로 제조된다.
물론, 상기 플랫기판 또는 캐비티기판에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되면서 나란히 부착된다.
여기서, 본 발명의 제1실시예에 따른 반도체 패키지를 첨부한 도 1을 참조로 설명하면 다음과 같다.
본 발명의 제1실시예는 세라믹 기판(100)을 멤스 칩의 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판으로 제작하고, 인쇄회로기판(120)을 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 부착되는 플랫기판으로 제작한 점에 특징이 있다.
상기 인쇄회로기판(120)은 음파유도구(122)가 관통 형성되고, 그 주변에 전도성패턴(124)이 형성된 구조로 구비되는 바, 그 상면에는 음파유도구(122)를 커버하면서 멤브레인(602)을 갖는 멤스 칩(600)이 부착되고, 멤스 칩(600)의 바로 옆에는 에이직 칩(610)이 나란히 부착되며, 멤스 칩(600)과 에이직 칩(610)이 도전성 와이어(620)로 전기적 신호 교환 가능하게 연결되는 동시에 에이직 칩(610)과 인쇄회로기판(120)이 도전성 와이어(620)에 의하여 전기적 신호 교환 가능하게 연결된다.
상기 세라믹 기판(100)은 수평기판부(102)와 수직기판부(106)이 일체로 형성된 것으로서, 수평기판부(102)의 외면에는 솔더볼이 융착되는 볼랜드(104)가 형성되고, 수직기판부(106)에는 볼랜드(104)와 도전 가능하게 연결되는 시그널 비아(180)가 형성된다.
따라서, 상기 세라믹 기판(100)의 수직기판부(106)에 형성된 시그널 비아(180) 부분을 인쇄회로기판(120)의 전도성패턴(124)에 도전성 접착수단(130)으로 도전 가능하게 접합함으로써, 본 발명의 제1실시예에 따른 반도체 패키지가 완성된다.
이와 같이, 본 발명의 제1실시예에 따르면 세라믹 기판(100)을 캐비티 기판으로 제작하여 플랫기판인 인쇄회로기판(120)과 접합 사용함으로써, 저가형 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 구현할 수 있고, 물론 반대로 세라믹 기판을 플랫기판으로 제작하고, 인쇄회로기판을 캐비티 기판으로 제작하여 접합시킬 수 있다.
여기서, 본 발명의 제2실시예에 따른 반도체 패키지를 첨부한 도 2를 참조로 설명하면 다음과 같다.
본 발명의 제2실시예는 도전수단으로서 관통 몰드 비아가 형성된 몰딩수지 기판(200)을 캐비티 기판으로 제작하고, 인쇄회로기판(120)을 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 부착되는 플랫기판으로 제작한 점에 특징이 있다.
상기 도전수단이 형성된 몰딩수지 기판(200)을 제작하기 위하여, 우선 상면 중앙에 돌출부를 갖는 메탈 캐리어 위에 몰딩 컴파운 수지를 몰딩하여 몰딩수지체(204)를 만들어준다.
상기 몰딩수지체(204)는 메탈 캐리어의 돌출부에 의하여 저면에 캐비티(202)가 형성된 직사각 블럭 형상으로 제작된다.
이어서, 상기 몰딩수지체(204)의 상면에 필름부재(206)를 라미네이팅 또는 코팅한 다음, 필름부재(206) 및 몰딩수지체(204)의 테두리 부분에 레이저 가공에 의하여 상하방향으로 관통된 비아홀(208)을 형성시킨다.
연이어, 통상의 도금 공정에 의하여 상기 필름부재(206)의 상면 및 비아홀(208)내에 구리 재질의 도전금속체(210)가 형성되도록 한 후, 필름부재(206)의 상면에 형성된 도전층을 그라인딩(grinding) 또는 프라잉 커트(flying cut)하여 제거함으로써, 비아홀(208)내에 도전금속체(210)이 형성되는 동시에 필름부재(206)의 테두리 상면에 도전금속체(210)와 연결되는 볼랜드(212)가 형성된다.
한편, 상기 인쇄회로기판(220)의 상면 중앙영역에는 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재된다.
또한, 상기 몰딩수지 기판(200)의 볼랜드(212)에는 전자기기의 마더보드에 탑재를 위한 솔더볼이 융착된다.
따라서, 상기 몰딩수지 기판(200)의 비아홀(208)에 채워진 도전금속체(210)의 하단부가 상기 인쇄회로기판(220)의 테두리 영역에 형성된 전도성패턴(222)에 도전성 접착수단(230)에 의하여 접합되도록 함으로써, 본 발명의 제2실시예에 따른 반도체 패키지가 완성된다.
이와 같이, 본 발명의 제2실시예에 따르면 몰딩수지 기판(200)을 캐비티 기판으로 제작하여 플랫기판인 인쇄회로기판(220)과 접합 사용함으로써, 저가형 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 구현할 수 있고, 물론 반대로 몰딩수지 기판을 플랫기판으로 제작하고, 인쇄회로기판을 캐비티 기판으로 제작하여 접합시킬 수 있다.
여기서, 본 발명의 제3실시예에 따른 반도체 패키지를 첨부한 도 3을 참조로 설명하면 다음과 같다.
상기 몰딩수지로 몰딩된 리드프레임 기판(300)은 다수의 리드(302)를 몰딩 컴파운드 수지(304)로 몰딩시킨 것으로서, 각 리드(302)의 상면 및 하면이 외부로 노출되게 몰딩된 구조로 구비된다.
상기 인쇄회로기판(320)은 각 리드(302) 상면에 도전성 접착수단(330)으로 부착되는 볼랜드(322)를 갖는 상부 인쇄회로기판(324)과, 상면 테두리 부분에 리드(302)와 도전성 접착수단(330)에 의하여 접합되는 전도성패턴(326)이 형성된 하부 인쇄회로기판(328)으로 구비된다.
보다 상세하게는, 상기 리드(302)는 수직바(310)의 상단 및 하단에 각각 상부절곡단(311)과 하부절곡단(312)이 일체로 형성된 J-형상으로 제작되고, 이 리드(302)의 하부 절곡단(312)을 상기 하부 인쇄회로기판(328)의 전도성패턴(326)에 도전성 접착수단(솔더 페이스트)으로 접착시킨 다음, 각 리드(302)를 몰딩 컴파운드 수지(304)로 몰딩시키게 되며, 이때 상기 각 리드(302)의 상부절곡단(311)의 상면은 외부로 노출되는 상태가 된다.
따라서, 상기 몰딩수지로 몰딩된 리드프레임 기판(300)과, 상기 인쇄회로기판(320)의 하부 인쇄회로기판(328)이 상호 접함됨에 따라, 멤스 칩의 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판이 된다.
이때, 상기 하부 인쇄회로기판(328)의 음파유도구 주변 상면에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재된다.
이어서, 상기 각 리드(302) 상면 즉, 상부절곡단(311) 위에 볼랜드(322)를 갖는 상부 인쇄회로기판(324)이 도전성 접착수단(330)으로 적층 접합됨으로써, 본 발명의 제3실시예에 따른 반도체 패키지가 완성된다.
이와 같이, 본 발명의 제3실시예에 따르면 몰딩수지로 몰딩된 리드프레임 기판(300)을 사이에 두고 상부 및 하부 인쇄회로기판(324,328)이 적층 접합됨으로써, 고가의 인쇄회로기판 사용량을 줄여 저가형 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 구현할 수 있다.
여기서, 본 발명의 제4실시예에 따른 반도체 패키지를 첨부한 도 4를 참조로 설명하면 다음과 같다.
본 발명의 제4실시예는 몰딩수지로 몰딩된 리드프레임 기판(400)을 멤스 칩의 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판으로 제작하고, 인쇄회로기판(420)을 캐비티 기판을 마감시키며 접합되는 플랫기판으로 제작한 점에 특징이 있다.
상기 몰딩수지로 몰딩된 리드프레임 기판(400)은 수평판 형태로 만들어진 구리 재질의 수평프레임(402)을 골격으로 하는 바, 이 수평프레임(402)의 중앙부 소정 위치에는 음파유도구가 관통 형성되고, 그 주변에는 몰딩 컴파운드 수지(406)가 채워져 결합되는 수지결합홀(408)이 관통 형성되며, 테두리 단부에는 다수의 리드(404)가 절곡 가능하게 일체로 형성된다.
이렇게 구비된 수평프레임(402)의 리드(404)를 수직 절곡시키게 되는 바, 수직 절곡된 각 리드(404)의 상단부는 다시 안쪽으로 절곡되어, 결국 각 리드(404)는 J-형상을 이루게 된다.
이어서, 상기 수평프레임(402)의 각 리드(404)를 몰딩 컴파운드 수지(406)로 몰딩하되, 각 리드(404)의 상면이 외부로 노출되게 몰딩하고, 특히 수평프레임(402)의 수지결합홀(408)내에도 몰딩 컴파운드 수지(406)가 채워지게 하여 수평프레임(402)과 몰딩 컴파운드 수지(406) 간의 결합력이 단단한 상태가 되도록 한다.
다음으로, 상기 수평프레임(402)의 상면에 음파유도구를 커버하며 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 부착되고, 멤스 칩(600)과 에이직 칩(610)이 도전성 와이어(620)로 전기적 신호 교환 가능하게 연결되는 동시에 에이직 칩(610)과 수평프레임(402)도 전기적 신호 교환 가능하게 도전성 와이어(620)로 연결된다.
이어서, 각 리드(404) 상면에 도전성 접착수단(430)에 의하여 접합되는 전도성패턴(422)이 형성되고, 외면에는 솔더볼 부착을 위한 볼랜드(424)가 형성된 인쇄회로기판(420)을 플랫기판으로 채택하여, 상기와 같이 제작된 몰딩수지로 몰딩된 리드프레임 기판(400)에 도전 가능하게 접합시키게 된다.
즉, 상기 몰딩수지로 몰딩된 리드프레임 기판(400)의 각 리드(404) 상면에 인쇄회로기판(420)의 전도성패턴(422)이 도전성 접합수단(430)에 의하여 접합됨으로써, 본 발명의 제4실시예에 따른 반도치 패키지가 완성된다.
이와 같이, 본 발명의 제4실시예에 따르면 몰딩수지로 몰딩된 리드프레임 기판(400)을 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판으로 제작하고, 플랫기판인 인쇄회로기판(420)을 접합시킴으로써, 고가의 인쇄회로기판 사용량을 줄여 저가형 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 구현할 수 있다.
여기서, 본 발명의 제5실시예에 따른 반도체 패키지를 첨부한 도 5를 참조로 설명하면 다음과 같다.
본 발명의 제5실시예는 몰딩수지로 몰딩된 리드프레임 기판(500)을 멤스 칩의 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판으로 제작하고, 인쇄회로기판(520)을 캐비티 기판을 마감시키며 접합되는 플랫기판으로 제작한 점에 특징이 있다.
상기 몰딩수지로 몰딩된 리드프레임 기판(500)은 수평판 형태로 만들어진 구리 재질의 수평프레임(502)을 골격으로 하는 바, 수평프레임(502)의 중앙부 소정 위치에는 음파유도구가 관통 형성되고, 그 주변에는 몰딩 컴파운드 수지(506)가 채워져 결합되는 수지결합홀(508)이 관통 형성된다.
또한, 상기 몰딩수지로 몰딩된 리드프레임 기판(500)은 수평프레임(502)의 테두리 상면에 몰딩 컴파운드 수지에 의하여 소정 높이로 몰딩되는 몰딩수지체(504)를 포함하고, 특히 몰딩수지체(504)에는 상하로 관통 형성된 비아홀(506)내에 전도성 충진재(508)가 충진된 관통 몰드 비아(510)가 형성된다.
이때, 상기 몰딩수지체(504)를 형성하기 전에, 상기 수평프레임(502)의 테두리 상면에는 솔더볼(512)을 부착시켜서 몰딩수지체(504)로 함께 몰딩되도록 한다.
또한, 상기 수평프레임(502)의 수지결합홀(514)에도 몰딩 컴파운드 수지가 채워져 결합되도록 함으로써, 수평프레임(520)과 몰딩수지체(504) 간의 결합력이 견고한 상태로 유지되어진다.
따라서, 몰딩수지체(504)에 레이저 가공을 통하여 비아홀(506)을 형성하되, 솔더볼(512)이 노출될 때까지 비아홀(506)을 뚫은 다음, 비아홀(506) 내부에 통상의 도금 공정을 이용하여 전도성 충진재(508)를 충진시킴으로써, 전기적 신호를 전달할 수 있는 관통 몰드 비아(510)가 형성된다.
다음으로, 상기 수평프레임(502)의 상면에 음파유도구를 커버하며 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 부착되고, 멤스 칩(600)과 에이직 칩(610)이 도전성 와이어(620)로 전기적 신호 교환 가능하게 연결되는 동시에 에이직 칩(610)과 수평프레임(502)도 전기적 신호 교환 가능하게 도전성 와이어(620)로 연결된다.
이어서, 관통 몰드 비아(510) 상면에 도전성 접착수단(530)에 의하여 접합되는 전도성패턴(522)이 형성되고, 외면에는 솔더볼 부착을 위한 볼랜드(524)가 형성된 인쇄회로기판(520)을 플랫기판으로 채택하여, 상기와 같이 제작된 몰딩수지로 몰딩된 리드프레임 기판(500)에 도전 가능하게 접합시키게 된다.
즉, 상기 몰딩수지체(504)의 관통 몰드 비아(510) 상단부에 인쇄회로기판(520)의 전도성패턴(522)이 도전성 접합수단(530)에 의하여 접합됨으로써, 본 발명의 제5실시예에 따른 반도치 패키지가 완성된다.
이와 같이, 본 발명의 제5실시예에 따르면 몰딩수지로 몰딩된 리드프레임 기판(500)을 진동 울림 공간인 백 불륨 공간을 갖는 캐비티 기판으로 제작하고, 플랫기판인 인쇄회로기판(520)을 접합시킴으로써, 고가의 인쇄회로기판 사용량을 줄여 저가형 마이크로-전자 기계적 시스템을 갖는 반도체 패키지를 구현할 수 있다.
100 : 세라믹 기판
102 : 수평기판부
104 : 볼랜드
106 : 수직기판부
180 : 시그널 비아
120 : 인쇄회로기판
122 : 음파유도구
124 : 전도성패턴
130 : 도전성 접착수단
200 : 몰딩수지 기판
202 : 캐비티
204 : 몰딩수지체
206 : 필름부재
208 : 비아홀
210 : 도전금속체
212 : 볼랜드
220 : 인쇄회로기판
230 : 도전성 접착수단
300 : 몰딩수지로 몰딩된 리드프레임 기판
302 : 리드
304 : 몰딩 컴파운드 수지
310 : 수직바
311 : 상부절곡단
312 : 하부절곡단
320 : 인쇄회로기판
322 : 볼랜드
324 : 상부 인쇄회로기판
326 : 전도성패턴
328 : 하부 인쇄회로기판
330 : 도전성 접착수단
400 : 몰딩수지로 몰딩된 리드프레임 기판
402 : 수평프레임
404 : 리드
406 : 몰딩 컴파운드 수지
408 : 수지결합홀
420 : 인쇄회로기판
422 : 전도성패턴
424 : 볼랜드
430 : 도전성 접착수단
500 : 몰딩수지로 몰딩된 리드프레임 기판
502 : 수평프레임
504 : 몰딩수지체
506 : 비아홀
508 : 전도성 충진재
510 : 관통 몰드 비아
512 : 솔더볼
514 : 수지결합홀
520 : 인쇄회로기판
522 : 전도성패턴
524 : 볼랜드
530 : 도전성 접착수단
600 : 멤스 칩
602 : 멤브레인
610 : 에이직 칩
620 : 도전성 와이어

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 몰딩수지로 몰딩된 리드프레임 기판(300,400,500)과 인쇄회로기판(320,420,520)을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하고, 상기 플랫기판 또는 캐비티기판에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)을 부착하는 동시에 도전성 와이어(620)로 연결하여서 이루어지되,
    상기 몰딩수지로 몰딩된 리드프레임 기판(300)은 다수의 리드(302)를 몰딩 컴파운드 수지(304)로 몰딩하되, 각 리드(302)의 상면 및 하면이 외부로 노출되게 몰딩된 구조로 구비되고,
    상기 인쇄회로기판(320)은:
    각 리드(302) 상면에 도전성 접착수단(330)으로 부착되는 볼랜드(322)를 갖는 상부 인쇄회로기판(324)과;
    상면 중앙부분에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재되고, 상면 테두리 부분에 상기 리드(302) 저면과 도전성 접착수단(330)에 의하여 접합되는 전도성패턴(326)이 형성된 하부 인쇄회로기판(328);
    으로 구성된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 4에 있어서,
    상기 리드(302)는 수직바(310)의 상단 및 하단에 각각 상부절곡단(311)과 하부절곡단(312)이 일체로 형성된 J-형상으로 제작된 것임을 특징으로 하는 반도체 패키지.
  6. 청구항 4에 있어서,
    상기 몰딩수지로 몰딩된 리드프레임 기판(400)은:
    멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재되는 수평프레임(402)과;
    수평프레임(402)의 테두리에서 상부로 수직 절곡되는 다수의 리드(404)와;
    리드(404)를 몰딩하는 몰딩 컴파운드 수지(406); 로 구성되고,
    상기 인쇄회로기판(420)은 각 리드(404) 상면에 도전성 접착수단(430)에 의하여 접합되는 전도성패턴(422)과 볼랜드(424)가 형성된 플랫기판으로 채택된 것을 특징으로 하는 반도체 패키지.
  7. 청구항 6에 있어서,
    상기 수평프레임(402)의 각 리드(404) 안쪽 부분에는 몰딩 컴파운드 수지(406)가 채워져 결합되는 수지결합홀(408)이 더 형성된 것을 특징으로 하는 반도체 패키지.
  8. 청구항 6에 있어서,
    상기 리드(404)는 수평프레임(402)의 테두리에서 수직 절곡된 상단부가 다시 안쪽으로 절곡된 J-형상으로 구비된 것임을 특징으로 하는 반도체 패키지.
  9. 청구항 4에 있어서,
    상기 몰딩수지로 몰딩된 리드프레임 기판(500)은:
    멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재되는 수평프레임(502)과;
    수평프레임(502)의 테두리 상면에 소정 높이로 몰딩 컴파운드 수지로 몰딩된 몰딩수지체(504)와;
    몰딩수지체(504)에 상하로 관통 형성된 비아홀(506)내에 전도성 충진재(508)가 충진된 관통 몰드 비아(510); 로 구성되고,
    상기 인쇄회로기판(520)은 관통 몰드 비아(510)의 상면에 도전성 접착수단(530)에 의하여 접합되는 전도성패턴(522)과 볼랜드(524)가 형성된 플랫기판으로 채택된 것을 특징으로 하는 반도체 패키지.
  10. 청구항 9에 있어서,
    상기 수평프레임(502)의 테두리 상면에는 몰딩수지체(504)로 함께 몰딩되는 솔더볼(512)이 미리 부착된 것을 특징으로 하는 반도체 패키지.
  11. 청구항 9에 있어서,
    상기 수평프레임(502)의 몰딩수지체(504)의 안쪽 부분 표면에는 몰딩 컴파운드 수지가 채워져 결합되는 수지결합홀(514)이 더 형성된 것을 특징으로 하는 반도체 패키지.
  12. 삭제
  13. 세라믹 기판(100)과 인쇄회로기판(120)을 플랫기판 또는 캐비티기판으로 제작하여 전기적으로 상호 접합하고, 상기 플랫기판 또는 캐비티기판에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)을 부착하는 동시에 도전성 와이어(620)로 연결하여서 이루어지되,
    상기 세라믹 기판(100)을 캐비티 기판으로 제작하고, 인쇄회로기판(120)을 플랫기판으로 제작하여 접합하는 경우, 인쇄회로기판(120)의 음파유도구(122) 주변에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 부착되고, 세라믹 기판(100)의 수평기판부(102)의 외면에 형성된 볼랜드(104)와 도전되도록 수직기판부(106)에 형성된 시그널 비아(180)가 인쇄회로기판(120)의 전도성패턴(124)에 도전성 접착수단(130)으로 접합되는 것을 특징으로 하는 반도체 패키지.
  14. 삭제
  15. 도전수단이 형성된 몰딩수지 기판(200)을 캐비티 기판으로 제작하고, 인쇄회로기판(220)을 플랫기판으로 제작하여 전기적으로 상호 접합하고, 상기 플랫기판 또는 캐비티기판에 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)을 부착하는 동시에 도전성 와이어(620)로 연결하여서 이루어지되,
    상기 도전수단이 형성된 몰딩수지 기판(200)은:
    저면에 캐비티(202)가 형성된 몰딩수지체(204)와;
    몰딩수지체(204)의 상면에 부착되는 필름부재(206)와;
    몰딩수지체(204) 및 필름부재(206)의 테두리에 상하방향으로 관통된 비아홀(208)과;
    비아홀(208)내에 채워지는 도전금속체(210)와;
    도전금속체(210)와 연결되면서 필름부재(206)의 테두리 상면에 형성되는 볼랜드(212); 로 구성되고,
    상기 인쇄회로기판(220)의 상면 중앙영역에는 멤브레인(602)을 갖는 멤스 칩(600) 및 에이직 칩(610)이 도전성 와이어(620)로 연결되며 탑재되고, 테두리 영역에 형성된 전도성패턴(222)에 상기 몰딩수지 기판(200)의 비아홀(208)에 채워진 도전금속체(210)의 하단부가 도전성 접착수단(230)으로 접합되는 것을 특징으로 하는 반도체 패키지.
KR1020110091640A 2011-09-09 2011-09-09 마이크로-전자 기계적 시스템을 갖는 반도체 패키지 KR101300572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110091640A KR101300572B1 (ko) 2011-09-09 2011-09-09 마이크로-전자 기계적 시스템을 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091640A KR101300572B1 (ko) 2011-09-09 2011-09-09 마이크로-전자 기계적 시스템을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130028243A KR20130028243A (ko) 2013-03-19
KR101300572B1 true KR101300572B1 (ko) 2013-08-27

Family

ID=48178801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091640A KR101300572B1 (ko) 2011-09-09 2011-09-09 마이크로-전자 기계적 시스템을 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101300572B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672620B1 (ko) 2015-01-30 2016-11-04 앰코 테크놀로지 코리아 주식회사 폴리머 기판를 이용한 반도체 패키지
CN106564852A (zh) * 2016-10-20 2017-04-19 北方电子研究院安徽有限公司 一种用于高冲击mems惯性传感器芯片的封装结构
KR102661196B1 (ko) 2019-11-08 2024-04-29 삼성전자 주식회사 적층형 기판을 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002067080A (ja) * 2000-09-01 2002-03-05 Seiko Epson Corp 成形部品の製造方法
JP2003245793A (ja) * 2002-02-26 2003-09-02 Tdk Corp ハンダ用組成物、ハンダ付け方法および電子部品
JP2006035003A (ja) * 2004-07-22 2006-02-09 Olympus Corp 超音波振動子及び超音波振動子の製造方法
KR20080039417A (ko) * 2005-07-15 2008-05-07 실리콘 매트릭스 피티이 리미티드 Ｍｅｍｓ 패키지 및 ｍｅｍｓ 패키지 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002067080A (ja) * 2000-09-01 2002-03-05 Seiko Epson Corp 成形部品の製造方法
JP2003245793A (ja) * 2002-02-26 2003-09-02 Tdk Corp ハンダ用組成物、ハンダ付け方法および電子部品
JP2006035003A (ja) * 2004-07-22 2006-02-09 Olympus Corp 超音波振動子及び超音波振動子の製造方法
KR20080039417A (ko) * 2005-07-15 2008-05-07 실리콘 매트릭스 피티이 리미티드 Ｍｅｍｓ 패키지 및 ｍｅｍｓ 패키지 제조 방법

Also Published As

Publication number Publication date
KR20130028243A (ko) 2013-03-19

Similar Documents

Publication Publication Date Title
US9269831B2 (en) Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
US10745269B2 (en) MEMS package
TWI469233B (zh) 具有中空封裝件之封裝系統
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
JP2010186847A (ja) 半導体装置及びその製造方法、並びに電子装置
TWI675794B (zh) 微機電系統麥克風模組及用於製造其之晶圓層級技術
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
JP2014155132A (ja) 回路基板およびその製造方法
CN104136364A (zh) 微机电系统芯片尺寸封装
US20080182434A1 (en) Low Cost Stacked Package
JP2007227596A (ja) 半導体モジュール及びその製造方法
KR101366418B1 (ko) 반도체 디바이스
KR101672620B1 (ko) 폴리머 기판를 이용한 반도체 패키지
KR101209475B1 (ko) 인터포져를 이용한 반도체 패키지
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20190089733A (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP2014165481A (ja) 半導体素子実装体
JP2013539253A (ja) モジュール及びその製造方法
KR101185456B1 (ko) 반도체 패키지
CN221319324U (zh) Mems封装结构及包括其的mems声学传感器
KR101374147B1 (ko) 멤스 디바이스 및 이의 제조 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 7