KR101672620B1 - 폴리머 기판를 이용한 반도체 패키지 - Google Patents

폴리머 기판를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101672620B1
KR101672620B1 KR1020150014883A KR20150014883A KR101672620B1 KR 101672620 B1 KR101672620 B1 KR 101672620B1 KR 1020150014883 A KR1020150014883 A KR 1020150014883A KR 20150014883 A KR20150014883 A KR 20150014883A KR 101672620 B1 KR101672620 B1 KR 101672620B1
Authority
KR
South Korea
Prior art keywords
substrate
cavity
conductive pattern
conductive
ground shield
Prior art date
Application number
KR1020150014883A
Other languages
English (en)
Other versions
KR20160094482A (ko
Inventor
이영우
김병준
방동현
조은나라
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150014883A priority Critical patent/KR101672620B1/ko
Priority to US15/009,012 priority patent/US20160221820A1/en
Priority to TW105102983A priority patent/TWI635040B/zh
Publication of KR20160094482A publication Critical patent/KR20160094482A/ko
Application granted granted Critical
Publication of KR101672620B1 publication Critical patent/KR101672620B1/ko
Priority to US16/255,292 priority patent/US10822226B2/en
Priority to US17/086,633 priority patent/US11572269B2/en
Priority to US18/106,203 priority patent/US20230257257A1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 저가형 폴리머 재료를 이용하여 사출 성형시킨 기판을 이용하여 간단한 구조로 제작할 수 있도록 한 멤스 디바이스 타입의 폴리머 기판을 이용한 반도체 패키지에 관한 것이다.
즉, 본 발명은 상부기판, 하부기판, 상부 및 하부기판 사이에 적층되는 캐비티기판 등 총 3개(piece)의 기판을 사용하여 멤스 디바이스를 제작하되, 전자기기에 탑재되는 하부기판을 제외하고 상부기판 및 캐비티기판을 저가형 폴리머 재료를 이용하여 사출 성형하고, 필요한 표면에 전도성패턴을 도금 처리한 구조로 구비함으로써, 기존의 멤스 디바이스 대비 공정수 절감은 물론 제조비용을 크게 절감할 수 있도록 한 폴리머를 이용한 반도체 패키지를 제공하고자 한 것이다.

Description

폴리머 기판를 이용한 반도체 패키지{SEMICONDUCTOR PACKAGE USING POLYMER SUBSTRATE}
본 발명은 폴리머 기판을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 저가형 폴리머 재료를 이용하여 사출 성형시킨 기판을 이용하여 간단한 구조로 제작할 수 있도록 한 멤스 디바이스 타입의 폴리머 기판을 이용한 반도체 패키지에 관한 것이다.
통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS) 디바이스가 공지되어 있으며, 여기에는 멤스(MEMS) 칩과 에이직(ASIC) 칩이 포함되어 있다.
일종의 반도체 패키지인 마이크로-전자 기계적 시스템 디바이스는 멤스 칩과 에이직 칩이 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 상하로 적층 부착되거나, 측방향으로 배열되는 구조로 제조되고 있다.
여기서, 종래의 멤스 디바이스에 대한 일례를 첨부한 도 3 및 도 4를 참조로 살펴보면 다음과 같다.
종래의 멤스 디바이스는 상부기판(10), 하부기판(30), 상부 및 하부기판(10,30) 사이에 적층되는 캐비티기판(20) 등, 총 3개(piece)의 인쇄회로기판을 사용하여 제작된다.
상기 상부기판(10)은 그 일면에 반도체 칩 부착영역(12)이 형성되고, 반도체 칩 부착영역(12)의 외주부에 와이어 본딩용 전도성패턴(14)이 노출 형성된 구조로 구비된다.
상기 캐비티 기판(20)은 상하로 개방된 사각틀 형상으로 구비되며, 일측부에는 와이어 본딩용 전도성패턴(14)과 도전 가능하게 연결되는 비아홀(22)이 형성된다.
상기 하부기판(30)은 캐비티 기판(20)의 비아홀(22)과 도전 가능하게 연결되는 전도성패턴(32)이 일면에 형성되고, 타면에는 전도성패턴(32)과 비아에 의하여 도전 가능하게 연결되는 볼랜드(34)가 형성된 구조로 구비된다.
따라서, 상기 상부기판(10)의 반도체 칩 부착영역(12)에 멤브레인(42)을 갖는 멤스 칩인 제1반도체 칩(40)이 부착되고, 제1반도체 칩(40)이 부착된 바로 옆에 에이직 칩인 제2반도체 칩(44)이 나란히 부착된다.
이어서, 상기 제1반도체 칩(40)과 제2반도체 칩(44)이 제1도전성 와이어(46)로 연결되고, 제1반도체 칩(40)과 하부기판(30)의 전도성패턴(32)이 제2도전성 와이어(48)로 연결된다.
다음으로, 상기 상부기판(10)의 일면 즉, 반도체 칩(40,44)이 부착된 면에 캐비티 기판(20)이 도전성 접착수단에 의하여 적층 부착됨으로써, 상부기판(10)의 와이어 본딩용 도전성패턴(14)과 캐비티 기판(20)의 비아홀(22)이 서로 도전 가능하게 연결된다.
연이어, 상기 캐비티 기판(20) 위에 하부기판(30)을 적층 부착함으로써, 캐비티 기판(20)의 비아홀(22)과 하부기판(30)의 전도성패턴(32)이 서로 도전 가능하게 연결된다.
최종적으로, 상기 하부기판(30)의 볼랜드(34)에 솔더볼과 같은 입출력단자(36)가 융착됨으로써, 3개의 인쇄회로기판을 이용한 멤스 디바이스가 완성된다.
그러나, 종래의 멤스 디바이스는 상부기판, 하부기판, 캐비티기판 등 총 3개(piece)의 기판 모두를 고가의 인쇄회로기판을 사용함에 따라 그 제조 비용이 크게 증가하는 문제점이 있다.
또한, 캐비티기판에 상부 및 하부기판 간의 전기적 신호 연결을 위한 비아 드릴링 등을 별도로 진행하는 등 공정수 증가를 초래하여, 제조 비용 증가를 가중시키는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 감안하여 안출한 것으로서, 상부기판, 하부기판, 상부 및 하부기판 사이에 적층되는 캐비티기판 등 총 3개(piece)의 기판을 사용하되, 전자기기에 탑재되는 하부기판을 제외하고 상부기판 및 캐비티기판을 저가형 폴리머 재료를 이용하여 사출 성형하고, 필요한 표면에 전도성패턴을 도금 처리한 구조로 구비함으로써, 기존의 멤스 디바이스 대비 공정수 절감은 물론 제조비용을 크게 절감할 수 있도록 한 폴리머 기판을 이용한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 폴리머 재료를 이용하여 사출 성형된 상부기판과; 상기 상부기판에 나란히 부착되는 멤브레인을 갖는 제1반도체 칩 및 에이직칩인 제2반도체 칩과; 상기 상부기판의 일측쪽에 도금되는 복수의 제1전도성패턴과; 상기 제1반도체와 제2반도체 칩을 전기적으로 연결하는 제1도전성 와이어와; 상기 제2반도체 칩과 제1전도성패턴 간을 전기적으로 연결하는 제2도전성 와이어와; 폴리머 재료를 이용하여 상하로 관통된 관통구를 갖는 구조로 사출 성형되어, 상부기판에 적층되는 캐비티기판과; 상기 캐비티기판의 일면 및 내벽면을 따라 도금되어 제1전도성패턴과 도전 가능하게 연결되는 복수의 제2전도성패턴과; 일면에 캐비티기판의 제2전도성패턴과 연결되는 복수의 제3전도성패턴이 형성되고, 타면에는 제3전도성패턴과 비아를 통하여 연결된 볼랜드가 형성된 구조로 구비되어, 캐비티기판에 적층되는 인쇄회로기판 타입의 하부기판; 을 포함하여 구성된 것을 특징으로 하는 폴리머 기판를 이용한 반도체 패키지를 제공한다.
바람직하게는, 상기 캐비티 기판을 저가형 폴리머 재료를 이용하여 사출 성형할 때, 그 일측 외면에 그라운드 쉴드 형성홈이 형성되고, 그라운드 쉴드 형성홈에는 하부기판의 제3전도선패턴과 도전 가능하게 연결되는 그라운드 쉴드 물질이 도금된 것을 특징으로 한다.
더욱 바람직하게는, 상기 상부기판의 테두리 부분에는 그라운드 쉴드층이 도금 처리된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 3개의 기판을 적층하여 멤스 디바이스를 제작할 때, 3개의 기판 중 전자기기에 탑재되는 하부기판을 제외하고 상부기판 및 캐비티기판을 기존 고가의 인쇄회로기판에 비하여 저렴한 저가형 폴리머 재료를 이용하여 사출 성형하고, 성형된 표면에 하부기판과의 연결을 위한 전도성패턴을 도금 처리한 구조로 구비함으로써, 기존에 3개의 기판을 모두 고가의 인쇄회로기판으로 적용한 것에 비하여 제작 비용을 크게 절감할 수 있다.
둘째, 기존에 인쇄회로기판으로 채택된 고가의 캐비티기판에 고비용의 비아홀 드릴링을 실시하던 것에 비하여, 저가형 폴리머 재료로 성형된 본 발명의 상부기판 및 캐비티기판에 저비용의 도금 공정에 의한 전도성패턴을 형성함으로써, 기존의 멤스 디바이스 대비 공정수 절감은 물론 제조비용을 더욱 절감할 수 있다.
도 1 및 도 2는 본 발명에 따른 폴리머 기판을 이용한 반도체 패키지를 도시한 사시도 및 단면도,
도 3 및 도 4는 종래의 멤스 디바이스를 도시한 사시도 및 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 마이크로폰 등에 사용되는 멤스 디바이스를 제조하기 위한 기판으로서, 기존에 고가의 3 피스(piece) 인쇄회로기판을 사용하던 것을 배제하고, 기존 고가의 3 피스(piece) 인쇄회로기판에 비하여 저렴한 저가의 폴리머 재료를 이용하여 사출 성형된 기판을 사용한 점에 주안점이 있다.
첨부한 도 1 및 도 2는 본 발명에 따른 폴리머 기판을 이용한 반도체 패키지를 도시한 분리 사시도 및 단면도이다.
도 1 및 도 2에서 보듯이, 멤스 디바이스(100)는 총 3개의 기판 즉, 상부기판(110), 하부기판(130), 상부 및 하부기판(110,130) 사이에 적층되는 캐비티기판(120)을 포함한다.
상기 상부기판(110)은 저가형 폴리머 재료를 이용하여 직사각 판체 형상으로 사출 성형되어 구비된다.
이렇게 저가형 폴리머 재료를 이용하여 성형된 상부기판(100)에는 멤브레인을 갖는 제1반도체 칩(111) 및 에이직칩인 제2반도체 칩(112)가 나란히 부착된다.
이때, 상기 제1반도체 칩(111) 즉, 멤스 칩은 마이크로폰, 휴대용 마이크 등에 사용될 수 있도록 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(113)을 갖는다.
또한, 상기 상부기판(110)의 일면에서 일측쪽 위치에 각 반도체 칩(111,112)을 캐비티기판(120)과 도전 가능하게 연결시키기 위한 복수의 제1전도성패턴(114)이 도금 공정에 의하여 형성되며, 물론 상부기판(110)의 사출 성형 후 반도체 칩 부착 공정 전에 도금 공정에 의하여 형성된다.
또한, 상기 제1반도체(111)의 본딩패드와 제2반도체 칩(112)의 본딩패드가 제1도전성 와이어(115)에 의하여 전기적으로 연결되고, 상기 제2반도체 칩(112)의 본딩패드와 상부기판(110)에 형성된 제1전도성패턴(114)이 제2도전성 와이어(116)에 의하여 전기적으로 연결된다.
한편, 상기 상부기판(110)의 테두리 영역에 전자파 차폐를 위한 그라운드 쉴드층(117)이 제1전도성패턴(114)을 도금할 때 함께 더 도금 처리되어 형성되며, 이 그라운드 쉴드층(117)은 하기에서 설명하는 바와 같이 캐비티 기판(120)의 그라운드 쉴드 물질과 도전 가능하게 연결된다.
상기 캐비티기판(120)은 저가형 폴리머 재료를 이용하여 상하로 관통된 관통구를 갖는 직사각틀 형상으로 사출 성형되어 구비된다.
특히, 상기 캐비티기판(120)의 사출 성형후, 캐비티기판의 일면 및 내벽면을 따라 상부기판(110)의 제1전도성패턴(114) 및 후술하는 하부기판(130)의 제3전도성패턴과 도전 가능하게 연결되는 복수의 제2전도성패턴(121)이 도금 공정에 의하여 형성된다.
바람직하게는, 상기 캐비티기판(120)을 저가형 폴리머 재료를 이용하여 사출 성형할 때, 그 일측 외면에 그라운드 쉴드 형성홈(122)이 형성된 구조로 사출 성형하고, 이 그라운드 쉴드 형성홈(122)내에 그라운드 쉴드 물질(123)을 도금하도록 한다.
보다 상세하게는, 상기 캐비티기판(120)의 사출 성형을 위한 금형 구조를 그라운드 쉴드 형성홈을 위한 사출물을 갖는 구조로 변경하여, 캐비티기판(120)의 일측 외면에 그 두께방향을 따라 연장된 그라운드 쉴드 형성홈(122)이 형성될 수 있고, 이 그라운드 쉴드 형성홈(122)내에 통상의 도금 공정을 이용하여 그라운드 쉴드 물질(123)이 도금될 수 있다.
이때, 상기 그라운드 쉴드 물질(123)의 일단부는 상부기판(110)의 그라운드 쉴드층(117)과 도전 가능하게 연결되고, 그 타단부는 하부기판(130)의 제3전도성패턴(131)과 도전 가능하게 연결된다.
한편, 상기 하부기판(130)은 전자기기(예를 들어, 마이크로폰 등)의 마더보드에 전기적 신호 교환 가능하게 탑재되는 것으로서, 전자기기와의 전기적 신호 교환이 원활하게 이루어질 수 있도록 인쇄회로기판 타입으로 채택된다.
이에, 상기 하부기판(130)은 그 일면에 캐비티기판(120)의 제2전도성패턴(121)과 도전 가능하게 연결되는 복수의 제3전도성패턴(131)이 형성되고, 타면에는 제3전도성패턴(131)과 비아를 통하여 연결된 볼랜드(132)가 형성된 구조로 구비된다.
상기와 같이 구비된 상부기판(110)과 캐비티기판(120)과 하부기판(130)을 도전성 접착수단 등을 매개로 적층하게 되면, 상부기판(110)의 제1전도성패턴(114)과 캐비티기판(120)의 제2전도성패턴(121)이 도전 가능하게 연결되는 동시에 캐비티기판(120)의 제2전도성패턴(121)과 하부기판(130)의 제3전도성패턴(131)이 도전 가능하게 연결되는 상태가 된다.
또한, 상기 상부기판(110)과 캐비티기판(120)과 하부기판(130)이 상호 적층되면, 상부기판(110)의 그라운드 쉴드층(117)과 캐비티기판(120)의 그라운드 쉴드 물질(123)이 도전 가능하게 연결되는 동시에 캐비티기판(120)의 그라운드 쉴드 물질(123)과 하부기판(130)의 제3전도성패턴(131)이 도전 가능하게 연결되는 상태가 된다.
최종적으로, 상기 하부기판(130)의 볼랜드(132)에 솔더볼과 같은 입출력단자(134)가 융착됨으로써, 본 발명의 폴리머 기판을 이용한 멤스 디바이스 타입의 반도체 패키지가 완성된다.
이와 같이 완성된 본 발명의 반도체 패키지에 대한 신호 전달 경로를 살펴보면, 먼저 음파가 유입되면, 멤스 칩인 제1반도체 칩(111)의 멤브레인(113)이 울리면서 진동을 하게 되고, 이때 멤브레인(113)은 백볼륨 공간을 기반으로 진동이 용이하게 이루어지게 된다.
따라서, 멤브레인(113)의 진동 신호가 제1반도체 칩(111)에서 에이직 칩인 제2반도체 칩(112)으로 전달되어 전기적 신호 처리된 후, 상부기판(110)의 제1전도성패턴(114)과 캐비티기판(120)의 제2전도성패턴(121)과 하부기판(130)의 제3전도성패턴(131)을 차례로 경유한 후, 하부기판(130)의 입출력단자(134)를 통하여 전자기기(예를 들어, 마이크로폰)의 마더보드로 출력된다.
또한, 외부로부터 유입되는 전자파 등이 상부기판(110)의 그라운드 쉴드층(117) 및 캐비티기판(120)의 그라운드 쉴드 물질(123)을 경유한 후, 하부기판(130)의 제3전도성패턴(131)을 거친 다음, 하부기판(130)의 입출력단자(134)를 통해 전자기기(예를 들어, 마이크로폰)의 마더보드에 포함된 그라운드부에 접지 처리된다.
이와 같이, 3개의 기판을 적층하여 멤스 디바이스를 제작할 때, 3개의 기판 중 전자기기에 탑재되는 하부기판(130)을 인쇄회로기판으로 채택하고, 상부기판(110) 및 캐비티기판(120)을 고가의 인쇄회로기판에 비하여 저렴한 저가형 폴리머 재료를 이용하여 사출 성형한 후, 필요 표면에 전도성패턴을 도금 처리한 구조로 구비함으로써, 기존에 3개의 기판을 모두 고가의 인쇄회로기판으로 적용한 것에 비하여 그 전기적 처리 성능을 그대로 유지할 수 있을 뿐만 아니라 제작 비용을 크게 절감할 수 있다.
100 : 멤스 디바이스
110 : 상부기판
111 : 제1반도체 칩
112 : 제2반도체 칩
113 : 멤브레인
114 : 제1전도성패턴
115 : 제1도전성 와이어
116 : 제2도전성 와이어
117 : 그라운드 쉴드층
120 : 캐비티기판
121 : 제2전도성패턴
122 : 그라운드 쉴드 형성홈
123 : 그라운드 쉴드 물질
130 : 하부기판
131 : 제3전도성패턴
132 : 볼랜드
134 : 입출력단자

Claims (3)

  1. 폴리머 재료를 이용하여 사출 성형된 상부기판과;
    상기 상부기판에 나란히 부착되는 멤브레인을 갖는 제1반도체 칩 및 에이직칩인 제2반도체 칩과;
    상기 상부기판의 일측쪽에 도금되는 복수의 제1전도성패턴과;
    상기 제1반도체와 제2반도체 칩을 전기적으로 연결하는 제1도전성 와이어와;
    상기 제2반도체 칩과 제1전도성패턴 간을 전기적으로 연결하는 제2도전성 와이어와;
    폴리머 재료를 이용하여 상하로 관통된 관통구를 갖는 구조로 사출 성형되어, 상부기판에 적층되는 캐비티기판과;
    상기 캐비티기판의 일면 및 내벽면을 따라 도금되어 제1전도성패턴과 도전 가능하게 연결되는 복수의 제2전도성패턴과;
    일면에 캐비티기판의 제2전도성패턴과 연결되는 복수의 제3전도성패턴이 형성되고, 타면에는 제3전도성패턴과 비아를 통하여 연결된 볼랜드가 형성된 구조로 구비되어, 캐비티기판에 적층되는 인쇄회로기판 타입의 하부기판;
    을 포함하여 구성된 것을 특징으로 하는 폴리머 기판를 이용한 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 캐비티 기판을 폴리머 재료를 이용하여 사출 성형할 때, 그 일측 외면에 그라운드 쉴드 형성홈이 형성되고, 그라운드 쉴드 형성홈에는 하부기판의 제3전도선패턴과 도전 가능하게 연결되는 그라운드 쉴드 물질이 도금된 것을 특징으로 하는 폴리머 기판를 이용한 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 상부기판의 테두리 부분에는 그라운드 쉴드층이 도금 처리된 것을 특징으로 하는 폴리머 기판를 이용한 반도체 패키지.
KR1020150014883A 2015-01-30 2015-01-30 폴리머 기판를 이용한 반도체 패키지 KR101672620B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150014883A KR101672620B1 (ko) 2015-01-30 2015-01-30 폴리머 기판를 이용한 반도체 패키지
US15/009,012 US20160221820A1 (en) 2015-01-30 2016-01-28 Semiconductor package using a polymer substrate
TW105102983A TWI635040B (zh) 2015-01-30 2016-01-30 半導體裝置及其製造方法
US16/255,292 US10822226B2 (en) 2015-01-30 2019-01-23 Semiconductor package using a polymer substrate
US17/086,633 US11572269B2 (en) 2015-01-30 2020-11-02 Semiconductor package using a polymer substrate
US18/106,203 US20230257257A1 (en) 2015-01-30 2023-02-06 Semiconductor package using a polymer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014883A KR101672620B1 (ko) 2015-01-30 2015-01-30 폴리머 기판를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160094482A KR20160094482A (ko) 2016-08-10
KR101672620B1 true KR101672620B1 (ko) 2016-11-04

Family

ID=56553881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014883A KR101672620B1 (ko) 2015-01-30 2015-01-30 폴리머 기판를 이용한 반도체 패키지

Country Status (3)

Country Link
US (4) US20160221820A1 (ko)
KR (1) KR101672620B1 (ko)
TW (1) TWI635040B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672715B2 (en) 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060121B1 (ko) 2010-02-23 2011-08-29 앰코 테크놀로지 코리아 주식회사 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
KR101091552B1 (ko) 2010-07-23 2011-12-13 테세라, 인코포레이티드 금속성 패드를 비아 위에 형성한 마이크로전자 요소
KR101236796B1 (ko) 2011-09-07 2013-02-25 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3030722A (en) 1959-04-20 1962-04-24 Jessie T Ivy Receiver with lid covering the ejection slot
US6528869B1 (en) * 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
US8767983B2 (en) * 2007-06-01 2014-07-01 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8115283B1 (en) * 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
IT1397976B1 (it) * 2009-12-23 2013-02-04 St Microelectronics Rousset Trasduttore di tipo microelettromeccanico e relativo procedimento di assemblaggio.
US9420378B1 (en) * 2010-07-12 2016-08-16 Amkor Technology, Inc. Top port MEMS microphone package and method
US9013011B1 (en) * 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
JP5829177B2 (ja) * 2011-07-12 2015-12-09 富士フイルム株式会社 インプリント用硬化性組成物、パターン形成方法およびパターン
KR101300572B1 (ko) * 2011-09-09 2013-08-27 앰코 테크놀로지 코리아 주식회사 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
US9029962B1 (en) * 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US20140037120A1 (en) * 2012-08-01 2014-02-06 Knowles Electronics, Llc Microphone Assembly
ITTO20120976A1 (it) * 2012-11-09 2014-05-10 St Microelectronics Srl Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici
DE112014000637T5 (de) * 2013-01-31 2015-11-05 E.I. Du Pont De Nemours And Company Gasdurchgangs-Sperrschichtmaterial und damit konstruierte elektronische Geräte
CN110078016A (zh) * 2013-09-30 2019-08-02 日月光半导体制造股份有限公司 封装结构及其制造方法
TWI533715B (zh) * 2014-08-19 2016-05-11 Packaging Method of Stacked Micro - Electromechanical Microphone

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060121B1 (ko) 2010-02-23 2011-08-29 앰코 테크놀로지 코리아 주식회사 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
KR101091552B1 (ko) 2010-07-23 2011-12-13 테세라, 인코포레이티드 금속성 패드를 비아 위에 형성한 마이크로전자 요소
KR101236796B1 (ko) 2011-09-07 2013-02-25 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지

Also Published As

Publication number Publication date
TWI635040B (zh) 2018-09-11
US20210047172A1 (en) 2021-02-18
US20190152770A1 (en) 2019-05-23
US11572269B2 (en) 2023-02-07
TW201637991A (zh) 2016-11-01
US10822226B2 (en) 2020-11-03
US20230257257A1 (en) 2023-08-17
KR20160094482A (ko) 2016-08-10
US20160221820A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US8981537B2 (en) Reversible top/bottom MEMS package
US9432759B2 (en) Surface mountable microphone package, a microphone arrangement, a mobile phone and a method for recording microphone signals
US10745269B2 (en) MEMS package
US7706149B2 (en) Micro-electro-mechanical-system package and method for manufacturing the same
US20150117681A1 (en) Acoustic Assembly and Method of Manufacturing The Same
CN201435805Y (zh) 印刷电路板和包括印刷电路板的麦克风
US20160100256A1 (en) Acoustic Assembly and Method of Manufacturing The Same
US20140246739A1 (en) Top Port MEMS Cavity Package and Method of Manufacture Thereof
WO2014040017A1 (en) Mems microphone package with molded interconnect device
US10171918B2 (en) MEMS microphone modules and wafer-level techniques for fabricating the same
US10327076B1 (en) Top port MEMS package and method
US9120668B2 (en) Microphone package and mounting structure thereof
CN110894059A (zh) 微机电系统传感器封装及其制造方法
KR200448300Y1 (ko) 먼지 방지 사운드 홀을 갖는 실리콘 마이크로 폰
US8610006B2 (en) Lid for micro-electro-mechanical device and method for fabricating the same
US20230257257A1 (en) Semiconductor package using a polymer substrate
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
KR101531129B1 (ko) 멤스 마이크로폰

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 4