KR101836769B1 - 반도체 패키지 및 그 제작 방법 - Google Patents

반도체 패키지 및 그 제작 방법 Download PDF

Info

Publication number
KR101836769B1
KR101836769B1 KR1020170089709A KR20170089709A KR101836769B1 KR 101836769 B1 KR101836769 B1 KR 101836769B1 KR 1020170089709 A KR1020170089709 A KR 1020170089709A KR 20170089709 A KR20170089709 A KR 20170089709A KR 101836769 B1 KR101836769 B1 KR 101836769B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor die
semiconductor package
die
connecting member
Prior art date
Application number
KR1020170089709A
Other languages
English (en)
Other versions
KR20170087067A (ko
Inventor
정지영
이재웅
이영우
조은나라
김영석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020170089709A priority Critical patent/KR101836769B1/ko
Publication of KR20170087067A publication Critical patent/KR20170087067A/ko
Application granted granted Critical
Publication of KR101836769B1 publication Critical patent/KR101836769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

본 발명의 반도체 패키지는, 베이스와, 상기 베이스 상에 부착된 반도체 다이와, 상기 반도체 다이의 상부 일부와 상기 베이스의 상부 일부를 연결하며, 3D 프린팅에 의해 형성되는 접착제 성분이 함유된 재질의 연결 부재를 포함할 수 있다.

Description

반도체 패키지 및 그 제작 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 3D(3차원) 프린팅 기법의 제작 적용을 통해 패키지의 구조적인 특성 개선 및 제작 간소화를 실현할 수 있는 반도체 패키지 및 그 제작 방법에 관한 것이다.
잘 알려진 바와 같이, 마이크로-전자 기계 시스템(MEMS) 디바이스는 압력, 가속도, 소리, 광 등과 같은 물리적인 현상을 전기적 신호로 변환하는 디바이스로서 잘 알려져 있으며, 최근 들어서는 바이오센서의 일종으로서 DNA의 분석을 위한 DNA 센서로의 적용이 활발하게 진행되고 있다.
그리고, DNA 센서로서 기능하는 반도체 패키지는 그 상부에 케미컬을 센싱하는 활성 영역(감지 영역)이 형성된 반도체 다이가 기판 상에 부착되는 기판 구조물과 활성 영역을 둘러싸는 형상의 캐비티 영역(즉, 케미컬을 활성 영역으로 유입하기 위한 개구가 형성된 캐비티 영역)이 형성되어 기판의 소정 위치, 예컨대 반도체 다이를 둘러싸는 형태로 기판 상에 접착되는 리드를 포함할 수 있다.
여기에서, 리드는 성형 공정을 통해 제작된 대략 4각 구조의 성형 구조물로서 리드의 각 레그들이 접착제를 통해 기판의 일측과 반도체 다이의 일측에 접착되는 방식으로 제작된다.
즉, 종래의 DNA 센서용 반도체 패키지는 기판 상에 반도체 다이를 먼저 부착한 후 기판의 목표 위치와 반도체 다이의 목표 위치에 접착제를 도포하고, 이후 리드의 레그들을 접착제 위에 정렬시켜 밀착한 후 큐어링 공정 등을 진행하는 방식으로 제작된다.
그러나, 종래의 DNA 센서용 반도체 패키지는 성형 공정을 이용한 성형 구조물로 리드를 제작하기 때문에 성형 공정의 기술적인 특성상 상대적으로 복잡한 리드 구조를 요구하거나 혹은 초미세의 리드 구조를 요구하는 반도체 패키지로의 적용에는 한계를 가질 수밖에 없었다.
또한, 종래의 DNA 센서용 반도체 패키지는 기판의 소정 위치와 반도체 다이의 소정 위치에 접착제를 도포하는 공정, 리드의 레그들을 접착제 위에 정렬시키는 공정, 접착제를 경화시키기 위한 큐어링 공정 등을 진행해야만 하기 때문에 그 제작 공정이 복잡하게 되는 문제가 있으며, 이러한 문제는 결국 멤스(MEMS) 패키지의 생산성을 저하시키는 요인으로 작용하고 있다.
한편, 전력반도체 소자용 패키지의 경우, 그 소자 특성상 상대적으로 큰 대전류를 감당해야 하기 때문에 리드 프레임 상에 부착된 반도체 다이의 다이 패드와 리드 패드 간을 전기적으로 연결하는 연결 부재로서 통상의 반도체 패키지에 이용되는 금속 와이어에 비해 상대적으로 큰 사이즈를 갖는 큰 금속 클립(metal clip)이 사용되고 있다. 여기에서, 금속 클립(예컨대, 구리 클립)은 성형 공정을 통해 제작되는 성형 구조물이다.
그리고, 종래의 전력반도체 소자용 패키지는 먼저 리드 프레임의 목표 위치에 반도체 다이를 접착하고, 이후 반도체 다이의 목표 위치(다이 패드 위치)와 리드 프레임의 목표 위치(리드 패드 위치)에 솔더 페이스트 등과 같은 접착제를 도포한다.
이후, 금속 클립의 일단을 반도체 다이의 다이 패드에 정렬시키고, 금속 클립의 타단을 리드 패드에 정렬시켜 밀착한 후 접착제의 경화를 위한 큐어링 공정 등을 진행함으로써, 반도체 다이와 리드 프레임 간의 전기적인 연결을 완성한다.
그러나, 종래의 전력반도체 소자용 패키지는 반도체 다이의 소정 위치와 리드 프레임의 소정 위치에 접착제를 도포하는 공정, 금속 클립의 일단과 타단을 접착제 위에 정렬시키는 공정, 접착제를 경화시키기 위한 큐어링 공정 등을 진행해야만 하기 때문에 그 제작 공정이 복잡하게 되는 문제가 있으며, 이러한 문제는 결국 전력반도체 소자용 패키지의 생산성을 저하시키는 요인으로 작용하고 있다.
대한민국 공개특허 제2015-0107300호(공개일 : 2015. 09. 23.)
본 발명은, 분석 대상의 케미컬을 DNA 센서로서 기능하는 반도체 다이의 활성 영역으로 유입하기 위한 개구가 형성된 캐비티 영역을 갖는 리드를 3D 프린팅 기법을 이용하여 기판 상에 직접 형성할 수 있는 새로운 반도체 패키지 및 그 제작 방법을 제안하고자 한다.
또한, 본 발명은 전력반도체 소자용 반도체 다이의 다이 패드와 리드 프레임의 리드 패드 간을 연결하는 금속 클립을 3D 프린팅 기법을 이용하여 직접 형성할 수 있는 새로운 반도체 패키지 및 그 제작 방법을 제안하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명은, 일 관점에 따라, 베이스와, 상기 베이스 상에 부착된 반도체 다이와, 상기 반도체 다이의 상부 일부와 상기 베이스의 상부 일부를 연결하며, 3D 프린팅에 의해 형성되는 접착제 성분이 함유된 재질의 연결 부재를 포함하는 반도체 패키지를 제공한다.
본 발명의 상기 연결 부재는, 상기 반도체 다이의 상부 일부에 접합되는 부분과 상기 베이스의 상부 일부에 접합되는 부분과 그 외의 부분에서 상기 접착제 성분의 농도가 실질적으로 동일할 수 있다.
본 발명의 상기 접착제 성분은, 에폭시 계열의 접착제 성분일 수 있다.
본 발명의 상기 연결부재는, 분석 대상의 케미컬을 센싱하기 위해 상기 반도체 다이의 상부에 형성된 활성 영역으로 유입하기 위한 개구가 형성된 캐비티 영역과 상기 베이스 상의 베이스 패드와 상기 반도체 다이의 다이 패드 간을 전기적으로 연결하는 접속 부재를 상기 케미컬로부터 보호하기 위한 차단 영역을 갖는 리드일 수 있고, 상기 베이스는, 인쇄회로 기판일 수 있다.
본 발명의 상기 리드는, 상기 반도체 다이와 상기 베이스를 비전기적으로 연결할 수 있다.
본 발명의 상기 반도체 다이는, 멤스(MEMS) 다이일 수 있다.
본 발명의 상기 멤스 다이는, DNA 센서일 수 있다.
본 발명의 상기 접속 부재는, 금속 와이어일 수 있다.
본 발명의 상기 리드의 재질은, 플라스틱, 폴리머, 메탈 중 어느 하나일 수 있다.
본 발명의 상기 리드는, 직각 구조의 형상을 가질 수 있다.
본 발명의 상기 리드는, 상단 모서리가 경사진 형상을 가질 수 있다.
본 발명의 상기 반도체 다이는 전력 반도체 소자일 수 있고, 상기 베이스는 리드 프레임일 수 있으며, 상기 연결 부재는 상기 리드 프레임 상의 리드 패드와 상기 반도체 다이의 다이 패드 간을 연결하는 금속 클립일 수 있다.
본 발명은, 상기 리드 프레임, 반도체 다이 및 금속 클립을 몰딩하는 몰드 부재를 더 포함할 수 있다.
본 발명의 상기 금속 클립은, 구리 클립일 수 있다.
본 발명은, 다른 관점에 따라, 분석 대상의 케미컬을 센싱하기 위한 활성 영역이 상부에 형성된 반도체 다이를 기판 상의 소정 위치에 부착하는 단계와, 상기 기판 상의 기판 패드와 상기 반도체 다이의 다이 패드 간을 접속 부재를 통해 전기적으로 연결하는 단계와, 상기 케미컬을 상기 활성 영역으로 유입시키기 위한 개구가 형성된 캐비티 영역과 상기 케미컬로부터 상기 접속 부재를 보호하기 위한 차단 영역으로 된 형상을 가지며, 접착제 성분이 함유된 재질의 리드를 3D 프린팅 기법을 통해 상기 기판 상에 형성하는 단계를 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명의 상기 리드는, 상기 기판 패드가 접합되는 부분과 상기 다이 패드가 접합되는 부분과 그 외의 부분에서 상기 접착제 성분의 농도가 실질적으로 동일할 수 있다.
본 발명은, 또 다른 관점에 따라, 리드 프레임 상의 소정 위치에 반도체 다이를 부착하는 단계와, 상기 리드 프레임 상의 리드 패드와 상기 반도체 다이의 다이 패드 간을 3D 프린팅 기법을 통해 접착제 성분이 함유된 재질의 연결 부재로 연결하는 단계를 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명의 상기 연결 부재는, 상기 리드 패드가 접합되는 부분과 상기 다이 패드가 접합되는 부분과 그 외의 부분에서 상기 접착제 성분의 농도가 실질적으로 동일할 수 있다.
본 발명은, 성형 공정을 이용하는 성형 구조물로 리드를 제작하는 종래의 반도체 패키지와는 달리, 3D 프린팅 기법을 이용하여 기판 상에 리드를 직접 형성하기 때문에 상대적으로 복잡한 리드 구조를 요구하거나 혹은 초미세의 리드 구조를 요구하는 반도체 패키지에도 효과적으로 적용할 수 있는 장점을 갖는다.
또한, 본 발명은 분석 대상의 케미컬을 DNA 센서로서 기능하는 반도체 다이의 활성 영역으로 유입하기 위한 개구가 형성된 캐비티 영역을 갖는 리드를 3D 프린팅 기법을 이용하여 기판 상에 직접 형성함으로써, 반도체 패키지의 구조적인 특성을 개선할 수 있을 뿐만 아니라 제작 공정의 간소화를 실현할 수 있다.
더욱이, 본 발명은 전력반도체 소자용 반도체 다이의 다이 패드와 리드 프레임의 리드 패드 간을 연결하는 금속 클립을 3D 프린팅 기법을 이용하여 직접 제작함으로써, 반도체 패키지의 제작 공정을 간소화할 수 있다.
또한, 본 발명은 금속 클립의 일단과 다이 패드 및 금속 클립의 타단과 리드 패드 사이에 들어가는 접착제의 사용을 생략함으로써, 전력반도체 소자용 패키지의 두께 절감을 실현할 수 있다.
도 1은 본 발명의 일실시 예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일실시 예의 변형에 따른 반도체 패키지의 단면도이다.
도 3a 내지 3d는 본 발명의 일실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
도 4는 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 5a 내지 5c는 본 발명의 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
[실시 예1]
도 1은 본 발명의 일실시 예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 본 실시 예의 반도체 패키지는 준비된 기판(102) 상의 소정 위치에 분석 대상의 케미컬(예컨대, DNA 분석용 케미컬)을 센싱하기 위한 활성 영역(또는 감지 영역)(106)이 상부에 형성된 반도체 다이(104)가 부착되는데, 여기에서 반도체 다이(104)는 멤스(MEMS) 다이로서 DNA 센서 등을 의미할 수 있으며, 기판(102)은, 예컨대 인쇄회로 기판으로서 베이스로 정의될 수도 있다.
또한, 와이어 본딩 공정 등을 통해 형성 가능한 금속 와이어(108)가 반도체 다이(104)상의 소정 위치에 형성된 다이 패드(도시 생략)와 기판(102) 상의 소정 위치에 형성된 기판 패드(도시 생략) 간을 전기적으로 연결하는 구조를 포함할 수 있다. 여기에서, 금속 와이어(108)는 연결 부재로서 정의될 수 있다.
그리고, 각 레그들이 기판(102) 상의 소정 위치와 반도체 다이(104) 상의 소정 위치에 각각 연결되는 형태로 리드(110)가 형성되는데, 이러한 리드(110)는 반도체 다이(104)의 상부에 형성된 활성 영역(106)으로 분석 대상의 케미컬을 유입하기 위한 개구(110a)가 형성된 캐비티 영역(112a)과 기판(102)의 기판 패드(도시 생략)와 반도체 다이(104)의 다이 패드(도시 생략) 간을 전기적으로 연결하는 금속 와이어(108)를 케미컬로부터 보호하기 위한 차단 영역(112b)으로 된 형상을 가질 수 있다.
여기에서, 기판 패드는 기판(102)이 베이스로서 정의될 때 베이스 패드로 정의될 수 있으며, 금속 와이어(108)는 접속 부재로서 정의될 수 있다.
또한, 리드(110)는, 전술한 종래의 패키지에서와 같이 성형 구조물로서 접착제를 이용하여 기판 상에 접착되는 것이 아니라, 3D 프린팅 기법을 통해 기판(102) 상에 직접 형성될 수 있다.
그리고, 리드(110)는, 예컨대 에폭시 계열의 접착제 성분이 함유될 수 있고, 리드(110)의 재질은, 예컨대 플라스틱, 폴리머, 메탈 중 어느 하나일 수 있다.
또한, 반도체 다이(104)와 기판(102)을 비전기적으로 연결하는 리드(110)는 연결 부재로서 정의될 수 있는데, 이러한 리드(110)는 반도체 다이(104)의 상부 일부(다이 패드)에 접합되는 부분과 기판(102)의 상부 일부(기판 패드)에 접합되는 부분과 그 외의 부분에서 접착제 성분의 농도가 실질적으로 동일하다.
한편, 본 실시 예의 반도체 패키지에 채용되는 리드(110)는, 일례로서 도 1에 도시된 바와 같이, 직각 구조의 형상을 가질 수 있는데, 본 실시 예의 반도체 패키지가 반드시 이러한 직각 구조의 형상에 한정되는 것은 아니며, 다른 예로서 도 2에 도시된 바와 같이, 3D 프린팅 기법을 이용하여 상단 모서리가 경사진 형상을 갖도록 리드(110)를 형성할 수도 있다.
도 3a 내지 3c는 본 발명의 일실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
도 3a를 참조하면, 반도체 패키지용의 기판(102)을 준비하고, 에폭시 수지 등과 같은 접착제를 이용하는 다이 부착 공정을 진행함으로써 기판(102) 상의 소정 위치에 반도체 다이(104), 예컨대 DNA 센서로서 기능할 수 있는 반도체 다이(104)를 부착한다. 여기에서, 반도체 다이(104) 상의 소정 위치에는 DNA 분석 대상의 케미컬을 센싱하기 위한 활성 영역(106)이 형성되어 있다.
이어서, 와이어 본딩 공정을 진행함으로써, 일례로서 도 3b에 도시된 바와 같이, 반도체 다이(104)상의 소정 위치에 형성된 다이 패드와 기판(102) 상의 소정 위치에 형성된 기판 패드 간을 금속 와이어(108)로 전기적으로 연결시킨다.
이후, 도 3c 및 3d에 도시된 바와 같이, 도시 생략된 3D 프린터를 이용하는 3D 프린팅 공정을 진행함으로써, 각 레그들이 기판(102) 상의 소정 위치와 반도체 다이(104) 상의 소정 위치에 각각 연결되는 형태, 즉 반도체 다이(104)와 금속 와이어(108)를 둘러싸는 형태로 리드(110)를 형성한다.
도 3c에 있어서, 참조번호 109a 및 109b는 프린팅 헤드를 각각 나타낸다. 본 실시 예에서는 3D 프린팅 공정을 위해 2개의 프린팅 헤드(109a, 109b)를 이용하는 것으로 예시 하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 반도체 패키지의 제작 환경이나 혹은 제작 속도 등을 고려하여 2개 이상의 프린팅 헤드를 3D 프린팅 공정에 적용할 수도 있음은 물론이다.
여기에서, 리드(110)는 케미컬을 반도체 다이(104) 상의 활성 영역(106)으로 유입하는 개구(110a)가 형성된 캐비티 영역(112a)과 케미컬로부터 금속 와이어(108)를 보호하기 위한 차단 영역(112b)으로 된 형상을 가질 수 있다.
[실시 예2]
도 4는 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 4를 참조하면, 본 실시 예의 반도체 패키지는 준비된 리드 프레임(402) 상의 소정 위치(목표 위치)에 반도체 다이(406)가 접착제(404)를 통해 부착되는데, 여기에서 반도체 다이(406)는, 예컨대 전력반도체 소자를 의미할 수 있다.
또한, 금속 클립(408)은 리드 프레임(402) 상의 리드 패드(도시 생략)와 반도체 다이(406)의 다이 패드(도시 생략) 간을 전기적으로 연결하는 구조를 갖는데, 이러한 금속 클립(408)은 3D 프린터(도시 생략)를 이용하는 3D 프린팅 기법을 통해 직접 형성될 수 있다. 여기에서, 금속 클립(408)은, 예컨대 구리 클립을 의미할 수 있다.
그리고, 금속 클립(408)은, 전술한 종래의 패키지에서와 같이 성형 구조물로서 접착제를 이용하여 리드 프레임과 반도체 다이에 접착되는 것이 아니라, 3D 프린팅 기법을 통해 리드 프레임(402)의 리드 패드(도시 생략)와 반도체 다이(406)의 다이 패드(도시 생략)에 형성될 수 있다. 여기에서, 금속 클립(408)은, 예컨대 에폭시 계열의 접착제 성분이 함유된 금속 재질일 수 있다.
이때, 반도체 다이(406)와 리드 프레임(402)을 전기적으로 연결하는 금속 클립(408)은 연결 부재로서 정의될 수 있는데, 이러한 금속 클립(408)은 반도체 다이(406)의 상부 일부(다이 패드)에 접합되는 부분과 리드 프레임(402)의 상부 일부(리드 패드)에 접합되는 부분과 그 외의 부분에서 접착제 성분의 농도가 실질적으로 동일하다.
그리고, 리드 프레임(402) 상의 리드 패드와 반도체 다이(406)의 다이 패드 간을 금속 클립(408)이 전기적으로 연결하는 패키지 구조물은 몰드 컴파운드 수지 등과 같은 몰드 부재(410)에 의해 몰딩된다.
도 5a 내지 5c는 본 발명의 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
도 5a를 참조하면, 전력반도체 소자용의 패키지를 위한 리드 프레임(402)을 준비한 후, 에폭시 수지 등과 같은 접착제(404)를 이용하는 다이 부착 공정을 진행함으로써 리드 프레임(402) 상의 소정 위치(목표 위치)에 반도체 다이(406)를 부착한다.
다음에, 도시 생략된 3D 프린터를 이용하는 3D 프린팅 공정을 진행함으로써, 일례로서 도 5b에 도시된 바와 같이, 리드 프레임(402) 상의 리드 패드와 반도체 다이(406)의 다이 패드 간을 전기적으로 연결하는 금속 클립(408), 예컨대 접착제 성분이 함유된 구리 클립을 형성한다.
이후, 몰드 컴파운드 수지 등을 이용하는 몰딩 공정을 진행함으로써, 일례로서 도 5c에 도시된 바와 같이, 리드 프레임(402) 상의 리드 패드와 반도체 다이(406)의 다이 패드 사이가 금속 클립(408)에 의해 전기적으로 연결되는 패키지 구조물을 몰드 부재(410)로 몰딩한다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
102 : 기판 104 : 반도체 다이
106 : 활성 영역 108 : 금속 와이어
110 : 리드 110a : 개구
112a : 캐비티 영역 112b : 차단 영역

Claims (17)

  1. 베이스와,
    상기 베이스 상에 부착된 반도체 다이와,
    상기 반도체 다이의 상부 일부와 상기 베이스의 상부 일부를 연결하며, 3D 프린팅에 의해 형성되는 접착제 성분이 함유된 재질의 연결 부재를 포함하고,
    상기 연결 부재는 상기 반도체 다이의 상부 일부에 접합되는 제1부분과 상기 베이스의 상부 일부에 접합되는 제2부분을 포함하며,
    상기 연결 부재는 분석 대상의 케미컬을 센싱하기 위해 상기 반도체 다이의 상부에 형성된 활성 영역으로 유입하기 위한 개구가 형성되며 상기 제1부분으로 둘러싸인 캐비티 영역과, 상기 베이스 상의 베이스 패드와 상기 반도체 다이의 다이 패드 간을 전기적으로 연결하는 접속 부재를 상기 케미컬로부터 보호하기 위해 상기 제2부분으로 둘러싸인 차단 영역을 갖는 리드이며,
    상기 제1부분은 상기 활성 영역과 상기 접속 부재 사이에 위치하고,
    상기 제1부분 및 제2부분은 상기 접속 부재로부터 이격되며,
    상기 연결 부재는 상기 활성 영역과 상기 접속 부재를 공간적으로 분리시킨 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 연결 부재는,
    상기 제1부분과 제2부분 및 그 외의 부분에서 상기 접착제 성분의 농도가 동일한 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 접착제 성분은,
    에폭시 계열의 접착제 성분인 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 베이스는,
    인쇄회로 기판인 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 리드는,
    상기 반도체 다이와 상기 베이스를 비전기적으로 연결하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 반도체 다이는,
    멤스(MEMS) 다이인 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 멤스 다이는,
    DNA 센서인 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 접속 부재는,
    금속 와이어인 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 리드의 재질은,
    플라스틱, 폴리머, 메탈 중 어느 하나인 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 리드는,
    직각 구조의 형상을 갖는 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 리드는,
    상단 모서리가 경사진 형상을 갖는 반도체 패키지.
  12. 분석 대상의 케미컬을 센싱하기 위한 활성 영역이 상부에 형성된 반도체 다이를 기판 상의 소정 위치에 부착하는 단계와,
    상기 기판 상의 기판 패드와 상기 반도체 다이의 다이 패드 간을 접속 부재를 통해 전기적으로 연결하는 단계와,
    상기 케미컬을 상기 활성 영역으로 유입시키기 위한 개구가 형성된 캐비티 영역과 상기 케미컬로부터 상기 접속 부재를 보호하기 위한 차단 영역으로 된 형상을 가지며, 접착제 성분이 함유된 재질의 리드를 3D 프린팅 기법을 통해 상기 기판 상에 형성하는 단계를 포함하고,
    상기 리드는,
    상기 반도체 다이의 상부 일부에 접합되며 상기 캐비티 영역을 형성하는 제1부분과 상기 기판의 상부 일부에 접합되며 상기 차단 영역을 형성하는 제2부분을 포함하고,
    상기 제1부분은 상기 활성 영역과 상기 접속 부재 사이에 위치하고,
    상기 제1부분 및 제2부분은 상기 접속 부재로부터 이격되며,
    상기 리드는 상기 활성 영역과 상기 접속 부재를 공간적으로 분리시킨 반도체 패키지 제작 방법.
  13. 제 12 항에 있어서,
    상기 리드는,
    상기 제1부분과 제2부분 및 그 외의 부분에서 상기 접착제 성분의 농도가 동일한 반도체 패키지 제작 방법.
  14. 제 13 항에 있어서,
    상기 접착제 성분은,
    에폭시 계열의 접착제 성분인 반도체 패키지 제작 방법.
  15. 제 12 항에 있어서,
    상기 리드의 재질은,
    플라스틱, 폴리머, 메탈 중 어느 하나인 반도체 패키지 제작 방법.
  16. 제 12 항에 있어서,
    상기 리드는,
    직각 구조의 형상을 갖는 반도체 패키지 제작 방법.
  17. 제 12 항에 있어서,
    상기 리드는,
    상단 모서리가 경사진 형상을 갖는 반도체 패키지 제작 방법.
KR1020170089709A 2017-07-14 2017-07-14 반도체 패키지 및 그 제작 방법 KR101836769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170089709A KR101836769B1 (ko) 2017-07-14 2017-07-14 반도체 패키지 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170089709A KR101836769B1 (ko) 2017-07-14 2017-07-14 반도체 패키지 및 그 제작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160003416 Division 2016-01-11

Publications (2)

Publication Number Publication Date
KR20170087067A KR20170087067A (ko) 2017-07-27
KR101836769B1 true KR101836769B1 (ko) 2018-03-08

Family

ID=59428071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089709A KR101836769B1 (ko) 2017-07-14 2017-07-14 반도체 패키지 및 그 제작 방법

Country Status (1)

Country Link
KR (1) KR101836769B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224356B1 (ko) 2011-08-23 2013-01-28 (주)기가레인 고주파 멤스 소자 패키지
US20150249043A1 (en) 2014-02-28 2015-09-03 Infineon Technologies Ag Method of Packaging a Semiconductor Chip Using a 3D Printing Process and Semiconductor Package Having Angled Surfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224356B1 (ko) 2011-08-23 2013-01-28 (주)기가레인 고주파 멤스 소자 패키지
US20150249043A1 (en) 2014-02-28 2015-09-03 Infineon Technologies Ag Method of Packaging a Semiconductor Chip Using a 3D Printing Process and Semiconductor Package Having Angled Surfaces

Also Published As

Publication number Publication date
KR20170087067A (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
KR101443477B1 (ko) Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법
EP2187435B1 (en) Electronic component
KR101362398B1 (ko) 반도체 패키지 및 그 제조 방법
US8624380B2 (en) Vertical mount package for MEMS sensors
US20140374848A1 (en) Semiconductor sensor device with metal lid
US20120181639A1 (en) Component and method for the manufacture thereof
EP1473777B1 (en) Solid-state imaging device and method for producing the same
US9013013B1 (en) Pressure sensor package having a stacked die arrangement
CN108155157B (zh) 包括引线框的集成电路封装体
US7851829B2 (en) Semiconductor chip module
US8596120B2 (en) Electronic sensor or sensor device, in particular an acceleration sensor, having a chip module mounted in a sensor housing
US20200039820A1 (en) Method for producing a semiconductor module
US9006874B2 (en) Lead frame with grooved lead finger
WO2016042937A1 (ja) 圧力センサモジュール
KR101836769B1 (ko) 반도체 패키지 및 그 제작 방법
JP2009109472A (ja) 電子デバイス及び電子モジュール並びにこれらの製造方法
JP2002314100A (ja) 樹脂封止型半導体装置の製造方法
JP4049176B2 (ja) 半導体装置及びその製造方法
US9162873B2 (en) Component and method for producing same
WO2019146339A1 (ja) 半導体装置
WO2018029981A1 (ja) 半導体センサ及びその製造方法
JP2015169482A (ja) 圧力センサ、及び圧力センサの製造方法
JP4320641B2 (ja) 物理量センサの製造方法及び物理量センサ
KR101267435B1 (ko) 수직 실장형 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant