JP5494947B2 - 電子デバイスの製造方法及び電子モジュールの製造方法 - Google Patents

電子デバイスの製造方法及び電子モジュールの製造方法 Download PDF

Info

Publication number
JP5494947B2
JP5494947B2 JP2010018334A JP2010018334A JP5494947B2 JP 5494947 B2 JP5494947 B2 JP 5494947B2 JP 2010018334 A JP2010018334 A JP 2010018334A JP 2010018334 A JP2010018334 A JP 2010018334A JP 5494947 B2 JP5494947 B2 JP 5494947B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
resin
electronic device
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010018334A
Other languages
English (en)
Other versions
JP2010166061A (ja
JP2010166061A5 (ja
Inventor
淳 小野
祥宏 小林
昇二郎 北村
雅敬 松永
明稔 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010018334A priority Critical patent/JP5494947B2/ja
Publication of JP2010166061A publication Critical patent/JP2010166061A/ja
Publication of JP2010166061A5 publication Critical patent/JP2010166061A5/ja
Application granted granted Critical
Publication of JP5494947B2 publication Critical patent/JP5494947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

本発明は、電子デバイスの製造方法及び電子モジュールの製造方法に関する。
加速度センサ、ジャイロセンサ又は慣性センサのようなセンサ素子には、センシングを行う軸があるため、横置きの素子であっても縦置きにしなければならない場合があり、しかも、正確に立たせる必要がある。特許文献1には、リードフレームを使用して横置きの素子を縦置きにパッケージングすることが開示されているが、曲がりやすいリードでは精度良く立たせることが難しいだけでなく、ワイヤボンディングを接続してからリードを曲げるので接続信頼性に劣る。特許文献2には、回路基板に端子を差し込んでディップ法によってはんだ付けを行うことが開示されているが、精度良く立たせることは難しい。このような問題は、センサ素子に限らず、正確に素子を立たせる要求のある全ての電子デバイスについて生じ得る。
特開平10−253652号公報 特開2004−361175号公報
本発明は、精度良く素子を立たせることができる電子デバイス及び電子モジュール並びにこれらの製造方法を提供することを目的とする。
(1)本発明に係る電子デバイスは、
相互に反対を向く第1及び第2の表面と、前記第1及び第2の表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
第1の電極を有する第1の基板と、
第2の電極を有する第2の基板と、
前記第1及び第2の基板の間に配置された樹脂と、
前記樹脂によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1、第2の基板の一方を向くように配置されている電気素子と、
を有し、
前記第1の表面は、前記第1の基板の前記樹脂とは反対側の面であり、
前記第2の表面は、前記第2の基板の前記樹脂とは反対側の面であり、
前記搭載側面は、前記樹脂の前記第1及び第2の基板の間での露出面と、前記第1及び第2の基板の前記露出面に隣接する側面と、を含み、
前記第1の電極は、前記第1の表面で前記搭載側面に隣接する端部に配置され、前記電気素子に電気的に接続され、
前記第2の電極は、前記第2の表面で前記搭載側面に隣接する端部に配置されている。本発明によれば、電子デバイスの第1及び第2の表面に第1及び第2の電極が設けられているが、これらは搭載側面に隣接する端部に配置されているので、搭載側面を下にして配置しても電気的な接続が可能である。これにより、最も広い面が第1又は第2の基板を向くように配置(横置き)されている電気素子を、搭載側面を下にすることで、立てて実装(縦置き実装)することが可能になる。
(2)この電子デバイスにおいて、
前記第1及び第2の電極は、それぞれ、前記搭載側面の一部を構成する部分を有してもよい。
(3)この電子デバイスにおいて、
前記第1の電極は、前記第1の表面の周縁から間隔をあけて配置され、
前記第2の電極は、前記第2の表面の周縁から間隔をあけて配置されていてもよい。
(4)この電子デバイスにおいて、
前記第1の電極は、前記第1の表面で前記搭載側面に隣接して配置され、
前記第2の電極は、前記第2の表面で前記搭載側面に隣接して配置されていてもよい。
(5)この電子デバイスにおいて、
前記第1及び第2の電極は、それぞれ、前記第1及び第2の基板の前記側面上に至る側面電極部を有していてもよい。
(6)この電子デバイスにおいて、
前記第1及び第2の電極は、それぞれ、前記第1及び第2の基板の前記側面を避けて前記第1及び第2の表面のみに配置されていてもよい。
(7)この電子デバイスにおいて、
前記第1及び第2の表面は平行であり、
前記第1の電極と前記第2の電極は、前記第1及び第2の表面の中間にある前記第1及び第2の表面に平行な面を基準面として、面対称の位置にあってもよい。
(8)この電子デバイスにおいて、
前記第1の電極と前記第2の電極は、同一の表面形状を有していてもよい。
(9)この電子デバイスにおいて、
前記第2の電極は、前記電気素子に電気的に絶縁されていてもよい。
(10)この電子デバイスにおいて、
前記第2の電極は、前記電気素子に電気的に接続されていてもよい。
(11)この電子デバイスにおいて、
前記電気素子は、慣性センサ素子であってもよい。
(12)本発明に係る電子モジュールは、
上記電子デバイスと、
第1及び第2の配線を有する回路基板と、
を含み、
前記電子デバイスは、前記搭載側面を前記回路基板に向けて回路基板に搭載され、
前記第1及び第2の電極は、それぞれ、ろう材によって前記第1及び第2の配線と接合されている。本発明によれば、電子デバイスの第1及び第2の表面に第1及び第2の電極が設けられているが、これらは搭載側面に隣接する端部に配置されているので、搭載側面を下にして配置しても電気的な接続が可能である。これにより、最も広い面が第1又は第2の基板を向くように配置(横置き)されている電気素子を、搭載側面を下にすることで、立てて実装(縦置き実装)することが可能になる。
(13)本発明に係る電子デバイスの製造方法は、
相互に反対を向く第1及び第2の表面と、前記第1及び第2の表面に接続する搭載側面と、を含む外形形状を有する電子デバイスの製造方法であって、
第1の電極を有する第1の基板と第2の電極を有する第2の基板との間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1、第2の基板の一方を向くように配置し、前記第1の電極と前記電気素子を電気的に接続する工程と、
前記第1及び第2の基板の間で、樹脂によって前記電気素子を封止する工程と、
前記第1及び第2の基板並びに前記樹脂を、一体的に、断面が平坦になるように切断する工程と、
を含み、
前記第1の表面は、前記第1の基板の前記樹脂とは反対側の面の一部から形成し、
前記第2の表面は、前記第2の基板の前記樹脂とは反対側の面の一部から形成し、
前記搭載側面は、前記樹脂の切断によって生じる露出面と、前記第1及び第2の基板の切断によって生じる側面と、から形成し、
前記第1の基板を、前記第1の電極が、前記第1の表面で前記搭載側面に隣接する端部に配置されるように切断し、
前記第2の基板を、前記第2の電極が、前記第2の表面で前記搭載側面に隣接する端部に配置されるように切断する。本発明に従って得られた電子デバイスによれば、第1及び第2の表面に第1及び第2の電極が設けられているが、これらは搭載側面に隣接する端部に配置されているので、搭載側面を下にして配置しても電気的な接続が可能である。これにより、最も広い面が第1又は第2の基板を向くように配置(横置き)されている電気素子を、搭載側面を下にすることで、立てて実装(縦置き実装)することが可能になる。
(14)この電子デバイスの製造方法において、
前記第1の基板を、前記第1の電極が切断される位置で切断して、前記第1の電極を、前記第1の表面で前記搭載側面に隣接するように配置し、
前記第2の基板を、前記第2の電極が切断される位置で切断して、前記第2の電極を、前記第2の表面で前記搭載側面に隣接するように配置してもよい。
(15)この電子デバイスの製造方法において、
前記第1の基板を、前記第1の電極を避けて切断して、前記第1の電極を、前記第1の表面の周縁から間隔をあけて配置し、
前記第2の基板を、前記第2の電極を避けて切断して、前記第2の電極を、前記第2の表面の周縁から間隔をあけて配置してもよい。
(16)本発明に係る電子モジュールの製造方法は、
(a)上記電子デバイスであって、複数の前記第1の電極及び複数の前記第2の電極を有する電子デバイスを用意する工程と、
(b)複数の第1のランド及び複数の第2のランドを有する回路基板を用意する工程と、
(c)前記電子デバイスを、前記搭載側面を前記回路基板に向けて、前記回路基板に搭載し、前記複数の第1の電極及び前記複数の第2の電極を、ろう接合によって、前記複数の第1のランド及び前記複数の第2のランドに接合する工程と、
を含み、
前記電子デバイスの前記第1及び第2の表面は平行であり、前記複数の第1の電極と前記複数の第2の電極は、前記第1及び第2の表面の中間にある前記第1及び第2の表面に平行な面を基準面として、面対称の位置にあり、
前記複数の第1のランドと前記複数の第2のランドは線対称の位置に配列され、
前記(c)工程で、前記ろう接合時のセルフアライメント効果によって、前記電子デバイスの前記回路基板に対する位置合わせを行う。
図1は、図3(A)に示す電子デバイスのI-I線断面図である。 図2は、図3(A)に示す電子デバイスのII-II線断面図である。 図3(A)〜図3(C)は、それぞれ、本発明の実施の形態に係る電子デバイスの平面図、側面図及び底面図である。 図4は、第1の電極及びその周辺の詳細を示す拡大斜視図である。 図5は、第1の電極及びその周辺の詳細の変形例を示す拡大斜視図である。 図6は、本発明の実施の形態に係る電子デバイスの搭載例を示す断面図である。 図7は、本発明の実施の形態に係る電子モジュールの断面図である。 図8は、本発明に係る電子デバイスの製造方法を説明する図である。 図9は、切断工程の第1の変形例を説明する図である。 図10は、切断工程の第2の変形例を説明する図である。 図11は、電子デバイスの第1の変形例を示す側面図である。 図12(A)は、図11に示す電子デバイスの断面図であり、図12(B)は、図11に示す電子デバイスの変形例の断面図である。 図13(A)及び図13(B)は、本発明の実施の形態に係る電子モジュールの製造方法を説明する図である。 本発明の実施の形態に係る電子デバイスの製造方法の第1の変形例を説明する図である。 本発明の実施の形態に係る電子デバイスの製造方法の第1の変形例を説明する図である。 本発明の実施の形態に係る電子デバイスの製造方法の第2の変形例を説明する図である。 本発明の実施の形態に係る電子デバイスの製造方法の第2の変形例を説明する図である。 本発明の実施の形態に係る電子デバイスの製造方法の第2の変形例を説明する図である。
図1及び図2は、それぞれ、本発明の実施の形態に係る電子デバイス1の断面図である。図3(A)〜図3(C)は、それぞれ、本発明の実施の形態に係る電子デバイス1の平面図、側面図及び底面図である。なお、図1は、図3(A)に示す電子デバイス1のI-I
線断面図であり、図2は、図3(A)に示す電子デバイス1のII-II線断面図である。
電子デバイス1は、第1の基板10を有する。第1の基板10は、ガラスエポキシ等の有機材料及び無機材料の混合材料、樹脂等の有機材料、鉄系材料(鉄にニッケルが42%含有された合金である42アロイを含む。)又は銅系材料などの金属、セラミックス又はガラス等の無機材料などの材料から構成されている。半導体装置組立用のリードフレームを第1の基板10として使用してもよい。第1の基板10は、相互に対向する2つの表面12と、側面14(厚みを定義する面)とを含む。2つの表面12は平行(つまり厚みが一定)であり、側面14は2つの表面12に対して直角になっている。
第1の基板10は、1つ又は複数の第1の電極16を有する。図4は、第1の電極16及びその周辺の詳細を示す拡大斜視図である。第1の電極16は、第1の基板10の一方の面(図1では下面)に形成された表面電極部18を有し、この表面電極部18の表面(図4では下面)及び側面(厚みを定義する面)並びに第1の基板10の面によって段が形
成される。変形例として、第1の電極16の表面と第1の基板10の面が面一になっていてもよい。第1の基板10の縁部には切り欠き20(側面14から見ると凹部)が形成されている。切り欠き20の内面は曲面(例えば貫通丸穴の内壁面の一部(半円未満))であってもよいし、複数の平面から形成されてもよい。第1の電極16は、側面14(切り欠き20の内面)に至るように形成されている。つまり、第1の電極16は、切り欠き20の内面に側面電極部22を有する。側面電極部22は、第1の基板10の側面14(切り欠き20に隣接する部分)から突出しないようになっており、側面14と面一の部分及び側面14から窪んだ部分を有する。第1の基板10は、配線パターン24を有する。配線パターン24は、第1の基板10の第1の電極16とは反対側の面に形成されている。配線パターン24と第1の電極16は、側面電極部22を介して電気的に接続されている。
変形例として、図5に示すように、第1の電極116の側面電極部122の全体が、第1の基板110の側面114(切り欠き120に隣接する部分)と面一になっていてもよい。
電子デバイス1は、第2の基板26を有する。第2の基板26は、第2の電極28を有する。第2の基板26及び第2の電極28には、上述した第1の基板10及び第1の電極16の内容を適用することができる。ただし、第2の電極28は、電気素子30と電気的に接続されない絶縁されたダミー電極であってもよい点は第1の電極16と異なる。第1の電極16を有する第1の基板10と、第2の電極28を有する第2の基板26は、同一の構成を有していてもよい。第1及び第2の基板10,26は、第1及び第2の電極16,28が反対を向くように、間隔をあけて対向するように配置されており、第1及び第2の電極16,28が面対称になるように配置されていてもよい。その場合、第1の基板10の一辺に沿って並ぶ複数の第1の電極16と、第2の基板26の一辺に沿って並ぶ複数の第2の電極28とが面対称の位置に配置されていれば、これ以外に、例えば図3(C)に示すように第1の基板10に電極があってもよい。また、第1及び第2の電極16,28は同一の表面形状(少なくとも表面電極部18において同一)になっている。
電子デバイス1は、電気素子30を有する。電気素子30は、素子片32(例えば圧電振動片)及びこれを封止するパッケージ34(例えばセラミックスからなる。)を含み、さらにIC35が封止されていてもよい。図1の例では、パッケージ34は、ベース36及び蓋38を含み、ベース36が第1の基板10に固定されている。電気素子30は、慣性センサ(例えば、直線加速度を測定する加速度センサ又は角速度を測定するジャイロセンサなど)である。慣性センサには方位依存性がある。例えば、加速度センサでは検出軸の方向に沿った加速度が検出され、ジャイロセンサでは回転軸を中心とする角速度が検出される。機能を適正に果たすには、これらの軸を正確な方向に向けて電気素子30を配置する必要がある。そのため、電気素子30は、多面体の外形形状を有して最も広い面が第1又は第2の基板10,26を向くように配置されている。なお、素子片32は、電気素子30の外形(パッケージ34の外形)に対して正確に配置されている。例えば、加速度センサの素子片32の検出軸が電気素子30の最も広い面と平行になるように配置されたり、ジャイロセンサの素子片32の検出回転軸が電気素子30の最も広い面と直交するように配置されたりしている。電気素子30は、第1の電極16に電気的に接続されている。電気素子30の端子が、第1の基板10の配線パターン24に電気的に接続されている。図1に示すように電気素子30の端子と配線パターン24が対向してもよいし、両者が対向しない(同じ方向を向く)形態であってもよく、後者の場合はワイヤによって電気的接続を図ってもよい。第2の電極28は、電気素子30に電気的に接続されない絶縁としてもよいし、電気素子30に電気的に接続されていてもよい。
電子デバイス1は、第1及び第2の基板10,26の間に配置された樹脂40を有する
。樹脂40によって電気素子30が封止されている。樹脂40は電気的に絶縁体である。樹脂40によって第1及び第2の基板10,26が接着されている。樹脂40は、第1の基板10の第1の電極16とは反対の面と、第2の基板26の第2の電極28とは反対の面に密着しており、第1及び第2の基板10,26のこれら以外の面(及びその上の第1及び第2の電極16,28並びに側面電極部22)には接触していない。第1及び第2の基板10,26の間で樹脂40は露出している。この露出面42は、第1及び第2の基板10,26の2つの表面12に対して直角(第1及び第2の基板10,26の側面14に平行)になっている。さらに、樹脂40の露出面42と第1及び第2の基板10,26の側面14は面一になっている。
電子デバイス1は、相互に反対を向く第1及び第2の表面44,46と、第1及び第2の表面44,46に接続する搭載側面48と、を含む外形形状を有する。第1の表面44は、第1の基板10の樹脂40とは反対側の面である。第2の表面46は、第2の基板26の樹脂40とは反対側の面である。搭載側面48は、樹脂40の第1及び第2の基板10,26の間での露出面42と、第1及び第2の基板10,26の露出面42に隣接する側面14と、を含む。搭載側面48は平坦な面である。搭載側面48は、搭載時の底面であり、これとは反対の搭載上端面49も平坦な面である。
第1の電極16は、第1の表面44で搭載側面48に隣接する端部に(隣接して)配置されている。第2の電極28は、第2の表面46で搭載側面48に隣接する端部に(隣接して)配置されている。第1及び第2の電極16,28は、それぞれ、搭載側面48の一部を構成する部分(側面電極部22)を有する。第1及び第2の表面44,46は平行である。少なくとも1つの第1の電極16と少なくとも1つの第2の電極28は、第1又は第2の表面44,46に関して(第1及び第2の表面44,46に平行な面(図示せず)を基準面として)、面対称の位置に配置されている。
図6は、本発明の実施の形態に係る電子デバイスの搭載例を示す断面図である。なお、図6に示す電子デバイス1の断面は図1に示す電子デバイス1の断面に対応する。上述した電子デバイス1は、配線56を有する回路基板50に搭載してもよい。この場合、第1の電極16を回路基板50に向けて回路基板50に搭載してある(横置き)。第1の電極16は、ろう材58によって配線56と接合される。
図7は、本発明の実施の形態に係る電子モジュールの断面図である。なお、図7に示す電子モジュールに含まれる電子デバイス1の断面は図2に示す電子デバイス1の断面に対応する。
電子モジュールは、上述した電子デバイス1と、第1及び第2の配線52,54を有する回路基板50と、を含む。電子デバイス1は、搭載側面48を回路基板50に向けて、搭載上端面49を上に向けて、回路基板50に搭載してもよい(縦置き)。この場合、搭載上端面49が平坦になっていると、吸着マウンタを使用して搭載することが可能になる。第1及び第2の電極16,28は、それぞれ、ろう材58によって第1及び第2の配線52,54と接合(及び電気的接続)されている。詳しくは、第1及び第2の電極16,28の側面電極部22がそれぞれ第1及び第2の配線52,54に対向し、ろう材58によって、電子デバイス1の回路基板50との対向方向(例えば重力方向)の接合がなされている。また、第1及び第2の電極16,28の表面電極部18がそれぞれ第1及び第2の配線52,54の上で立ち上がっている。そして、樹脂40の露出面42と第1及び第2の電極16、28の側面14が、電子デバイス1の回路基板50に水平な方向(例えば重力方向に直交する方向)に移動しないように支持がされる。この支持は、電子デバイス1の両面(第1及び第2の表面44,46)にてなされるので安定した支持が可能になる。この効果は、第1及び第2の電極16,28が面対称の配置であると一層高まる。
本実施の形態によれば、電子デバイス1の第1及び第2の表面44,46に第1及び第2の電極16,28が設けられているが、これらは搭載側面48に隣接しているので、搭載側面48を下にして配置しても電気的な接続が可能である。これにより、最も広い面が第1又は第2の基板10,26を向くように配置(横置き)されている電気素子30を、搭載側面48を下にすることで、図7に示すように立てて実装(縦置き実装)することが可能になる。
図8は、本発明の実施の形態に係る電子デバイス1の製造方法を説明する図である。
図8(A)に示すように、第1の基板10に電気素子30を搭載する。ここで、電気素子30は、最も広い面が第1の基板10を向くように配置する。また、第1の電極16と電気素子30を電気的に接続する。
図8(B)に示すように、第2の基板26を、第1の基板10及び電気素子30の上方に間隔をあけて配置する。間隔をあけるために、第1及び第2の基板10,26の間にスペーサ(図示せず)を配置してもよい。
以上のプロセスによって、第1の電極16を有する第1の基板10と第2の電極28を有する第2の基板26との間に、多面体の外形形状を有する電気素子30を、最も広い面が第1又は第2の基板10,26を向くように配置し、第1の電極16と電気素子30を電気的に接続する。
図8(C)に示すように、第1及び第2の基板10,26の間で、樹脂40(厳密にはこの時点は樹脂前駆体)によって電気素子30を封止する。封止は、トランスファーモールドを適用してもよいがこれに限定されるものではない。
図8(D)に示すように、第1及び第2の基板10,26並びに樹脂40を一体的に切断する。切断にはダイサ等のカッタを使用することができる。第1の基板10は、第1の電極16が、第1の表面44で搭載側面48に隣接して配置されるように切断する。第2の基板26は、第2の電極28が、第2の表面46で搭載側面48に隣接して配置されるように切断する。第1及び第2の基板10,26並びに樹脂40は、断面が平坦になるように、また、断面が第1の基板10(又は第2の基板26)の2つ表面12に対して直角になるように切断する。
切断によって、複数の電子デバイス1が、隣同士の電子デバイス1の切断面が対向した状態で得られる。対向した切断面は、搭載側面48と搭載上端面49(図3(A)〜図3(C)参照)であってもよいし、搭載側面48同士であってもよいし、搭載上端面49同士であってもよい。いずれの場合であっても、対向する切断面の一方が平坦であれば、他方も平坦になる。
図9は、切断工程の第1の変形例を説明する図である。この例では、第1の基板200及び第1の電極202並びに図示しない第2の基板、第2の電極及び樹脂を一体的に切断して、複数の電子デバイス204を得る。これによれば、第1の電極202及び第2の電極(図示せず)を切断するので、これらの切断端部まで各電極が配置される形状となる。したがって、回路基板に対して、搭載側面を下にして縦置きに実装するにあたって、回路基板のランドに第1の電極202及び第2の電極が各々極めて近接する状態となる。このため、例えば、はんだによる接合において、第1の電極202及び第2の電極に対して、はんだが立ち上がりやすく、実装に好都合となる。
図10は、切断工程の第2の変形例を説明する図である。この例では、第1の基板210並びに図示しない第2の基板及び樹脂を一体的に切断して、複数の電子デバイス212を得るが、第1の電極214及び第2の電極(図示せず)を切断しない。したがって、切断面に第1の電極212又は第2の電極(図示せず)のバリが発生しない。
電子デバイス1の第1の表面44は、第1の基板10の樹脂40とは反対側の面の一部から形成する。電子デバイス1の第2の表面46は、第2の基板26の樹脂40とは反対側の面の一部から形成する。電子デバイス1の搭載側面48は、樹脂40の切断によって生じる露出面42と、第1及び第2の基板10,26の切断によって生じる側面14と、から形成する。
本発明に係る電子デバイス1の製造方法は、上記プロセスを含み、さらに、上述した電子デバイス1の構成から自明な方法を適用することができる。
図11は、電子デバイスの第1の変形例を示す側面図である。この例では、電子デバイスは、図4に示すような側面電極部22を有していない。つまり、第1及び第2の電極222,224は、それぞれ、第1及び第2の基板226,228の側面230,232を避けて第1及び第2の表面234,236のみに配置されている。
図12(A)は、図11に示す電子デバイスの断面図である。この例では、第1及び第2の電極222,224の側面238,240は、それぞれ、第1及び第2の基板226,228の側面230,232と面一になっている。詳しくは、第1の電極222は、第1の表面234で搭載側面242に隣接して配置され、第2の電極224は、第2の表面236で搭載側面242に隣接して配置されている。この形状は、図9に示す切断工程によって得られる。
図12(B)は、図11に示す電子デバイスの変形例の断面図である。この例では、第1及び第2の電極252,254は、それぞれ、第1及び第2の基板226,228の端部から間隔をあけて配置されている。詳しくは、第1の電極252は、第1の表面234の周縁から間隔をあけて配置され、第2の電極254は、第2の表面236の周縁から間隔をあけて配置されている。この形状は、図10に示す切断工程によって得られる。
図13(A)及び図13(B)は、本発明の実施の形態に係る電子モジュールの製造方法を説明する図である。
本実施の形態では、図13(A)に示すように、複数の第1のランド302及び複数の第2のランド304を有する回路基板300を用意する。複数の第1のランド302と複数の第2のランド304は線対称の位置に配列(例えば平行に配列)されている。詳しくは、第1グループの複数の第1のランド312と、第1グループの複数の第2のランド314が、線Lを基準として線対称の位置に配列されている。第2グループの複数の第1のランド322と、第2グループの複数の第2のランド324が、線Lを基準として線対称の位置に配列されている。線L,Lは直角に配置されている。
本実施の形態では、図13(B)に示すように、複数の第1の電極332及び複数の第2の電極334をそれぞれ有する第1及び第2の電子デバイス342,344を用意する。第1及び第2の電子デバイス342,344のそれぞれにおいて、第1及び第2の表面352,354は平行であり、複数の第1の電極332と複数の第2の電極334は、第1及び第2の表面352,354の中間にある第1及び第2の表面352,354に平行な面(線L,Lを含む面S,S)を基準面として、面対称の位置にある。また、第1の電極332と第2の電極334は同一形状の表面を有する。
図13(B)に示すように、第1及び第2の電子デバイス342,344を、搭載側面(図の裏面側)を回路基板300に向けて、回路基板300に搭載し、複数の第1の電極332及び複数の第2の電極334を、ろう接合によって、複数の第1のランド302及び複数の第2のランド304に接合する。本実施の形態によれば、ろう接合時のセルフアライメント効果によって、第1及び第2の電子デバイス342,344の回路基板300に対する位置合わせを行うことができる。なお、第1のランド302と第1の電極332の、線Lに沿った方向の幅が同じであり、第2のランド304と第2の電極334の、線Lに沿った方向の幅が同じであるとセルフアライメント効果が高い。
次に、本発明の実施の形態に係る電子デバイスの製造方法の第1の変形例を説明する。この例では、図14(A)に示すように、上型410及び下型412を使用する。上型410には、吸着口414を介して、エア吸着によって第2の基板416を吸着する。第2の基板416の穴418に上型410のピン420を入れて第2の基板416の位置合わせをする。下型412には離型シート422を配置する。図14(B)に示すように、離型シート422の上に第1の基板424を配置する。第1の基板424の穴418に下型412のピン420を入れて第1の基板424の位置合わせをする。第1の基板424の上に複数の電気素子30を配置する。図14(C)に示すように、第1及び第2の基板424,416の間に電気素子30が配置されるように、上型410及び下型412をクランプし、通気孔426を介してキャビティの排気を行う。図14(D)に示すように、注入口428からキャビティにモールド樹脂430を注入し、図15(A)に示すように、モールド樹脂430をキュアする。図15(B)に示すように上型410及び下型412を開き、図15(C)に示すように、第1及び第2の基板424,416の間で複数の電気素子30が封止された封止体432を取り出す。図15(D)に示すように、封止体432に一体化している不要な樹脂部分434を除去する(ゲートブレーク又はランナーブレーク)。その後、図15(E)に示すように、ダイシングを行う。その他の詳細は、上述した製造方法で説明した内容が該当する。
次に、本発明の実施の形態に係る電子デバイスの製造方法の第2の変形例を説明する。この例では、図16(A)に示すように、下型512に離型シート522をセットし、その上に第1の基板524をセットする。第1の基板524の穴518に下型512のピン520を入れて第1の基板524の位置合わせをする。第1の基板524の上に複数の電気素子30を配置する。図16(B)に示すように、上型510及び下型512をクランプし、通気孔526を介してキャビティの排気を行う。図16(C)に示すように、注入口528を介してキャビティにモールド樹脂530を注入し、図16(D)に示すように、モールド樹脂530をキュアする。図17(A)に示すように上型510及び下型512を開き、図17(B)に示すように、複数の電気素子30が封止された封止体532を取り出す。図17(C)に示すように、封止体532に一体化している不要な樹脂部分534を除去する(ゲートブレーク又はランナーブレーク)。図17(D)に示すように、下プレス型536に封止体532をセットする。封止体532の一部である第1の基板524の穴518に下プレス型536のピン521を入れて第1の基板524の位置合わせをする。図18(A)に示すように、封止体532の上に貼り合せ用シート538を配置する。貼り合せ用シート538は、例えば、熱可塑性樹脂(エポキシ樹脂等)であって、封止体532の上に配置した時点では接着力又は粘着力が発現していなくてもよい。貼り合せ用シート538を介して、封止体532上に第2の基板516を配置する。第2の基板516の穴518に下プレス型536のピン521を入れて第2の基板516の位置合わせを行う。図18(B)に示すように、上プレス型540及び下プレス型536によって、貼り合せ用シート538を介して、第2の基板516と封止体532の間に圧力を加え、同時に熱を加える。こうして、貼り合せ用シート538に接着力を発現させ、第2の基板516を封止体532に熱圧着する。図18(C)に示すように、第1及び第2の基
板524,516の間で複数の電気素子30が封止された中間体542を取り出し、図18(D)に示すように、ダイシングを行う。その他の詳細は、上述した製造方法で説明した内容が該当する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
1…電子デバイス、 10…第1の基板、 12…表面、 14…側面、 16…第1の電極、 18…表面電極部、 20…切り欠き 22…側面電極部、 24…配線パターン、 26…第2の基板、 28…第2の電極、 30…電気素子、 32…素子片、
34…パッケージ、 36…ベース、 38…蓋 40…樹脂、 42…露出面、 44…第1の表面、 46…第2の表面、 48…搭載側面、 50…回路基板、 52…第1の配線、 54…第2の配線、 56…配線、 58…ろう材

Claims (5)

  1. 第1の電極を備えた第1の基板と第2の電極を備えた第2の基板との間に、多面体の外形形状を有した電気素子を、最も広い面が前記第1、第2の基板の一方を向くように配置し、前記第1の電極と前記電気素子を電気的に接続する第1の工程と、
    前記第1及び第2の基板の間で、樹脂によって前記電気素子を封止する第2の工程と、
    前記第1及び第2の基板並びに前記樹脂を、一体的に、断面が平坦になるように切断する第3の工程と、
    を含み、
    前記第3の工程において、第1及び第2の表面と、前記第1及び第2の表面に接続する搭載側面と、を含む外形形状を有するように、前記第1及び第2の基板並びに前記樹脂を切断し、
    前記第1の表面は、前記第1の基板の前記樹脂とは反対側の面の一部から形成し、
    前記第2の表面は、前記第2の基板の前記樹脂とは反対側の面の一部から形成し、
    前記搭載側面は、前記樹脂の切断によって生じる露出面と、前記第1及び第2の基板の切断によって生じる側面と、から形成し、
    前記第1の基板を、前記第1の電極が、前記第1の表面で前記搭載側面と隣り合う端部側に配置され、かつ、前記第1の電極が、前記第1の基板の前記側面から突出しないように切断し、
    前記第2の基板を、前記第2の電極が、前記第2の表面で前記搭載側面と隣り合う端部側に配置され、かつ、前記第2の電極が、前記第2の基板の前記側面から突出しないように切断し、
    前記第1の工程は、
    複数のピンと、通気孔と、吸着口と、を備える上型と、複数のピンを備える下型と、を用意する工程と、
    前記第2の基板の穴に前記上型の前記ピンを入れ前記第2の基板の位置合わせをし、前記第2の基板を前記吸着口を介して前記上型に吸着する工程と、
    前記第1の基板の穴に前記下型の前記ピンを入れ前記第1の基板の位置合わせをし、前記下型の上に前記第1の基板を配置する工程と、
    前記第1の基板の上に前記電気素子を配置する工程と、
    前記下型の上に前記上型を重ね合わせ、前記通気孔を介して前記下型と前記上型との間のキャビティの排気を行う工程と、
    を含み、
    前記第2の工程は、
    前記キャビティに前記樹脂を注入し、前記樹脂をキュアする工程と、
    前記上型及び下型を開き、前記第1及び第2の基板の間で前記電気素子が封止された封止体を取り出す工程と、
    前記封止体と一体化している不要な樹脂部分を除去する工程と、
    を含む電子デバイスの製造方法。
  2. 第1の電極を備えた第1の基板の上に、多面体の外形形状を有した電気素子を、最も広い面が前記第1の基板の一方を向くように配置し、前記第1の電極と前記電気素子を電気的に接続する第1の工程と、
    樹脂によって前記電気素子を封止する第2の工程と、
    前記第1の基板及び前記電気素子の上方に第2の電極を備えた第2の基板を配置する第3の工程と、
    前記第1及び第2の基板並びに前記樹脂を、一体的に、断面が平坦になるように切断する第4の工程と、
    を含み、
    前記第3の工程において、第1及び第2の表面と、前記第1及び第2の表面に接続する搭載側面と、を含む外形形状を有するように、前記第1及び第2の基板並びに前記樹脂を切断し、
    前記第1の表面は、前記第1の基板の前記樹脂とは反対側の面の一部から形成し、
    前記第2の表面は、前記第2の基板の前記樹脂とは反対側の面の一部から形成し、
    前記搭載側面は、前記樹脂の切断によって生じる露出面と、前記第1及び第2の基板の切断によって生じる側面と、から形成し、
    前記第1の基板を、前記第1の電極が、前記第1の表面で前記搭載側面と隣り合う端部側に配置され、かつ、前記第1の電極が、前記第1の基板の前記側面から突出しないように切断し、
    前記第2の基板を、前記第2の電極が、前記第2の表面で前記搭載側面と隣り合う端部側に配置され、かつ、前記第2の電極が、前記第2の基板の前記側面から突出しないように切断し、
    前記第1の工程は、
    通気孔を備える上型と、複数のピンを備える下型と、を用意する工程と、
    前記第1の基板の穴に前記下型の前記ピンを入れ前記第1の基板の位置合わせをし、前記下型の上に前記第1の基板を配置する工程と、
    前記第1の基板の上に前記電気素子を配置する工程と、
    前記下型の上に前記上型を重ね合わせ、前記通気孔を介して前記下型と前記上型との間のキャビティの排気を行う工程と、
    を含み、
    前記第2の工程は、
    前記キャビティに前記樹脂を注入し、前記樹脂をキュアする工程と、
    前記上型及び下型を開き、前記電気素子が封止された封止体を取り出す工程と、
    前記封止体と一体化している不要な樹脂部分を除去する工程と、
    を含み、
    前記第3の工程は、
    上プレス型と、複数のピンを備える下プレス型と、を用意する工程と、
    前記第1の基板の穴に前記下プレス型の前記ピンを入れ前記第1の基板の位置合わせをし、前記下プレス型の上に前記封止体を配置する工程と、
    前記封止体の上に貼り合わせ用シートを配置する工程と、
    前記第2の基板の穴に前記下プレス型の前記ピンを入れて前記第2の基板の位置合わせをし、前記貼り合わせシートを介して前記封止体の上に前記第2の基板を配置する工程と、
    前記下プレス型の上に前記上プレス型を重ね合わせ、前記貼り合わせ用シートを介して、前記第2の基板と前記封止体との間に圧力と熱とを加え、前記第2の基板を前記封止体に熱圧着する工程と、
    前記上プレス型及び下プレス型を開き、前記第1及び第2の基板の間で前記電気素子が封止された中間体を取り出す工程と、
    を含む電子デバイスの製造方法。
  3. 請求項1または2に記載された電子デバイスの製造方法において、
    前記第1の基板を、前記第1の電極が切断される位置で切断して、切断後の前記第1の電極を、前記第1の表面で前記搭載側面と隣り合うように配置し、
    前記第2の基板を、前記第2の電極が切断される位置で切断して、切断後の前記第2の電極を、前記第2の表面で前記搭載側面と隣り合うように配置する電子デバイスの製造方法。
  4. 請求項1または2に記載された電子デバイスの製造方法において、
    前記第1の基板を、前記第1の電極を避けて切断して、切断後の前記第1の電極を、前記第1の表面の周縁から間隔をあけて配置し、
    前記第2の基板を、前記第2の電極を避けて切断して、切断後の前記第2の電極を、前記第2の表面の周縁から間隔をあけて配置する電子デバイスの製造方法。
  5. 請求項1から4のいずれか1項に記載された電子デバイスの製造方法により得られる電子デバイスであって、複数の前記第1の電極及び複数の前記第2の電極を備え、前記第1及び第2の表面は平行であり、複数の前記第1の電極と複数の前記第2の電極は、前記第1及び第2の表面の中間にある前記第1及び第2の表面に平行な面を基準面として、面対称の位置にある電子デバイスを用意する工程と、
    複数の第1のランド及び複数の第2のランドを備え、複数の前記第1のランドと複数の前記第2のランドとが線対称の位置に配置された回路基板を用意する工程と、
    前記電子デバイスを、前記搭載側面を前記回路基板に向けて、前記回路基板に搭載し、複数の前記第1の電極及び複数の前記第2の電極を、それぞれ、ろう接合によって、複数の前記第1のランド及び複数の前記第2のランドに接合する工程と、
    を含む電子モジュールの製造方法。
JP2010018334A 2007-10-10 2010-01-29 電子デバイスの製造方法及び電子モジュールの製造方法 Expired - Fee Related JP5494947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018334A JP5494947B2 (ja) 2007-10-10 2010-01-29 電子デバイスの製造方法及び電子モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007264443 2007-10-10
JP2007264443 2007-10-10
JP2010018334A JP5494947B2 (ja) 2007-10-10 2010-01-29 電子デバイスの製造方法及び電子モジュールの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008052277A Division JP2009109472A (ja) 2007-10-10 2008-03-03 電子デバイス及び電子モジュール並びにこれらの製造方法

Publications (3)

Publication Number Publication Date
JP2010166061A JP2010166061A (ja) 2010-07-29
JP2010166061A5 JP2010166061A5 (ja) 2011-01-13
JP5494947B2 true JP5494947B2 (ja) 2014-05-21

Family

ID=40571653

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008052277A Pending JP2009109472A (ja) 2007-10-10 2008-03-03 電子デバイス及び電子モジュール並びにこれらの製造方法
JP2010018334A Expired - Fee Related JP5494947B2 (ja) 2007-10-10 2010-01-29 電子デバイスの製造方法及び電子モジュールの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008052277A Pending JP2009109472A (ja) 2007-10-10 2008-03-03 電子デバイス及び電子モジュール並びにこれらの製造方法

Country Status (2)

Country Link
JP (2) JP2009109472A (ja)
CN (2) CN102285626A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481634B2 (ja) * 2009-10-14 2014-04-23 多摩川精機株式会社 慣性センサを収容するモールド構造およびそれを用いたセンサシステム
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法
JP6662437B2 (ja) * 2018-11-21 2020-03-11 大日本印刷株式会社 植物由来ポリエチレンを用いた包装材用シーラントフィルム、包装材用積層フィルム、および包装袋
JP6699710B2 (ja) * 2018-11-21 2020-05-27 大日本印刷株式会社 植物由来ポリエチレンを用いた包装材用シーラントフィルム、包装材用積層フィルム、および包装袋
JP6852830B2 (ja) 2020-07-17 2021-03-31 大日本印刷株式会社 植物由来ポリエチレンを用いた包装材用シーラントフィルム、包装材用積層フィルム、および包装袋

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
JP2877034B2 (ja) * 1994-06-15 1999-03-31 株式会社デンソー 加速度検出装置および加速度センサ
JPH0815302A (ja) * 1994-06-27 1996-01-19 Taiyo Yuden Co Ltd 加速度センサー
JPH0951199A (ja) * 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置
JP3423855B2 (ja) * 1996-04-26 2003-07-07 株式会社デンソー 電子部品搭載用構造体および電子部品の実装方法
JPH11340366A (ja) * 1998-05-28 1999-12-10 Toshiba Corp 半導体装置
JP3391282B2 (ja) * 1998-07-02 2003-03-31 株式会社村田製作所 電子部品の製造方法
JP3589928B2 (ja) * 2000-02-22 2004-11-17 株式会社東芝 半導体装置
JP2002359320A (ja) * 2001-06-01 2002-12-13 Toyo Commun Equip Co Ltd 電子部品の外部電極パターン
JP2003060327A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2004119661A (ja) * 2002-09-26 2004-04-15 Murata Mfg Co Ltd 積層型電子部品
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
JP4511333B2 (ja) * 2004-12-22 2010-07-28 新光電気工業株式会社 センサ搭載のモジュール及び電子部品
JP2006229121A (ja) * 2005-02-21 2006-08-31 Seiko Epson Corp 圧電デバイス及び圧電装置並びに電子機器
JP2006337196A (ja) * 2005-06-02 2006-12-14 Kayaba Ind Co Ltd 多軸加速度検出装置
JP2007132687A (ja) * 2005-11-08 2007-05-31 Sensata Technologies Japan Ltd センサ用パッケージおよびこれを用いた検出装置
US20090115067A1 (en) * 2005-12-15 2009-05-07 Matsushita Electric Industrial Co., Ltd. Module having built-in electronic component and method for manufacturing such module
JP5192825B2 (ja) * 2006-01-17 2013-05-08 スパンション エルエルシー 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US7536909B2 (en) * 2006-01-20 2009-05-26 Memsic, Inc. Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
JP2007258635A (ja) * 2006-03-27 2007-10-04 Matsushita Electric Ind Co Ltd 部品内蔵基板の製造方法

Also Published As

Publication number Publication date
CN101408556A (zh) 2009-04-15
JP2009109472A (ja) 2009-05-21
CN102285626A (zh) 2011-12-21
JP2010166061A (ja) 2010-07-29
CN101408556B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
US8248813B2 (en) Electronic device, electronic module, and methods for manufacturing the same
JP5045769B2 (ja) センサ装置の製造方法
JP5494947B2 (ja) 電子デバイスの製造方法及び電子モジュールの製造方法
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
CN110677793A (zh) 麦克风封装结构
JP5278166B2 (ja) 電子デバイスの製造方法及び電子デバイス
JP2006214898A (ja) 圧電デバイス及び電子機器
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
KR102004797B1 (ko) 센서 패키지 및 그 제조 방법
JP2008113894A (ja) 半導体装置及び、電子装置
JP5034827B2 (ja) 半導体装置およびその製造方法
JP2010192810A (ja) 電子デバイスの製造方法および電子デバイス
JP2010169614A (ja) 電子デバイスおよび電子モジュール、並びにそれらの製造方法
JP2011149789A (ja) モーションセンサーの製造方法、およびモーションセンサー
US20240142232A1 (en) Electronic Component, Sensor Module, And Method For Manufacturing Electronic Component
JP5072124B2 (ja) 回路基板および電子機器
JP5804762B2 (ja) 圧電デバイス
JP2023181646A (ja) 電子デバイス、および電子デバイスの製造方法
JP2013253863A (ja) センサーユニットおよび電子機器および運動体並びに基板組立体の製造方法
JP3818219B2 (ja) 電子部品封入パッケージ並びにその製造方法
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
JP5246691B2 (ja) 電子部品パッケージ
JP5632031B2 (ja) 電子部品パッケージの製造方法
JP5631548B2 (ja) 電子部品パッケージ
JP5553122B2 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140218

R150 Certificate of patent or registration of utility model

Ref document number: 5494947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees