JP2004119661A

JP2004119661A - 積層型電子部品

Info

Publication number: JP2004119661A
Application number: JP2002280494A
Authority: JP
Inventors: Norihiro Ochii; 落井　紀宏; Jun Sasaki; 佐々木　純; Norio Nakajima; 中島　規巨
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-09-26
Filing date: 2002-09-26
Publication date: 2004-04-15

Abstract

【課題】積層体の第１の主面側に搭載部品が実装され、この搭載部品を覆うように金属カバーが装着されるとき、金属カバーの装着のため、搭載部品の実装可能な面積が狭められることがないようにする。
【解決手段】積層体２３の側面２６に接合用電極３４を形成し、他方、金属カバー２９に脚部３３を設け、脚部３３が接合用電極３４に導電性接合材３５を用いて接合されることによって、金属カバー２９を積層体２３に固定する。接合用電極３４は、積層体２３の、外部端子電極３０が設けられた第２の主面２５にまで届かず、外部端子電極３０に対して積層体２３の外表面上では電気的に直接接続されないようにする。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明は、金属カバーが装着された多層セラミック基板のような積層型電子部品に関するもので、特に、金属カバーによって覆われた状態で搭載部品を実装すべき面上での搭載部品の実装可能領域を広げるための改良に関するものである。
【０００２】
【従来の技術】
図５は、この発明にとって興味ある従来の積層型電子部品１を断面をもって示す正面図である（たとえば、特許文献１参照）。図５に示した積層型電子部品１は、多層セラミック基板を構成している。
【０００３】
積層型電子部品１は、たとえばセラミック層をもって構成される電気絶縁性の複数の絶縁層２を厚み方向に積層した構造を有する積層体３を備えている。積層体３は、絶縁層２の延びる方向に延びかつ互いに対向する第１および第２の主面４および５ならびにこれら第１および第２の主面４および５間を連結する側面６を有している。
【０００４】
また、積層型電子部品１は、積層体３の第１の主面４上に設けられるいくつかの外部導体膜７および８を備えるとともに、同じく第１の主面４上に実装されるいくつかの搭載部品９、ならびに搭載部品９を覆うように積層体３に装着される金属カバー１０を備えている。
【０００５】
上述の外部導体膜７および８は、一般的には、この積層型電子部品１において必要とする配線を与えるためのものである。さらに、外部導体膜７にあっては、たとえば表面実装部品としてのチップ状電子部品のような搭載部品９を電気的に接続するためのランドを与えている。また、外部導体膜８にあっては、金属カバー１０を、積層体３に対して機械的に固定しかつこの外部導体膜８に対して電気的に接続するための半田１１を付与するためのランドとして機能している。金属カバー１０は、その端縁部１２が外部導体膜８に対向するようにたとえば内側へ折り曲げられ、この端縁部１２が外部導体膜８に半田１１を介して半田付けされる。なお、図５では、上述の半田１１に関して、端縁部１２と外部導体膜８との間の間隙に付与されるものの図示は省略されている。
【０００６】
積層型電子部品１は、また、積層体３の第２の主面５上に設けられるいくつかの外部端子電極１３を備えている。外部端子電極１３は、たとえばランドグリッドアレイタイプの端子によって構成される。外部端子電極１３は、この積層型電子部品１を適宜の実装基板（図示せず。）上に実装しようとするとき、実装基板上の導電ランドに電気的に接続されるものである。
【０００７】
積層体３の内部には、いくつかの内部導体膜１４が絶縁層２間の特定の界面に沿って設けられるとともに、いくつかのビアホール導体１５が特定の絶縁層２を貫通して設けられている。ビアホール導体１５は、その上下にある内部導体膜１４、外部導体膜７もしくは８または外部端子電極１３に対する電気的接続を達成し、積層体３の内部において立体的な配線を実現するためのものである。積層体３の内部に配置された内部導体膜１４およびビアホール導体１５は、単なる配線を与えるもののほか、たとえばコンデンサやインダクタのような受動素子を構成するものもある。
【０００８】
図５に示すように、金属カバー１０は、外部導体膜８およびビアホール導体１５、または外部導体膜８、ビアホール導体１５および内部導体膜１４を介して、特定の外部端子電極１３に電気的に接続されている。したがって、これら特定の外部端子電極１３が、実装基板のグラウンド電位に電気的に接続される場合、金属カバー１０には、グラウンド電位が与えられる。
【０００９】
【特許文献１】
特開２００１−２６７４５３号公報
【００１０】
【発明が解決しようとする課題】
上述した金属カバー１０の積層体３に対する装着構造に注目すると、まず、外部導体膜８の面積分だけ、積層体３の第１の主面４上での搭載部品９のための実装可能な面積が小さくなり、また、外部導体膜８以外の外部導体膜７を配置可能な面積が小さくなるという問題に遭遇する。したがって、これら実装可能な面積あるいは配置可能な面積をある程度以上に確保するためには、積層体３の平面寸法を大きくしなければならず、その結果、積層型電子部品１の大型化を招いてしまう。
【００１１】
また、金属カバー１０は、その加工上の問題から、折り曲げられた端縁部１２の面積をそれほど小さくできず、また、外部導体膜８と端縁部１２との間での必要な接合強度の確保のためにも、外部導体膜８および端縁部１２の各面積をそれほど小さくできない。したがって、外部導体膜８および端縁部１２の各面積は、積層体３の平面寸法の大小に関わらず、ある程度以上必要ということになり、積層体３の平面寸法がより小さくなるほど、前述した搭載部品９のための実装可能な面積あるいは外部導体膜７のための配置可能な面積に対する制約の問題がより深刻になってくる。
【００１２】
そこで、この発明の目的は、上述のような問題を解決し得る、積層型電子部品を提供しようとすることである。
【００１３】
【課題を解決するための手段】
この発明は、適宜の実装基板上に実装される積層型電子部品に向けられるものである。
【００１４】
この発明に係る積層型電子部品は、電気絶縁性の複数の絶縁層を厚み方向に積層した構造を有するとともに、絶縁層の延びる方向に延びかつ互いに対向する第１および第２の主面ならびにこれら第１および第２の主面間を連結する側面を有する、積層体を備えている。この積層体の内部には、内部導体膜が絶縁層間の特定の界面に沿って設けられるとともに、ビアホール導体が特定の絶縁層を貫通して設けられている。
【００１５】
また、この発明に係る積層型電子部品は、積層体の第１の主面上に設けられる、外部導体膜と、外部導体膜に電気的に接続されながら、積層体の第１の主面上に実装される、搭載部品と、搭載部品を覆うように積層体に装着される、金属カバーと、積層体の第２の主面上に設けられ、かつ実装基板に対して電気的に接続される、外部端子電極とを備えている。
【００１６】
このような積層型電子部品において、この発明では、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１７】
すなわち、積層体の側面には、第２の主面にまで届かず、かつ外部端子電極に対して積層体の外表面上では電気的に直接接続されない状態で、接合用電極が設けられる。
【００１８】
前述した金属カバーは、積層体側に向く開口を有する器状をなし、かつ、積層体の側面に沿って延びる脚部を有している。そして、この金属カバーは、脚部が接合用電極に半田または導電性接着剤のような導電性接合材を用いて接合されることによって、積層体に固定される。
【００１９】
この発明において、接合用電極は、前述したように、積層体の第２の主面にまで届かないように設けられるばかりでなく、第１の主面にまでも届かないように設けられることが好ましいが、第１の主面にまで届くように設けられていてもよい。
【００２０】
接合用電極は、積層体の側面上に導電性ペーストを付与し焼き付けることによって形成されたものであっても、ビアホール導体を分割して得られたものであってもよい。
【００２１】
接合用電極は、特定の内部導体膜と電気的に接続されることが好ましい。この場合、接合用電極に電気的に接続された特定の内部導体膜は、特定のビアホール導体を介して特定の外部端子電極に電気的に接続されることがより好ましく、さらには、接合用電極に電気的に接続された特定の外部端子電極は、実装基板のグラウンド電位に電気的に接続されるものであることがなお好ましい。
【００２２】
この発明において、積層体の側面には、第１の主面から第２の主面にまで延びる切欠きが設けられ、接合用電極は、この切欠きの内面に沿って設けられていてもよい。この場合、金属カバーの脚部は、切欠き内に位置された状態で、接合用電極に導電性接合材を用いて接合されていることが好ましい。
【００２３】
【発明の実施の形態】
図１は、この発明の第１の実施形態による積層型電子部品２１を示すもので、（１）は、積層型電子部品２１を断面をもって示す正面図であり、（２）は、積層型電子部品２１の底面図である。図１に示した積層型電子部品１１は、多層セラミック基板を構成している。
【００２４】
積層型電子部品２１は、たとえばセラミック層をもって構成される電気絶縁性の複数の絶縁層２２を厚み方向に積層した構造を有する積層体２３を備えている。積層体２３は、絶縁層２２の延びる方向に延びかつ互いに対向する第１および第２の主面２４および２５ならびにこれら第１および第２の主面２４および２５間を連結する側面２６を有している。
【００２５】
また、積層型電子部品２１は、積層体２３の第１の主面２４上に設けられるいくつかの外部導体膜２７を備え、さらに、積層体２３の第１の主面２４上に実装されるいくつかの搭載部品２８と、搭載部品２８を覆うように積層体２３に装着される金属カバー２９とを備えている。
【００２６】
外部導体膜２７は、この積層型電子部品２１において必要とする配線を与えたり、たとえば表面実装部品としてのチップ状電子部品のような搭載部品２８の端子を電気的に接続するための導電ランドを与えたりするものである。この実施形態では、金属カバー２９を接合するための外部導体膜が設けられていない。
【００２７】
積層型電子部品２１は、また、積層体２３の第２の主面２５上に設けられるいくつかの外部端子電極３０を備えている。外部端子電極３０は、この実施形態では、ランドグリッドアレイタイプの端子を構成している。外部端子電極３０は、この積層型電子部品２１を適宜の実装基板（図示せず。）上に実装する際、実装基板上に設けられた導電ランドに半田付けされることによって電気的に接続されるものである。
【００２８】
積層体２３の内部には、いくつかの内部導体膜３１が絶縁層２２間の特定の界面に沿って設けられるとともに、いくつかのビアホール導体３２が特定の絶縁層２２を貫通して設けられている。これら内部導体膜３１およびビアホール導体３２は、積層体２３の内部において配線を与えるものであるが、たとえばコンデンサやインダクタのような受動素子を構成するものもある。
【００２９】
金属カバー２９は、積層体２３側に向く開口を有する器状をなし、かつ、積層体２３の側面２６に沿って延びるいくつかの脚部３３を有している。他方、積層体２３の側面２６には、第２の主面２５にまで届かず、かつ外部端子電極３０のいずれに対しても積層体２３の外表面上では電気的に接続されない状態で、接合用電極３４が設けられている。金属カバー２９は、その脚部３３が接合用電極３４に半田または導電性接着剤のような導電性接合材３５を用いて接合され、それによって、積層体２３に固定されている。なお、図１では、上述の導電性接合材３５に関して、金属カバー２９の脚部３３と接合用電極３４との間の間隙に付与されるものの図示は省略されている。
【００３０】
この実施形態では、接合用電極３４は、積層体２３の第１の主面２４にまでも届かないように設けられている。また、接合用電極３４は、積層体２３の側面２６上に導電性ペーストを付与し焼き付けることによって形成されたものである。
なお、接合用電極３４は、第１の主面２４上で延びる部分を備えない限り、第１の主面２４にまで届くように設けられてもよい。
【００３１】
接合用電極３４は、図１（１）に示すように、積層体２３の側面２６上において、特定の内部導体膜３１と電気的に接続されていることが好ましい。また、この接合用電極３４に電気的に接続された特定の内部導体膜３１は、図１（１）に示すように、特定のビアホール導体３２を介して特定の外部端子電極３０に電気的に接続されていることが好ましい。
【００３２】
このようにして、接合用電極３４に電気的に接続された特定の外部端子電極３０が、実装基板のグラウンド電位に電気的に接続されると、金属ケース２９にグラウンド電位を与えることができる。したがって、金属カバー２９に対して、搭載部品２８を機械的に保護する機能だけでなく、積層型電子部品２１が高周波用途に向けられるものである場合には、他の電子部品との間で高周波信号の輻射やノイズ干渉を防ぐ機能を与えることができる。
【００３３】
なお、上述したような利点を特に望まないならば、金属カバー２９は、グラウンド電位に接続されなくてもよい。この場合、接合用電極３４は、いずれの内部導体膜３１とも電気的に接続されず、単に、金属カバー２９を、導電性接合材３５によって、機械的に固定するためだけのものとして用いられてもよい。
【００３４】
積層型電子部品２１は、また、図１（２）に示されているように、積層体２３の側面２６上に設けられるいくつかの側面電極３６を備えていてもよい。これら側面電極３６は、上述した接合用電極３４の場合と同様、積層体２３の第２の主面２５にまで届かず、かつ外部端子電極３０のいずれに対しても積層体２３の外表面上では電気的に直接接続されない状態で設けられる。側面電極３６は、ビアホール導体３２の場合と同様、図示しないが、異なる絶縁層２３の間での電気的接続を達成するために設けられる。側面電極３６は、導電性ペーストを付与し焼き付けることによって形成されても、あるいは、ビアホール導体を分割することによって形成されてもよい。なお、後者の場合には、側面電極３６は、側面２６と面一の状態となるので、図１（２）では図示されない状態となる。
【００３５】
図２は、この発明の第２の実施形態による積層型電子部品４１を示す底面図であり、図１（２）に対応している。図２において、図１に示した要素には同様の参照符号を付し、重複する説明は省略する。
【００３６】
図２に示した積層型電子部品４１は、積層体２３の第２の主面２５上に設けられる外部端子電極４２が、ボールグリッドアレイタイプの端子を構成している。
この実施形態は、外部端子電極の形態については、種々のものを適用できることを示すことに意義がある。
【００３７】
図３は、この発明の第３の実施形態による積層型電子部品５１を断面図をもって示す正面図であり、図１（１）に対応している。図３において、図１に示した要素に相当する参照符号を付し、重複する説明は省略する。
【００３８】
図３に示した積層型電子部品５１は、接合用電極５２が、ビアホール導体を分割して得られたものであることを特徴としている。すなわち、接合用電極５２を与えるビアホール導体は、分割されることによって、積層体２３の側面２６に露出した状態とされ、それによって、接合用電極５２を与えるようにされる。
【００３９】
たとえば、積層体２３を得るため、複数の積層体２３が集合したマザー積層体が用意され、このマザー積層体を所定の分割線に沿って分割することによって、複数の積層体２３を取り出すようにされる場合、分割線の位置にビアホール導体を設けておけば、分割線に沿う分割に伴って、このビアホール導体が分割される。その結果、ビアホール導体の分割された部分が、積層体２３の側面２６に露出した状態となり、このビアホール導体の一部によって、接合用電極５２を与えることができる。
【００４０】
この実施形態においても、金属カバー２９は、その脚部３３が接合用電極５２に導電性接合材３５を用いて接合されることによって、積層体２３に固定されている。なお、図３においても、上述の導電性接合材３５に関して、金属カバー２９の脚部３３と接合用電極５２との間の間隙に付与されるものの図示は省略されている。
【００４１】
また、接合用電極５２は、特定の内部導体膜３１と電気的に接続され、この特定の内部導体膜３１は、特定のビアホール導体３２を介して特定の外部端子電極３０に電気的に接続されている。したがって、上述の外部端子電極３０が、実装基板のグラウンド電位に電気的に接続されれば、金属カバー２９にグラウンド電位を与えることができる。
【００４２】
なお、図３では、接合用電極５２が、積層体２３の第１の主面２４にまで届くように設けられている。しかしながら、接合用電極５２は、その断面積を極めて小さくすることができるので、積層体２３の第１の主面２４上において、搭載部品２８の実装可能な面積および外部導体膜２７の配置可能な面積を実質的に狭めないようにすることができる。
【００４３】
なお、接合用電極５２は、積層体２３の第１の主面２４にまで届かないように設けられてもよい。
【００４４】
図４は、この発明の第４の実施形態による積層型電子部品６１の一部を示す斜視図である。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４５】
図４には、積層型電子部品６１に備える積層体２３の側面２６の一部が示されている。側面２６には、第１の主面２４から第２の主面２５にまで延びる切欠き６２が設けられている。そして、接合用電極６３は、この切欠き６２の内面に沿って設けられている。
【００４６】
他方、金属カバー２９は、その脚部３３が切欠き６２内に位置され、その状態で、接合用電極６３に導電性接合材３５を用いて接合されている。
【００４７】
この実施形態によれば、金属カバー２９の装着によって積層型電子部品６１の平面寸法が増大することを防止できるとともに、金属カバー２９に対して安定かつ強固な装着状態を与えることができる。
【００４８】
図４に示した接合用電極６３は、導電性ペーストを付与し焼き付けることによって形成することも可能であるが、どちらかと言えば、ビアホール導体を分割することによって形成する方が、より容易に形成することができる。
【００４９】
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００５０】
たとえば、図示した積層体２３における内部構造は、図面の煩雑化を避けるため、簡略化されて図示されていると理解すべきである。実際には、より多数の絶縁層２２が積層されていたり、より多数の内部導体膜３１およびビアホール導体３２が設けられていたり、より多数の搭載部品２８が実装されていたり、あるいは、他の電子部品を収容するためのキャビティが設けられていたりすることがある。
【００５１】
また、図示した積層型電子部品２１等は、多層セラミック基板を構成するものであったが、たとえば、積層体において、コンデンサ、インダクタ、フィルタ等を構成し、これに搭載部品として、別の素子が実装されて複合化された積層型セラミック電子部品を構成するものであっても、あるいは、セラミック電子部品以外の積層型電子部品であっても、この発明を適用することができる。
【００５２】
【発明の効果】
以上のように、この発明によれば、積層体に金属カバーを装着するにあたって、積層体の側面に接合用電極を形成し、金属カバーには、積層体の側面に沿って延びる脚部を設け、この脚部が接合用電極に導電性接合材を用いて接合されることによって、金属カバーを積層体に固定するようにしているので、金属カバーを接合するための外部導体膜を、積層体の、搭載部品が実装される第１の主面上に設けておく必要がない。
【００５３】
したがって、上述の金属カバーを接合するための外部導体膜の形成によって、積層体の第１の主面が狭められることがなく、そのため、この第１の主面上に実装される搭載部品の実装可能な面積や配線または搭載部品の実装のための外部導体膜の配置可能な面積が狭められることがなく、搭載部品および外部導体膜の配置に関する設計の自由度が増し、また、積層体ひいては積層型電子部品の小型化に寄与させることができる。
【００５４】
また、上述のように、積層体の第１の主面における搭載部品の実装可能な面積や外部導体膜の配置可能な面積を広げることができるので、積層体の主面上に構成される素子同士の距離を十分に確保することができ、そのため、素子相互間の干渉も生じにくくなる。その結果、積層型電子部品の電気的特性を向上させることができる。
【００５５】
また、この発明によれば、接合用電極は、積層体の外部端子電極が設けられる第２の主面にまで届かないように形成され、かつ外部端子電極に対して積層体の外表面上では電気的に直接接続されないように設けられているので、外部端子電極のみによって、この積層型電子部品を実装するための実装基板との電気的接続を達成する設計とすることができ、また、外部端子電極に対する半田付けに際して、不所望な電気的短絡を生じさせにくくすることができる。
【００５６】
この発明において、接合用電極が、積層体の内部に設けられた内部導体膜と電気的に接続され、この内部導体膜が、特定のビアホール導体を介して特定の外部端子電極に電気的に接続され、この外部端子電極が、実装基板のグラウンド電位に電気的に接続されるものである場合、金属カバーを、グラウンド電位に保つことができる。したがって、積層型電子部品が高周波用途に向けられる場合には、他の電子部品との間での高周波信号の輻射やノイズ干渉を有利に防ぐことができる。
【００５７】
また、積層体の側面に切欠きが設けられ、この切欠きの内面に沿って接合用電極が設けられ、他方、金属カバーの脚部が、切欠き内に位置されながら接合用電極に導電性接合材を用いて接合されると、金属カバーの装着による積層型電子部品の平面寸法の増大を招かず、また、金属カバーを、高い信頼性をもって、積層体に機械的に固定することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による積層型電子部品２１を示すもので、（１）は、積層型電子部品２１を断面をもって示す正面図であり、（２）は、積層型電子部品２１の底面図である。
【図２】この発明の第２の実施形態による積層型電子部品４１を示す底面図である。
【図３】この発明の第３の実施形態による積層型電子部品５１を断面をもって示す正面図である。
【図４】この発明の第４の実施形態による積層型電子部品６１の一部を示す斜視図である。
【図５】この発明にとって興味ある従来の積層型電子部品１を断面をもって示す正面図である。
【符号の説明】
２１，４１，５１，６１　積層型電子部品
２２　絶縁層
２３　積層体
２４　第１の主面
２５　第２の主面
２６　側面
２７　外部導体膜
２８　搭載部品
２９　金属カバー
３０，４２　外部端子電極
３１　内部導体膜
３２　ビアホール導体
３３　脚部
３４，５２，６３　接合用電極
３５　導電性接合材
６２　切欠き

Claims

適宜の実装基板上に実装される積層型電子部品であって、
電気絶縁性の複数の絶縁層を厚み方向に積層した構造を有するとともに、前記絶縁層の延びる方向に延びかつ互いに対向する第１および第２の主面ならびにこれら第１および第２の主面間を連結する側面を有し、かつ、内部には、内部導体膜が前記絶縁層間の特定の界面に沿って設けられるとともに、ビアホール導体が特定の前記絶縁層を貫通して設けられている、積層体と、
前記積層体の前記第１の主面上に設けられる、外部導体膜と、
前記外部導体膜に電気的に接続されながら、前記積層体の前記第１の主面上に実装される、搭載部品と、
前記搭載部品を覆うように前記積層体に装着される、金属カバーと、
前記積層体の前記第２の主面上に設けられ、かつ前記実装基板に対して電気的に接続される、外部端子電極と
を備え、
前記積層体の前記側面には、前記第２の主面にまで届かず、かつ前記外部端子電極に対して前記積層体の外表面上では電気的に直接接続されない状態で、接合用電極が設けられ、
前記金属カバーは、前記積層体側に向く開口を有する器状をなし、かつ、前記積層体の前記側面に沿って延びる脚部を有し、
前記金属カバーは、前記脚部が前記接合用電極に導電性接合材を用いて接合されることによって、前記積層体に固定されている、
積層型電子部品。
前記接合用電極は、前記積層体の第１の主面にまで届かないように設けられている、請求項１に記載の積層型電子部品。
前記接合用電極は、前記積層体の第１の主面にまで届くように設けられている、請求項１に記載の積層型電子部品。
前記接合用電極は、前記積層体の前記側面上に導電性ペーストを付与し焼き付けることによって形成されたものである、請求項１ないし３のいずれかに記載の積層型電子部品。
前記接合用電極は、ビアホール導体を分割して得られたものである、請求項１ないし３のいずれかに記載の積層型電子部品。
前記接合用電極は、特定の前記内部導体膜と電気的に接続されている、請求項１ないし５のいずれかに記載の積層型電子部品。
前記接合用電極に電気的に接続された前記特定の内部導体膜は、特定の前記ビアホール導体を介して特定の前記外部端子電極に電気的に接続されている、請求項６に記載の積層型電子部品。
前記接合用電極に電気的に接続された前記特定の外部端子電極は、前記実装基板のグラウンド電位に電気的に接続されるものである、請求項７に記載の積層型電子部品。
前記積層体の前記側面には、前記第１の主面から前記第２の主面にまで延びる切欠きが設けられ、前記接合用電極は、前記切欠きの内面に沿って設けられ、前記金属カバーの前記脚部は、前記切欠き内に位置された状態で、前記接合用電極に前記導電性接合材を用いて接合されている、請求項１ないし８のいずれかに記載の積層型電子部品。