JP6558514B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP6558514B2
JP6558514B2 JP2019509178A JP2019509178A JP6558514B2 JP 6558514 B2 JP6558514 B2 JP 6558514B2 JP 2019509178 A JP2019509178 A JP 2019509178A JP 2019509178 A JP2019509178 A JP 2019509178A JP 6558514 B2 JP6558514 B2 JP 6558514B2
Authority
JP
Japan
Prior art keywords
input
circuit board
auxiliary
interposer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019509178A
Other languages
English (en)
Other versions
JPWO2018180413A1 (ja
Inventor
馬場　貴博
貴博 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6558514B2 publication Critical patent/JP6558514B2/ja
Publication of JPWO2018180413A1 publication Critical patent/JPWO2018180413A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、複数の回路基板を備え、それぞれ所定の回路が形成された回路基板同士が接続された電子機器に関する。
電子機器に備えられる回路基板の高集積化に伴い、また、互いに異なる配線密度を有する回路基板の混在に伴い、必要に応じて回路基板同士をインターポーザを介して電気的に接続する構造が採られる。
例えば特許文献１には、第１の回路基板と第２の回路基板とをインターポーザ基板を介して接続した、配線基板へのケーブルの固定構造が示されている。
国際公開第２０１４／００２５９２号
インターポーザ基板は、少なくとも第１回路基板に導電性接合材を介して面実装されることが、接合後の構造体の低背化の点で好ましい。しかし、インターポーザ基板が大きいと、その分、第１回路基板や第２回路基板への部品の実装スペースが小さくなってしまう。
特許文献１に記載の配線基板へのケーブルの固定構造では、第１回路基板の上にインターポーザ基板を介して第２回路基板を搭載する場合に、第２回路基板がある程度大きくなると、またはインターポーザ基板が第２回路基板より小さ過ぎると、インターポーザ基板を介して第２回路基板を支えきれない事態が生じる。
仮に複数の小さなインターポーザ基板を設けると、異なるインターポーザ基板同士を電気的に接続する配線を第１回路基板または第２回路基板に設けることが必要となり、第１回路基板や第２回路基板の配線スペースを損ねてしまう。
そこで、本発明の目的は、複数の回路基板およびインターポーザ基板を備えつつ、インターポーザ基板がその上部の回路基板を容易に支持でき、複数の回路基板への部品の実装スペースおよび配線スペースが確保された電子機器を提供することにある。
（１）本発明の電子機器は、第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が第１回路基板と第２回路基板とに挟まれるインターポーザ基板と、を備える。
前記インターポーザ基板は、第１主面が第１回路基板に対向し、第２主面が第２回路基板に対向する。
また、前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、第１主面に形成された第１入出力パッドと、信号線路の他方端部に導通し、第２主面に形成された第２入出力パッドと、を有する。
さらに、前記インターポーザ基板は、第１主面に形成された第１補助パッドを有する。
第１回路基板は、インターポーザ基板に対向する面に、第１入出力パッドが接続される第１入出力ランドおよび第１補助パッドが接続される第１補助ランドを有する。
第１入出力パッドおよび第１補助パッドは、第１回路基板の第１入出力ランドにおよび第１補助ランドにそれぞれ直接はんだ付けされ、インターポーザ基板と第１回路基板とが電気的に接続される。
そして、第２回路基板は第２入出力パッドを介してインターポーザ基板と電気的に接続される。
上記構造により、インターポーザ基板は第１回路基板の入出力ランドおよび補助ランドに対して、入出力パッドおよび補助パッドを介して接続、固定されるので、第２回路基板を支え得るインターポーザ基板が容易に安定に第１回路基板に実装される。
因みに、インターポーザ基板が第２回路基板を支え、他の実装部品の実装の邪魔にならないようにするには、インターポーザ基板の形状を長尺状にしたり、対称性の低い形状にしたりすることが有効であるが、このようなインターポーザ基板を他の部品と同様にはんだ実装しようとすると不安定になり、実装不良が生じやすい。本発明の電子機器では、この問題も回避できる。
（２）第１補助パッドは、信号線路に沿って配置された複数の第１補助パッド部で構成されていて、第１補助ランドは、信号線路に沿って配置された複数の第１補助ランド部で構成されていることが好ましい。これにより、インターポーザ基板が長尺状であっても、他の部品と同様に第１回路基板にはんだ実装可能となる。
（３）複数の第１補助パッド部および第１入出力パッドは等間隔に配置されていて、複数の第１補助ランド部および第１入出力ランドは等間隔に配置されていることが好ましい。これにより、第１回路基板に対するインターポーザ基板の実装性が高まり、全体の接合強度も高まる。
（４）インターポーザ基板は、第２主面に形成された第２補助パッドを有し、
第２回路基板は、インターポーザ基板に対向する面に、第２入出力パッドが接続される第２入出力ランドおよび第２補助パッドが接続される第２補助ランドを有し、
第２入出力パッドおよび第２補助パッドは第２回路基板の第２入出力ランドおよび第２補助ランドにそれぞれ直接はんだ付けされ、インターポーザ基板と第２回路基板とが電気的に接続されることが好ましい。
上記構成により、インターポーザ基板と第２回路基板との間もはんだを用いて面実装できるようになり、第１回路基板と第２回路基板との間をインターポーザ基板の厚みだけで（殆ど隙間なく）接合でき、第１回路基板、インターポーザ基板および第２回路基板を電子機器内の狭いスペースにも配置できるようになる。
（５）第２補助パッドは、信号線路に沿って配置された複数の第２補助パッド部で構成されていて、前記第２補助ランドは、信号線路に沿って配置された複数の第２補助ランド部で構成されていることが好ましい。これにより、インターポーザ基板が長尺状であっても、他の部品と同様に第１回路基板にはんだ実装可能となる。
（６）複数の第２補助パッド部および第２入出力パッドは等間隔に配置されていて、複数の第２補助ランド部および第２入出力ランドは等間隔に配置されていることが好ましい。これにより、インターポーザ基板に対する第２回路基板の実装性が高まり、全体の接合強度も高まる。
（７）インターポーザ基板は、第１入出力パッドが形成された第１接続部と、第２入出力パッドが形成された第２接続部と、第１接続部と第２接続部との間に形成され、第１接続部および第２接続部より幅の狭い線路部とを有することが好ましい。これにより、インターポーザ基板の占有面積が縮小化され、第１回路基板または第２回路基板の部品の実装スペースおよび配線スペースを確保しやすくなる。
（８）インターポーザ基板は、必要に応じて、第１入出力パッドが形成された第１接続部と、第２入出力パッドが形成された第２接続部と、第１接続部と第２接続部との間に形成された線路部と、当該線路部の途中に形成され入出力パッドを含まない補助接続部と、を有し、補助接続部の第１主面に第１補助パッドが形成されていて、補助接続部の第２主面に前記第２補助パッドが形成されていて、線路部は、第１接続部、第２接続部および補助接続部より幅が狭いことが好ましい。これにより、線路部が長くても、第１回路基板および第２回路基板に対するインターポーザ基板の実装性が高まり、全体の接合強度も高まる。
（９）インターポーザ基板は、第１回路基板および第２回路基板よりも実効比誘電率が小さな絶縁基材を備えることが好ましい。これにより、インターポーザ基板における導体間に生じる容量成分を小さくできるので、その分、薄型化できる。
（１０）インターポーザ基板は、第１回路基板および第２回路基板よりも実効弾性率が小さな絶縁基材を備えることが好ましい。これにより、インターポーザ基板の形状の自由度が高まり、例えば高さ方向に段差のある箇所にも実装できる。また、面方向に湾曲する形状にもできる。
（１１）インターポーザ基板は、導体パターンが形成された絶縁基材を含む複数の絶縁基材の積層体で構成されていることが好ましい。これにより、インターポーザ基板における導体パターンの集積度が高まり、インターポーザ基板は小型でありながら、第１回路基板と第２回路基板との間の配線が可能となる。
（１２）インターポーザ基板は、複数層に形成されたグランド導体を有し、当該グランド導体と、信号線路と、グランド導体と信号線路との間の絶縁基材層とでストリップラインが構成されていることが好ましい。これにより、ストリップラインをインターポーザ基板内で独立した伝送線路として用いることができ、この伝送線路と第１回路基板および第２回路基板の回路との相互干渉が抑制される。
（１３）インターポーザ基板は、前記ストリップラインの異なる層に形成されたグランド導体同士を複数箇所で接続する複数の層間接続導体を有することが好ましい。これにより、ストリップラインの側方に対しても不要輻射が抑制される。
（１４）インターポーザ基板は、必要に応じて第１回路基板および第２回路基板の少なくとも一方に実装されている部品を回避するように曲がる曲がり部を有する。これにより、インターポーザ基板の実効的な占有面積が縮小化され、第１回路基板または第２回路基板の部品の実装スペースおよび配線スペースを確保しやすくなる。
（１５）インターポーザ基板は、必要に応じて第１回路基板および第２回路基板の少なくとも一方に実装されている部品を囲むように配置されている。これにより、インターポーザ基板による第２回路基板の支持構造が安定化される。
本発明によれば、複数の回路基板およびインターポーザ基板を備えつつ、インターポーザ基板がその上部の回路基板を容易に支持でき、複数の回路基板への部品の実装スペースおよび配線スペースが確保された電子機器が得られる。
図１は、第１回路基板１、インターポーザ基板３および第２回路基板２の分解状態での斜視図である。 図２は第１回路基板１にインターポーザ基板３を実装し、第２回路基板２を、その下面が見えるように傾けた状態での斜視図である。 図３は第２回路基板２の下面およびインターポーザ基板３を、それらの下面が見えるように傾けた状態での斜視図である。 図４は第１の実施形態に係る電子機器の主要部の分解斜視図である。 図５（Ａ）はインターポーザ基板３の平面図であり、図５（Ｂ）はインターポーザ基板３の下面図である。 図６はインターポーザ基板３を構成する各絶縁基材の積層前の平面図である。 図７（Ａ）はインターポーザ基板３を構成する各絶縁基材の積層前の断面図であり、図７（Ｂ）はインターポーザ基板３の断面図である。 図８は第２の実施形態に係る電子機器の主要部の分解斜視図である。 図９は第３の実施形態に係る電子機器の主要部の分解斜視図である。 図１０（Ａ）、図１０（Ｂ）は、第３の実施形態に係るインターポーザ基板３の内部の信号線路とそれに繋がる電極の構成を示す平面図である。 図１１は第４の実施形態に係る電子機器の主要部の分解斜視図である。 図１２（Ａ）は第４の実施形態に係る第１回路基板１にインターポーザ基板３が実装された状態での平面図であり、図１２（Ｂ）は図１２（Ａ）におけるＡ−Ａ部分の断面図である。 図１３は、第４の実施形態に係る別の電子機器における第１回路基板１とインターポーザ基板３との関係を示す平面図である。 図１４（Ａ）は第５の実施形態に係るインターポーザ基板３の平面図であり、図１４（Ｂ）はその下面図である。 図１５（Ａ）は第６の実施形態に係るインターポーザ基板３の平面図であり、図１５（Ｂ）は図１５（Ａ）におけるＡ−Ａ部分の断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１、図２、図３、および図４は、第１の実施形態に係る電子機器の主要部の分解斜視図である。電子機器は第１回路基板１、第２回路基板２およびインターポーザ基板３を備える。インターポーザ基板３はその全体が第１回路基板１と第２回路基板２とに挟まれる。
図１は、第１回路基板１、インターポーザ基板３および第２回路基板２の分解状態での斜視図である。図２は第１回路基板１にインターポーザ基板３を実装し、第２回路基板２を、その下面が見えるように傾けた状態での斜視図である。図３は第２回路基板２の下面およびインターポーザ基板３を、それらの下面が見えるように傾けた状態での斜視図である。また、図４はインターポーザ基板３を介して第１回路基板１と第２回路基板２とを積層した状態での斜視図である。
第１回路基板１の上面には複数の部品４と共にインターポーザ基板３が実装される。第２回路基板２の下面には複数の部品５が実装されている。
インターポーザ基板３は第１主面ＭＳ１および第２主面ＭＳ２を有し、第１主面ＭＳ１が第１回路基板１に対向し、第２主面ＭＳ２が第２回路基板２に対向する。
また、インターポーザ基板３は、後に示す信号線路と、この信号線路の一方端部に導通し、第１主面ＭＳ１に形成された第１入出力パッドＰ１と、信号線路の他方端部に導通し、第２主面ＭＳ２に形成された第２入出力パッドＰ２と、を有する。
さらに、インターポーザ基板３は、第１主面ＭＳ１に形成された第１補助パッド部Ｐａ１１，Ｐａ１２を有する。
第１回路基板１は、インターポーザ基板３に対向する面に、第１入出力パッドＰ１が接続される第１入出力ランドＬ１および第１補助パッド部Ｐａ１１，Ｐａ１２が接続される第１補助ランド部Ｌａ１１，Ｌａ１２を有する。
第１補助パッド部Ｐａ１１，Ｐａ１２および第１入出力パッドＰ１は等間隔に配置されていて、第１補助ランド部Ｌａ１１，Ｌａ１２および第１入出力ランドＬ１は等間隔に配置されている。
第１入出力パッドＰ１および第１補助パッド部Ｐａ１１，Ｐａ１２は、第１回路基板１の第１入出力ランドＬ１に、および第１補助ランド部Ｌａ１１，Ｌａ１２に、それぞれ直接はんだ付けされ、インターポーザ基板３と第１回路基板１とが電気的に接続される。
インターポーザ基板３は、第２主面ＭＳ２に形成された第２補助パッド部Ｐａ２１，Ｐａ２２を有する。
第２回路基板２は、インターポーザ基板３に対向する面に、第２入出力パッドＰ２が接続される第２入出力ランドＬ２および第２補助パッド部Ｐａ２１，Ｐａ２２が接続される第２補助ランド部Ｌａ２１，Ｌａ２２を有する。
第２補助パッド部Ｐａ２１，Ｐａ２２および第２入出力パッドＰ２は等間隔に配置されていて、第２補助ランド部Ｌａ２１，Ｌａ２２および第２入出力ランドＬ２は等間隔に配置されている。
第２入出力パッドＰ２および第２補助パッド部Ｐａ２１，Ｐａ２２は第２回路基板２の第２入出力ランドＬ２および第２補助ランド部Ｌａ２１，Ｌａ２２にそれぞれ直接はんだ付けされ、インターポーザ基板３と第２回路基板２とが電気的に接続される。
図５（Ａ）はインターポーザ基板３の平面図であり、図５（Ｂ）はインターポーザ基板３の下面図である。インターポーザ基板３の第１主面ＭＳ１には第１入出力パッドＰ１および第１補助パッド部Ｐａ１１，Ｐａ１２が形成されている。第１入出力パッドＰ１は信号線路に繋がる電極Ｐ１ｓとグランド導体に繋がる４つの電極Ｐ１ｇとで構成されている。第１補助パッド部Ｐａ１１，Ｐａ１２はいずれもグランド導体に繋がる電極である。インターポーザ基板３の第２主面ＭＳ２には第２入出力パッドＰ２および第２補助パッド部Ｐａ２１，Ｐａ２２が形成されている。第２入出力パッドＰ２は信号線路に繋がる電極Ｐ２ｓとグランド導体に繋がる４つの電極Ｐ２ｇとで構成されている。第２補助パッド部Ｐａ２１，Ｐａ２２はいずれもグランド導体に繋がる電極である。
図６はインターポーザ基板３を構成する各絶縁基材の積層前の平面図である。また、図７（Ａ）はインターポーザ基板３を構成する各絶縁基材の積層前の断面図であり、図７（Ｂ）はインターポーザ基板３の断面図である。
絶縁基材Ｓ３の上面には信号線路ＳＬが形成されている。絶縁基材Ｓ２の下面にはグランド導体Ｇ１が形成されていて、絶縁基材Ｓ４の上面にはグランド導体Ｇ２が形成されている。また、絶縁基材Ｓ２の下面には第１入出力パッドＰ１の一部である電極Ｐ１ｓが形成されている。同様に、絶縁基材Ｓ４の上面には第２入出力パッドＰ２の一部である電極Ｐ２ｓが形成されている。そして、絶縁基材Ｓ２，Ｓ３には、信号線路ＳＬの第１端に繋がる層間接続導体Ｖｓ１が形成されていて、絶縁基材Ｓ４には、信号線路ＳＬの第２端に繋がる層間接続導体Ｖｓ２が形成されている。さらに、絶縁基材Ｓ２，Ｓ３，Ｓ４には、グランド導体Ｇ１，Ｇ２に繋がる層間接続導体Ｖｇが形成されている。
図６に示す絶縁基材Ｓ１，Ｓ５ははんだレジスト膜であり、絶縁基材Ｓ２，Ｓ３，Ｓ４による積層体の表裏面に印刷形成されたものである。絶縁基材Ｓ１に形成されている複数の開口部が、上記第１入出力パッドＰ１および第１補助パッド部Ｐａ１１，Ｐａ１２となる。また、絶縁基材Ｓ４に形成されている複数の開口部が、上記第２入出力パッドＰ２および第２補助パッド部Ｐａ２１，Ｐａ２２となる。
上記信号線路ＳＬ、グランド導体Ｇ１，Ｇ２は、絶縁基材に張り付けられた銅箔等の金属箔をフォトリソグラフィーによってパターニングしたものである。また、上記層間接続導体は絶縁基材に形成した孔に錫等を主成分とする金属材料を充填したものである。
上記電極Ｐ１ｓ，Ｐ２ｓの表面にはNi/AuやNi/Sn等のめっき膜が付与されていてもよい。
このようにして、インターポーザ基板３には、信号線路ＳＬおよびグランド導体Ｇ１，Ｇ２とでストリップライン構造の伝送線路が構成されている。信号線路ＳＬの側部および層間接続導体Ｖｓ１，Ｖｓ２の周囲に配置されている層間接続導体Ｖｇはシールド電極として作用する。
第１回路基板１および第２回路基板２はガラス／エポキシ基板であり、実効比誘電率は約４である。これに対し、インターポーザ基板３の絶縁基材は液晶ポリマー（LCP）であり、実効比誘電率は約３である。また、インターポーザ基板３は、第１回路基板および第２回路基板よりも実効弾性率が小さく、可変形性を有する。例えば、第１回路基板１および第２回路基板２の絶縁基材であるガラス／エポキシ基板のヤング率は約２５ＧＰａである。これに対し、インターポーザ基板３の絶縁基材である液晶ポリマー（LCP）のヤング率は約１５ＧＰａである。
なお、本発明において、「実効比誘電率」「実効弾性率」は、単一材質の「比誘電率」「弾性率」に限らず、複合材料（樹脂・導体パターン・層間接続導体・接着剤などで構成される積層体）で構成された基板の場合の「比誘電率」「弾性率」を指す。
図３に示した第１回路基板１の第１入出力ランドＬ１は５つの電極で構成されていて、インターポーザ基板３の第１入出力パッドＰ１（電極Ｐ１ｓおよび電極Ｐ１ｇ）がそれぞれ接続される。同様に、図２に示した第２回路基板２の第２入出力ランドＬ２は５つの電極で構成されていて、インターポーザ基板３の第２入出力パッドＰ２（電極Ｐ２ｓおよび電極Ｐ２ｇ）がそれぞれ接続される。
このようにして、第１回路基板１に形成されている伝送線路と第２回路基板２に形成されている伝送線路とがインターポーザ基板３の伝送線路を介して接続される。
図４に示した状態を得るために、先ず第２回路基板２にインターポーザ基板３を取り付け、このインターポーザ基板３付きの第２回路基板２を第１回路基板１に実装する。または、先に第１回路基板１にインターポーザ基板３を実装し、さらにその上に第２回路基板２を実装してもよい。
インターポーザ基板３は平坦な可変形性を有する電気素子である。このインターポーザ基板３は、インターポーザ基板３の第２主面全体を覆う大きさの吸着面を有する先端治具が取り付けられた真空吸着チャックでピックアップされる。
第２回路基板２の下面にインターポーザ基板３を実装する場合は、第２回路基板２の各ランドにクリームはんだを印刷し、インターポーザ基板３を部品５（図２参照）と同様に第２回路基板２に搭載する。この第２回路基板２への部品実装用のはんだの融点は、第１回路基板１への表面実装に用いるはんだに比べて高融点のはんだである。その後、この第２回路基板２をリフロー炉を通過させることで、他の部品と共に一括リフローはんだ法によりはんだ付けする。その後、第１回路基板１の上面に、インターポーザ基板３付きの第２回路基板２をリフローはんだ法により実装する。
なお、電極にはんだをプリコートしてもよい。これにより、実装性を高められる。また、回路基板にプリコートはんだと印刷されたはんだの両方を用いれば、接合強度をさらに高められる。
第１の実施形態によれば、次のような効果を奏する。
（ａ）インターポーザ基板３は第１回路基板１の第１入出力ランドＬ１および第１補助ランド部Ｌａ１１，Ｌａ１２に対して第１入出力パッドＰ１および第１補助パッド部Ｐａ１１，Ｐａ１２を介して接続、固定されるので、第２回路基板２を支え得るインターポーザ基板３が容易に安定に第１回路基板１に実装される。
（ｂ）複数の第１補助パッド部Ｐａ１１，Ｐａ１２が、信号線路ＳＬに沿って配置されていて、第１補助ランド部Ｌａ１１，Ｌａ１２が、信号線路ＳＬに沿って配置されているので、インターポーザ基板３が長尺状であっても、他の部品と同様に第１回路基板１にはんだ実装可能となる。
（ｃ）複数の第１補助パッド部Ｐａ１１，Ｐａ１２および第１入出力パッドＰ１が等間隔に配置されていて、複数の第１補助ランド部Ｌａ１１，Ｌａ１２および第１入出力ランドＬ１が等間隔に配置されていることにより、第１回路基板１に対するインターポーザ基板３の実装性が高まり、全体の接合強度も高まる。
（ｄ）インターポーザ基板３は、第２回路基板２の第２入出力ランドＬ２および第２補助ランド部Ｌａ２１，Ｌａ２２に対して第２入出力パッドＰ２および第２補助パッド部Ｐａ２１，Ｐａ２２を介して接続、固定されるので、インターポーザ基板３と第２回路基板との間もはんだを用いて面実装できるようになり、第１回路基板１と第２回路基板２との間をインターポーザ基板３の厚みだけで（殆ど隙間なく）接合でき、電子機器内の狭いスペースにも配置できるようになる。また、コネクタを介する接続構造に比較して、インターポーザ基板３と第２回路基板２との間に隙間ができにくくなるので、電磁波の漏洩による不要輻射およびエネルギー損失が抑えられる。さらに、コネクタを介する接続構造に比較して、インピーダンス不整合が生じにくく、反射損失も抑えられる。
（ｅ）複数の第２補助パッド部Ｐａ２１，Ｐａ２２および第２入出力パッドＰ２が等間隔に配置されていて、複数の第２補助ランド部Ｌａ２１，Ｌａ２２および第２入出力ランドＬ２が等間隔に配置されていることにより、インターポーザ基板３が長尺状であっても、他の部品と同様に第１回路基板１にはんだ実装可能となる。また、インターポーザ基板に対する第２回路基板の実装性が高まり、全体の接合強度も高まる。
（ｆ）インターポーザ基板３の絶縁基材は第１回路基板１および第２回路基板２の絶縁基材に比べて実効比誘電率が小さいので、インターポーザ基板３における導体間に生じる容量成分を小さくでき、その分、インターポーザ基板３を薄型化できる。因みに、部品が搭載される回路基板の線膨張係数は、搭載される部品の線膨脹係数に合わせる必要があり、従来は例えばガラス繊維等のフィラーが入ったガラス／エポキシ基板のような基板が用いられる。これに対し、本発明のインターポーザ基板３は第１回路基板１や第２回路基板２のように多くの部品が搭載されるものではないので、そのような制約はなく、第１回路基板１や第２回路基板２よりも実効比誘電率の低いものを用いることが可能である。
（ｇ）インターポーザ基板３は、第１回路基板および第２回路基板よりも実効弾性率が小さく、可変形性を有するので、インターポーザ基板３の形状の自由度が高まり、例えば高さ方向に段差のある箇所にも実装できる。また、面方向に湾曲する形状にもできる。また、インターポーザ基板３は第１回路基板１や第２回路基板２よりも可撓性が高いことにより、第１回路基板１や第２回路基板２に加わる応力による、接合部（第１入出力パッドＰ１と第１入出力ランドＬ１との接合部、第２入出力パッドＰ２と第２入出力ランドＬ２との接合部、第１補助パッド部Ｐａ１１，Ｐａ１２と第１補助ランド部Ｌａ１１，Ｌａ１２との接合部、および第２補助パッド部Ｐａ２１，Ｐａ２２と第２補助ランド部Ｌａ２１，Ｌａ２２との接合部）の破損が抑制される。
（ｈ）インターポーザ基板３は、導体パターンが形成された絶縁基材を含む複数の絶縁基材の積層体で構成されているので、インターポーザ基板３における導体パターンの集積度が高まり、インターポーザ基板３は小型でありながら、第１回路基板１と第２回路基板２との間の配線が可能となる。
（ｉ）インターポーザ基板３は、複数層に形成されたグランド導体Ｇ１，Ｇ２を有し、当該グランド導体Ｇ１，Ｇ２と、信号線路ＳＬと、グランド導体Ｇ１，Ｇ２と信号線路ＳＬとの間の絶縁基材層とでストリップラインが構成されているので、ストリップラインがインターポーザ基板３内で独立した、不要輻射の少ない伝送線路として用いることができ、この伝送線路と第１回路基板１および第２回路基板２の回路との相互干渉が抑制される。
（ｊ）インターポーザ基板３は、ストリップラインの異なる層に形成されたグランド導体Ｇ１，Ｇ２同士を複数箇所で接続する複数の層間接続導体Ｖｇを有することにより、ストリップラインの側方に対しても不要輻射が抑制される。
（ｋ）第１補助パッド部Ｐａ１１，Ｐａ１２および第２補助パッド部Ｐａ２１，Ｐｓ２２がそれぞれインターポーザ基板３のグランド導体に導通していて、第１補助ランド部Ｌａ１１，Ｌａ１２および第２補助ランド部Ｌａ２１，Ｌａ２２が回路基板１，２側のグランド導体に導通していることにより、インターポーザ基板３のグランド導体の電位（グランド電位）が安定化し、コモンモードノイズの発生や不要輻射が抑制される。また、第１回路基板１と第２回路基板２のグランド導体が複数箇所で互いに接続されるので、第１回路基板１と第２回路基板２のグランド電位が安定化され、コモンモードノイズの発生や不要輻射が抑制される。
《第２の実施形態》
第２の実施形態では、インターポーザ基板３の形状が第１の実施形態で示したものとは異なる例を示す。
図８は第２の実施形態に係る電子機器の主要部の分解斜視図である。この図８は第１回路基板１にインターポーザ基板３を実装し、第２回路基板２を、その下面が見えるように傾けた状態での斜視図である。
第１の実施形態と同様に、電子機器は、第１回路基板１、第２回路基板２およびインターポーザ基板３を備える。インターポーザ基板３はその全体が第１回路基板１と第２回路基板２とに挟まれる。
インターポーザ基板３は第１主面ＭＳ１および第２主面ＭＳ２を有し、第１主面ＭＳ１が第１回路基板１に対向し、第２主面ＭＳ２が第２回路基板２に対向する。
インターポーザ基板３は、第１主面ＭＳ１に、第１パッドが形成された部分である第１接続部ＣＰ１と、第２主面ＭＳ２に、第２入出力パッドＰ２が形成された部分である第２接続部ＣＰ２とを備える。また、インターポーザ基板３は、第１接続部ＣＰ１と第２接続部ＣＰ２との間に、第１接続部ＣＰ１および第２接続部ＣＰ２より幅の狭い線路部ＳＬＰを有する。
なお、本実施形態では、インターポーザ基板３の第２主面ＭＳ２の３箇所に第２補助パッド部Ｐａ２１，Ｐａ２２，Ｐａ２３が形成されている。これら第２補助パッド部Ｐａ２１，Ｐａ２２，Ｐａ２３および第２入出力パッドＰ２はほぼ等間隔に配置されている。
その他の構成は第１の実施形態で示したとおりである。
本実施形態によれば、インターポーザ基板３は、第１入出力パッドＰ１が形成された第１接続部ＣＰ１と、第２入出力パッドＰ２が形成された第２接続部ＣＰ２と、第１接続部ＣＰ１と第２接続部ＣＰ２との間に形成され、第１接続部ＣＰ１および第２接続部ＣＰ２より幅の狭い線路部ＳＬＰとを有するので、インターポーザ基板３の占有面積が縮小化され、第１回路基板１または第２回路基板２の部品の実装スペースおよび配線スペースを確保しやすい。
《第３の実施形態》
第３の実施形態では、インターポーザ基板３の形状が第２の実施形態で示したものとは更に異なる例を示す。
図９は第３の実施形態に係る電子機器の主要部の分解斜視図である。この図９は第１回路基板１にインターポーザ基板３を実装し、第２回路基板２を、その下面が見えるように傾けた状態での斜視図である。
第１の実施形態と同様に、電子機器は、第１回路基板１、第２回路基板２およびインターポーザ基板３を備える。インターポーザ基板３はその全体が第１回路基板１と第２回路基板２とに挟まれる。
インターポーザ基板３は第１主面ＭＳ１および第２主面ＭＳ２を有し、第１主面ＭＳ１が第１回路基板１に対向し、第２主面ＭＳ２が第２回路基板２に対向する。
本実施形態では、インターポーザ基板３は２つの第１接続部ＣＰ１１，ＣＰ１２および１つの第２接続部ＣＰ２を備えている。インターポーザ基板３の第１主面ＭＳ１の第１接続部ＣＰ１１，ＣＰ１２にそれぞれ第１入出力パッドが形成されていて、第２主面ＭＳ２の第２接続部ＣＰ２に第２入出力パッドＰ２が形成されている。
また、インターポーザ基板３は、第１接続部ＣＰ１１，ＣＰ１２と第２接続部ＣＰ２との間に、第１接続部ＣＰ１１，ＣＰ１２および第２接続部ＣＰ２より幅の狭い線路部ＳＬＰ１１，ＳＬＰ１２，ＳＬＰ２を有する。
その他の構成は第１、第２の実施形態で示したとおりである。このように、入出力パッドおよびそれらの形成部である接続部は３つまたはそれ以上あってもよい。
図１０（Ａ）、図１０（Ｂ）は、上記インターポーザ基板３の内部の信号線路とそれに繋がる電極の構成を示す平面図である。ここではグランド電極は図示を省略している。
図１０（Ａ）に示す例では、第１接続部ＣＰ１１，ＣＰ１２に電極Ｐ１１ｓ，Ｐ１２ｓが形成されていて、第２接続部ＣＰ２に電極Ｐ２ｓが形成されている。電極Ｐ１１ｓと電極Ｐ１２ｓとの間に信号線路ＳＬ１１，ＳＬ１２が形成されていて、この信号線路ＳＬ１１，ＳＬ１２の接続点と電極Ｐ２ｓとの間に信号線路ＳＬ２が形成されている。このようにして３つの接続部を有し、線路が分岐されたインターポーザ基板として用いることができる。
図１０（Ｂ）に示す例では、第１接続部ＣＰ１１，ＣＰ１２に電極Ｐ１１ｓ，Ｐ１２ｓが形成されていて、第２接続部ＣＰ２に電極Ｐ２１ｓ，Ｐ２２ｓが形成されている。電極Ｐ１１ｓと電極Ｐ２１ｓとの間に信号線路ＳＬ１が形成されていて、電極Ｐ１２ｓと電極Ｐ２２ｓとの間に信号線路ＳＬ２が形成されている。このようにして３つの接続部を有し、２つの線路が構成されたインターポーザ基板として用いることができる。
図１０（Ａ）に示した分岐型において、周波数フィルタを設け、デュプレクサやダイプレクサ等の分波器を構成してもよい。
なお、図９に示した例では、２つの第１接続部ＣＰ１１，ＣＰ１２と１つの第２接続部ＣＰ２を設けたが、同様にして、１つの第１接続部と２つの第２接続部を設けることもできる。
《第４の実施形態》
第４の実施形態では、インターポーザ基板３の形状が第１の実施形態で示したものとは更に異なる例を示す。
図１１は第４の実施形態に係る電子機器の主要部の分解斜視図である。この図１１は第１回路基板１にインターポーザ基板３を実装し、第２回路基板２を、その下面が見えるように傾けた状態での斜視図である。図１２（Ａ）は第１回路基板１にインターポーザ基板３が実装された状態での平面図であり、図１２（Ｂ）は図１２（Ａ）におけるＡ−Ａ部分の断面図である。
図８に示した例と同様に本実施形態に係るインターポーザ基板３も、第１主面ＭＳ１に、第１パッドが形成された部分である第１接続部ＣＰ１と、第２主面ＭＳ２に、第２入出力パッドＰ２が形成された部分である第２接続部ＣＰ２とを備える。また、インターポーザ基板３は、第１接続部ＣＰ１と第２接続部ＣＰ２との間に、第１接続部ＣＰ１および第２接続部ＣＰ２より幅の狭い線路部ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃを有する。本実施形態では、線路部（ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ）に曲がり部Ｂ１，Ｂ２が形成されていて、線路部ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃは四角形のうちの三辺を構成している。この線路部（ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ）の曲がり部は、第１回路基板１に形成された部品４および第２回路基板２に形成された部品５を回避するように枠状に形成されている。
また、インターポーザ基板３の第２主面ＭＳ２の複数箇所に第２補助パッド部が形成されていて、これら第２補助パッド部および第２入出力パッドＰ２は線路部（ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ）に沿ってほぼ等間隔に配置されている。第１主面ＭＳ１には複数箇所に第１補助パッド部が形成されていて、これら第１補助パッド部および第１入出力パッドは線路部（ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ）に沿ってほぼ等間隔に配置されている。
図１２（Ａ）（Ｂ）に示すように、信号線路ＳＬの両側部に、上下のグランド導体Ｇ１，Ｇ２に導通する複数の層間接続導体Ｖｇが所定間隔で形成されている。この層間接続導体Ｖｇの配置間隔は、例えば伝送信号の周波数帯の１／２波長以内である。そのため、これら層間接続導体Ｖｇはシールド電極として作用する。この構造により、枠状のインターポーザ基板３の内側または外側にある部品４とインターポーザ基板３の信号線路との不要結合は阻止される、また、インターポーザ基板３の内側と外側にある部品４同士が互いにシールドされる。
なお、層間接続導体Ｖｇは積層体の側面にめっき膜等によって形成されていてもよい。これにより面状にシールドできる。
このようにして、厚み方向に延びるシールド電極を備えることにより、ノイズの伝搬を抑制できる。また、ノイズの伝搬しやすい部品や、逆にノイズに弱い部品を隔離するためにこれら部品を囲むようにインターポーザ基板３を配置することもできる。
図１３は、本実施形態の別の電子機器における第１回路基板１とインターポーザ基板３との関係を示す平面図である。この例では、線路部（ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ）に曲がり部Ｂ１，Ｂ２が形成されていて、且つ第１接続部ＣＰ１と第２接続部ＣＰ２との間を連続させる連結部ＣＮＰを備えている。また、線路部ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃおよび連結部ＣＮＰは、第１回路基板１に形成された部品４を回避するように形成されている。この構造により、インターポーザ基板３は平面視で四角形状を成している。
本実施形態によれば、インターポーザ基板３は、第１回路基板１に形成されている部品４または第２回路基板２に形成されている部品５を回避するように曲がる曲がり部Ｂ１，Ｂ２を有するので、インターポーザ基板３の実効的な占有面積が縮小化され、第１回路基板１または第２回路基板２の部品の実装スペースおよび配線スペースを確保しやすくなる。また、インターポーザ基板３は、その概略外形である四角形のうち、少なくとも三辺が第１回路基板１と第２回路基板２との間に介在するので、インターポーザ基板３による第２回路基板２の支持構造が安定化される。特に、図１３に示した例ではインターポーザ基板３が環状に繋がっていて、四辺に亘って第１回路基板１と第２回路基板２とがインターポーザ基板３を介してより安定的に接続される。
《第５の実施形態》
第５の実施形態では、補助接続部を有するインターポーザ基板を備える電子機器について示す。
図１４（Ａ）は第５の実施形態に係るインターポーザ基板３の平面図であり、図１４（Ｂ）はその下面図である。
本実施形態のインターポーザ基板３は、第１主面ＭＳ１に第１入出力パッドＰ１および第１補助パッド部Ｐａ１１，Ｐａ１２，Ｐａ１３，Ｐａ１４が形成されている。インターポーザ基板３は、第１接続部ＣＰ１と第２接続部ＣＰ２との間に、第１接続部ＣＰ１および第２接続部ＣＰ２より幅の狭い線路部ＳＬＰを有する。
本実施形態では、特に、インターポーザ基板３の線路部ＳＬＰの途中に補助接続部ＣＰ３が形成されている。この補助接続部ＣＰ３には入出力パッドが形成されていない。この補助接続部ＣＰ３の第１主面ＭＳ１に第１補助パッド部Ｐａ１４が形成されていて、補助接続部ＣＰ３の第２主面ＭＳ２に第２補助パッド部Ｐａ２４が形成されている。
これまでに示した実施形態と同様に、このインターポーザ基板３は第１回路基板と第２回路基板との間に配置される。そして、上記第１補助パッド部Ｐａ１１，Ｐａ１２，Ｐａ１３，Ｐａ１４が対向する位置に第１補助ランドがそれぞれ形成されていて、第２補助パッド部Ｐａ２１，Ｐａ２２，Ｐａ２３，Ｐａ２４が対向する位置に第２補助ランドがそれぞれ形成されている。
本実施形態で示すように、インターポーザ基板は入出力パッドを含まない接続部を有してしてもよい。本実施形態によれば、線路部が長くても、第１回路基板および第２回路基板に対するインターポーザ基板の実装性が高まり、全体の接合強度も高まる。
《第６の実施形態》
第６の実施形態では、これまでに示した実施形態とは信号線路の構成が異なるインターポーザ基板を備える電子機器について示す。
図１５（Ａ）は本実施形態に係るインターポーザ基板３の平面図であり、図１５（Ｂ）は図１５（Ａ）におけるＡ−Ａ部分の断面図である。
本実施形態のインターポーザ基板３は、各種導体パターンが形成された複数の絶縁基材の積層体である。この例では、３つの信号線路ＳＬ１，ＳＬ２，ＳＬ３とその両側および上下に形成されたグランド導体Ｇとによって、Ｙ軸方向に延びる３つのグランデッドコプレーナラインが構成されている。また、積層方向に延びる、信号線路用層間接続導体Ｖｓ１およびグランド用層間接続導体Ｖｇによって、Ｚ軸方向に延びる同軸線路が構成されている。
本実施形態に示したように、インターポーザ基板３には、積層方向の異なる高さ位置を通る信号線路が形成されていてもよい。また、積層方向に延びる信号線路が形成されていてもよい。
《他の実施形態》
図２、図８、図９、図１１等では、インターポーザ基板３と第２回路基板２とが、はんだを介して直接的に接続される例を示したが、インターポーザ基板３と第２回路基板２とは、コネクタを介して接続されてもよい。例えば、インターポーザ基板３の第２主面ＭＳ２にプラグを実装し、第２回路基板２の下面にレセプタクルを実装し、プラグとレセプタクルとの嵌合によって電気的、機械的に接続するように構成してもよい。
また、インターポーザ基板３には、各種部品を内部に埋設してもよい。
インターポーザ基板３には、単一の信号線路に対しても、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ（トラップフィルタ）等の周波数フィルタを設けてもよい。
また、インターポーザ基板３には信号線路以外にインダクタやキャパシタ等の素子が形成されていてもよい。
インターポーザ基板３は、樹脂多層基板で構成する場合、各絶縁基材にはポリイミド（PI）やポリエーテルエーテルケトン（PEEK）等の熱可塑性樹脂であってもよい。また、これら熱可塑性樹脂シートは各シートを一括積層し、加熱および加圧することで表面同士が融着されたものに限らず、各シート間に接着材層を有していてもよい。
また、インターポーザ基板３は、複数の樹脂材料の複合材料であってもよい。例えば、ガラス／エポキシ基板などの熱硬化性樹脂と熱可塑性樹脂との積層体で構成されてもよい。
また、インターポーザ基板３の絶縁基材は樹脂シートの積層による樹脂多層基板に限らず、セラミック多層基板で構成されてもよい。
図１２（Ａ）（Ｂ）、図１３では単一のインターポーザ基板３を第１回路基板１に実装する例を示したが、複数のインターポーザ基板を、第１回路基板１に枠状に配置してもよい。そのことで、第４の実施形態で述べたと同様の作用効果を奏する。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
ＣＮＰ…連結部
ＣＰ１，ＣＰ１１，ＣＰ１２…第１接続部
ＣＰ２…第２接続部
ＣＰ３…補助接続部
Ｇ，Ｇ１，Ｇ２…グランド導体
Ｌ１…第１入出力ランド
Ｌ２…第２入出力ランド
Ｌａ１１，Ｌａ１２…第１補助ランド部
Ｌａ２１，Ｌａ２２…第２補助ランド部
ＭＳ１…第１主面
ＭＳ２…第２主面
Ｐ１…第１入出力パッド
Ｐ１１ｓ，Ｐ１２ｓ…電極
Ｐ１ｇ，Ｐ１ｓ…電極
Ｐ２…第２入出力パッド
Ｐ２１ｓ，Ｐ２２ｓ…電極
Ｐ２ｇ，Ｐ２ｓ…電極
Ｐａ１１，Ｐａ１２，Ｐａ１３，Ｐａ１４…第１補助パッド部
Ｐａ２１，Ｐａ２２，Ｐａ２３，Ｐａ２４…第２補助パッド部
Ｓ１〜Ｓ５…絶縁基材
ＳＬ，ＳＬ１，ＳＬ２，ＳＬ３…信号線路
ＳＬＰ，ＳＬＰ２，ＳＬＰ１１，ＳＬＰ１２…線路部
ＳＬＰａ，ＳＬＰｂ，ＳＬＰｃ…線路部
Ｖｇ…グランド用層間接続導体
Ｖｓ１，Ｖｓ２…信号線路用層間接続導体
１…第１回路基板
２…第２回路基板
３…インターポーザ基板
４，５…部品

Claims (14)

  1. 第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が前記第１回路基板と前記第２回路基板とに挟まれるインターポーザ基板と、を備え、
    前記インターポーザ基板は、前記第１主面が前記第１回路基板に対向し、前記第２主面が前記第２回路基板に対向し、
    前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、前記第１主面に形成された第１入出力パッドと、前記信号線路の他方端部に導通し、前記第２主面に形成された第２入出力パッドと、を有し、
    前記インターポーザ基板は、前記第１主面に形成された第１補助パッドを有し、
    前記第１回路基板は、前記インターポーザ基板に対向する面に、前記第１入出力パッドが接続される第１入出力ランドおよび前記第１補助パッドが接続される第１補助ランドを有し、
    前記第１入出力パッドおよび前記第１補助パッドは、前記第１回路基板の前記第１入出力ランドおよび前記第１補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第１回路基板とが電気的に接続され、
    前記第２回路基板は前記第２入出力パッドを介して前記インターポーザ基板と電気的に接続され、
    前記第１補助パッドは、前記信号線路に沿って配置された複数の第１補助パッド部で構成されていて、前記第１補助ランドは、前記信号線路に沿って配置された複数の第１補助ランド部で構成されている、
    電子機器。
  2. 前記複数の第１補助パッド部および前記第１入出力パッドは等間隔に配置されていて、前記複数の第１補助ランド部および前記第１入出力ランドは等間隔に配置されている、
    請求項１に記載の電子機器。
  3. 前記インターポーザ基板は、前記第２主面に形成された第２補助パッドを有し、
    前記第２回路基板は、前記インターポーザ基板に対向する面に、前記第２入出力パッドが接続される第２入出力ランドおよび前記第２補助パッドが接続される第２補助ランドを有し、
    前記第２入出力パッドおよび前記第２補助パッドは前記第２回路基板の前記第２入出力ランドおよび前記第２補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第２回路基板とが電気的に接続された、
    請求項１または２に記載の電子機器。
  4. 第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が前記第１回路基板と前記第２回路基板とに挟まれるインターポーザ基板と、を備え、
    前記インターポーザ基板は、前記第１主面が前記第１回路基板に対向し、前記第２主面が前記第２回路基板に対向し、
    前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、前記第１主面に形成された第１入出力パッドと、前記信号線路の他方端部に導通し、前記第２主面に形成された第２入出力パッドと、を有し、
    前記インターポーザ基板は、前記第１主面に形成された第１補助パッドを有し、
    前記第１回路基板は、前記インターポーザ基板に対向する面に、前記第１入出力パッドが接続される第１入出力ランドおよび前記第１補助パッドが接続される第１補助ランドを有し、
    前記第１入出力パッドおよび前記第１補助パッドは、前記第１回路基板の前記第１入出力ランドおよび前記第１補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第１回路基板とが電気的に接続され、
    前記第２回路基板は前記第２入出力パッドを介して前記インターポーザ基板と電気的に接続され、
    前記インターポーザ基板は、前記第２主面に形成された第２補助パッドを有し、
    前記第２回路基板は、前記インターポーザ基板に対向する面に、前記第２入出力パッドが接続される第２入出力ランドおよび前記第２補助パッドが接続される第２補助ランドを有し、
    前記第２入出力パッドおよび前記第２補助パッドは前記第２回路基板の前記第２入出力ランドおよび前記第２補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第２回路基板とが電気的に接続され、
    前記第２補助パッドは、前記信号線路に沿って配置された複数の第２補助パッド部で構成されていて、前記第２補助ランドは、前記信号線路に沿って配置された複数の第２補助ランド部で構成されている、
    電子機器。
  5. 前記複数の第２補助パッド部および前記第２入出力パッドは等間隔に配置されていて、前記複数の第２補助ランド部および前記第２入出力ランドは等間隔に配置されている、
    請求項４に記載の電子機器。
  6. 第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が前記第１回路基板と前記第２回路基板とに挟まれるインターポーザ基板と、を備え、
    前記インターポーザ基板は、前記第１主面が前記第１回路基板に対向し、前記第２主面が前記第２回路基板に対向し、
    前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、前記第１主面に形成された第１入出力パッドと、前記信号線路の他方端部に導通し、前記第２主面に形成された第２入出力パッドと、を有し、
    前記インターポーザ基板は、前記第１主面に形成された第１補助パッドを有し、
    前記第１回路基板は、前記インターポーザ基板に対向する面に、前記第１入出力パッドが接続される第１入出力ランドおよび前記第１補助パッドが接続される第１補助ランドを有し、
    前記第１入出力パッドおよび前記第１補助パッドは、前記第１回路基板の前記第１入出力ランドおよび前記第１補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第１回路基板とが電気的に接続され、
    前記第２回路基板は前記第２入出力パッドを介して前記インターポーザ基板と電気的に接続され、
    前記インターポーザ基板は、前記第１入出力パッドが形成された第１接続部と、前記第２入出力パッドが形成された第２接続部と、前記第１接続部と前記第２接続部との間に形成され、前記第１接続部および前記第２接続部より幅の狭い線路部とを有する、
    電子機器。
  7. 第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が前記第１回路基板と前記第２回路基板とに挟まれるインターポーザ基板と、を備え、
    前記インターポーザ基板は、前記第１主面が前記第１回路基板に対向し、前記第２主面が前記第２回路基板に対向し、
    前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、前記第１主面に形成された第１入出力パッドと、前記信号線路の他方端部に導通し、前記第２主面に形成された第２入出力パッドと、を有し、
    前記インターポーザ基板は、前記第１主面に形成された第１補助パッドを有し、
    前記第１回路基板は、前記インターポーザ基板に対向する面に、前記第１入出力パッドが接続される第１入出力ランドおよび前記第１補助パッドが接続される第１補助ランドを有し、
    前記第１入出力パッドおよび前記第１補助パッドは、前記第１回路基板の前記第１入出力ランドおよび前記第１補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第１回路基板とが電気的に接続され、
    前記第２回路基板は前記第２入出力パッドを介して前記インターポーザ基板と電気的に接続され、
    前記インターポーザ基板は、前記第２主面に形成された第２補助パッドを有し、
    前記第２回路基板は、前記インターポーザ基板に対向する面に、前記第２入出力パッドが接続される第２入出力ランドおよび前記第２補助パッドが接続される第２補助ランドを有し、
    前記第２入出力パッドおよび前記第２補助パッドは前記第２回路基板の前記第２入出力ランドおよび前記第２補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第２回路基板とが電気的に接続され、
    前記インターポーザ基板は、前記第１入出力パッドが形成された第１接続部と、前記第２入出力パッドが形成された第２接続部と、前記第１接続部と前記第２接続部との間に形成された線路部と、当該線路部の途中に形成され入出力パッドを含まない補助接続部と、を有し、
    前記補助接続部の前記第１主面に前記第１補助パッドが形成されていて、前記補助接続部の前記第２主面に前記第２補助パッドが形成されていて、
    前記線路部は、前記第１接続部、前記第２接続部および前記補助接続部より幅が狭い、
    電子機器。
  8. 前記インターポーザ基板は、前記第１回路基板および前記第２回路基板よりも実効比誘電率が小さな絶縁基材を備える、
    請求項１から７のいずれかに記載の電子機器。
  9. 前記インターポーザ基板は、前記第１回路基板および前記第２回路基板よりも実効弾性率が小さな絶縁基材を備える、
    請求項１から８のいずれかに記載の電子機器。
  10. 第１回路基板と、第２回路基板と、第１主面および第２主面を有し、全体が前記第１回路基板と前記第２回路基板とに挟まれるインターポーザ基板と、を備え、
    前記インターポーザ基板は、前記第１主面が前記第１回路基板に対向し、前記第２主面が前記第２回路基板に対向し、
    前記インターポーザ基板は、信号線路と、当該信号線路の一方端部に導通し、前記第１主面に形成された第１入出力パッドと、前記信号線路の他方端部に導通し、前記第２主面に形成された第２入出力パッドと、を有し、
    前記インターポーザ基板は、前記第１主面に形成された第１補助パッドを有し、
    前記第１回路基板は、前記インターポーザ基板に対向する面に、前記第１入出力パッドが接続される第１入出力ランドおよび前記第１補助パッドが接続される第１補助ランドを有し、
    前記第１入出力パッドおよび前記第１補助パッドは、前記第１回路基板の前記第１入出力ランドおよび前記第１補助ランドにそれぞれ直接はんだ付けされ、前記インターポーザ基板と前記第１回路基板とが電気的に接続され、
    前記第２回路基板は前記第２入出力パッドを介して前記インターポーザ基板と電気的に接続され、
    前記インターポーザ基板は、導体パターンが形成された絶縁基材を含む複数の絶縁基材の積層体で構成されている、
    電子機器。
  11. 前記インターポーザ基板は、複数層に形成されたグランド導体を有し、当該グランド導体と、前記信号線路と、前記グランド導体と前記信号線路との間の絶縁基材層とでストリップラインが構成されている、
    請求項１０に記載の電子機器。
  12. 前記インターポーザ基板は、異なる層に形成されたグランド導体同士を複数箇所で接続する複数の層間接続導体を有する、
    請求項１１に記載の電子機器。
  13. 前記インターポーザ基板は、前記第１回路基板および前記第２回路基板の少なくとも一方に実装されている部品を回避するように曲がる曲がり部を有する、
    請求項１から１２のいずれかに記載の電子機器。
  14. 前記インターポーザ基板は、前記第１回路基板および前記第２回路基板の少なくとも一方に実装されている部品を囲むように配置されている、
    請求項１から１３のいずれかに記載の電子機器。
JP2019509178A 2017-03-31 2018-03-12 電子機器 Active JP6558514B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017070382 2017-03-31
JP2017070382 2017-03-31
PCT/JP2018/009419 WO2018180413A1 (ja) 2017-03-31 2018-03-12 電子機器

Publications (2)

Publication Number Publication Date
JP6558514B2 true JP6558514B2 (ja) 2019-08-14
JPWO2018180413A1 JPWO2018180413A1 (ja) 2019-11-07

Family

ID=63677231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509178A Active JP6558514B2 (ja) 2017-03-31 2018-03-12 電子機器

Country Status (4)

Country Link
US (1) US11178765B2 (ja)
JP (1) JP6558514B2 (ja)
CN (1) CN210443547U (ja)
WO (1) WO2018180413A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7160180B2 (ja) * 2019-03-20 2022-10-25 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
JP4059522B1 (ja) * 2006-10-27 2008-03-12 株式会社旭電化研究所 電気接続構造、それに用いる第１の接続部材
JP2010198427A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 回路基板モジュール及びこれを備えた電子機器
JP2010219180A (ja) 2009-03-16 2010-09-30 Panasonic Corp 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
CN102238806A (zh) * 2010-04-28 2011-11-09 富葵精密组件(深圳)有限公司 电路板模组
CN204597019U (zh) * 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
WO2014128795A1 (ja) 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
JP6079929B2 (ja) * 2014-03-27 2017-02-15 株式会社村田製作所 伝送線路部材および電子機器
CN110212276B (zh) 2014-12-01 2022-05-10 株式会社村田制作所 电子设备及电气元件

Also Published As

Publication number Publication date
JPWO2018180413A1 (ja) 2019-11-07
CN210443547U (zh) 2020-05-01
US20190387626A1 (en) 2019-12-19
US11178765B2 (en) 2021-11-16
WO2018180413A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6156610B2 (ja) 電子機器、およびアンテナ素子
JP5750528B1 (ja) 部品内蔵回路基板
US10806033B2 (en) Interposer and electronic device
JP7120294B2 (ja) 電子機器
JP6638769B2 (ja) 樹脂多層基板と回路基板の接合構造
JP2016034026A (ja) 信号伝送部品および電子機器
JP7160180B2 (ja) 伝送路基板、および伝送路基板の実装構造
US10993329B2 (en) Board joint structure
JP6973667B2 (ja) 回路基板及び電子機器
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
JP6558514B2 (ja) 電子機器
JP6717391B2 (ja) 多層基板および電子機器
JP6870751B2 (ja) インターポーザおよび電子機器
CN210959022U (zh) 复合多层基板
JP2020088197A (ja) 樹脂多層基板および電子機器
JP7143954B2 (ja) 伝送線路基板および電子機器
JP7364110B2 (ja) 回路基板及び電子部品付き回路基板
US11239813B2 (en) Resonant circuit element and circuit module
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP4360617B2 (ja) 配線基板
JP2008306087A (ja) 基板及び基板間接続装置
JP2017204490A (ja) 部品実装基板、および、部品実装基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190523

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6558514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150