JP7120294B2 - 電子機器 - Google Patents

Description

本発明は、回路基板およびこの回路基板に実装される電気素子を備える電子機器に関する。

高周波回路や高周波素子を接続するための伝送線路として、可撓性を有する多層基板で構成されたケーブル状の伝送線路が特許文献１に示されている。この伝送線路は、他の電子部品と同様に回路基板に表面実装可能なように構成されている。

上記伝送線路は薄板状にすることで、厚み方向の寸法を小さくできるため、小型の電子機器の筺体内における薄い隙間に配置できる。

国際公開第２０１６／０８８５９２号

しかし、上記伝送線路を回路基板に表面実装するためには、当然ながらこの伝送線路を配置するための実装スペースを回路基板上に確保する必要がある。そのため、小型の電子機器においては、伝送線路の占有面積が問題となる場合がある。また、回路基板の限られたスペースに多くの電子部品と共に上記伝送線路を実装する場合に、他の電子部品の配置位置を避けて伝送線路を実装できない場合には、上記伝送線路を使用できないことも生じる。

また、伝送線路の占有面積を小さくするために幅を細くすると、信号線を上下に挟むグランド導体パターンの面積が小さくなる。そのため、この伝送線路の側方に近接する他の電子部品との間での相互のEMI （Electro Magnetic Interference ）の問題が生じやすくなる。

それゆえ、本発明は、回路基板への伝送線路の実装上の自由度を高め、伝送線路の実質的な占有面積を縮小化した、または他の電子部品の配置を阻害しない伝送線路の実装構造を備える、電子機器を提供することを目的とする。また、本発明は、回路基板に実装される伝送線路と他の電子部品との相互のEMIの問題を解消した電子機器を提供することを目的とする。

（１）本発明の電子機器は
回路基板と前記回路基板に実装される電子部品と、前記回路基板に表面実装される電気素子とを備える電子機器であり、
前記電気素子は、複数の絶縁性基材の積層体と、当該積層体に形成された、伝送線路部と、当該伝送線路部の複数の部位にそれぞれ繋がる複数の接続部と、を有し、
前記積層体は、前記絶縁性基材の積層数の多い部分と少ない部分とを有し、積層数の多い部分が凸部、積層数の少ない部分が凹部として、それぞれ形成され、
前記複数の接続部は前記凸部にそれぞれ設けられ、
前記複数の接続部は導電性接合材により前記回路基板にそれぞれ接続されており、
前記複数の接続部以外の伝送線路部は前記回路基板から離間しており、
前記電気素子は、前記凹部が前記電子部品に対向する位置関係で、前記回路基板に表面実装され、
前記電気素子の前記伝送線路部と前記回路基板との間に、前記電気素子と前記伝送線路部とが重なる部分において前記電気素子とは電気的に接続されていない電子部品が配置されており、
前記伝送線路部は、前記回路基板にそれぞれ平行な下部グランド導体パターンおよび信号線を備え、
前記凹部において、前記信号線と前記電子部品との間に前記下部グランド導体パターンが配置されている、
ことを特徴とする。

本発明によれば、回路基板への伝送線路の実装上の自由度が高まるので、伝送線路の実質的な占有面積が縮小化され、他の電子部品の配置を阻害しない伝送線路が構成でき、また、回路基板に実装される伝送線路と他の電子部品との相互のEMIの問題を解消され、このことにより小型の電子機器を容易に構成できる。

図１は第１の実施形態に係る電子機器３０１の主要部の斜視図である。 図２は電子機器３０１の主要部の分解斜視図である。 図３は電気素子１０１の備える各絶縁性基材およびそれらに形成される各種導体パターンを示す分解斜視図である。 図４は、回路基板２０１へ電気素子１０１を実装した状態での、その実装部を通る面での断面図である。 図５は、第１の実施形態に係る別の電子機器３０１Ａの主要部の斜視図である。 図６は第２の実施形態に係る電子機器３０２の主要部の斜視図である。 図７は電子機器３０２の主要部の分解斜視図である。 図８は電気素子１０２の備える各絶縁性基材およびそれらに形成される各種導体パターンを示す分解斜視図である。 図９は、回路基板２０２へ電気素子１０２を実装した状態での、その実装部を通る面での断面図である。 図１０は第３の実施形態に係る電気素子１０３の斜視図である。 図１１は電気素子１０３の分解平面図である。 図１２は第４の実施形態に係る電気素子の、信号線が形成された絶縁性基材１３の平面図である。 図１３（Ａ）は第４の実施形態の電子機器３０５の主要部の平面図であり、図１３（Ｂ）は図１３（Ａ）におけるＡ－Ａ部分の断面図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。各実施形態の説明において、共通の事柄についての重複する記述は省略し、特に異なる点について説明する。また、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る電子機器３０１の主要部の斜視図であり、図２は電子機器３０１の主要部の分解斜視図である。本実施形態の電気素子１０１は、伝送線路を有するフラットケーブルとして作用する。

図１、図２に示すように、本実施形態の電子機器３０１は、回路基板２０１、この回路基板２０１に実装される電気素子１０１および電子部品１１１～１１７を備える。電気素子１０１は、複数の絶縁性基材の積層体１０と、この積層体１０に形成された、伝送線路部ＣＡと、この伝送線路部ＣＡの第１部位に繋がる第１接続部ＣＮ１と、伝送線路部ＣＡの第２部位に繋がる第２接続部ＣＮ２と、を有する。

電気素子１０１は、図１、図２におけるＸ軸方向を長手方向とし、第１接続部ＣＮ１と第２接続部ＣＮ２とが長手方向の両端に形成されている。

図２に表れているように、回路基板２０１には、電気素子１０１の第１接続部ＣＮ１および第２接続部ＣＮ２がそれぞれ接続される回路基板側接続部ＣＮ１１，ＣＮ１２が形成されている。

図１に表れているように、回路基板２０１上に電気素子１０１を実装した状態で、電気素子１０１の伝送線路部ＣＡと回路基板２０１との間に電子部品１１１，１１２，１１３が配置されている関係となる。すなわち、電気素子１０１は、回路基板２０１上の電子部品１１１，１１２，１１３の上部を跨ぐように配置される。この例では、電気素子１０１は電子部品１１１に接し、電子部品１１２，１１３には接しない。但し、電気素子１０１は電子部品１１１，１１２，１１３とは電気的には接続されない。

電気素子１０１の絶縁性基材は回路基板２０１の絶縁体部に比べて誘電率が低い。例えば、回路基板２０１の絶縁体部の比誘電率は約４であるのに対し、電気素子の絶縁性基材の比誘電率は約３である。

図３は電気素子１０１の備える各絶縁性基材およびそれらに形成される各種導体パターンを示す分解斜視図である。図２中の積層体１０は、図３に示す絶縁性基材１１～１４，１５Ａ，１５Ｂ，１６Ａ，１６Ｂ，１７の積層体であり、外力により弾性変形または塑性変形する可撓性の基材である。上記絶縁性基材は例えば液晶ポリマーシートである。各種導体パターンは液晶ポリマーシートに貼付された銅箔がフォトリソグラフィ等によってパターンニングされたものである。

図３において、絶縁性基材１１，１７はそれぞれ保護用の層である。絶縁性基材１２の上面には上部グランド導体パターン２１が形成されていて、絶縁性基材１３の上面には信号線３０およびグランド導体パターン２３Ａ，２３Ｂが形成されていて、絶縁性基材１４の下面には下部グランド導体パターン２２および信号線接続導体パターン３１Ａ，３１Ｂが形成されている。絶縁性基材１５Ａの下面には信号線接続導体パターン３２Ａおよびグランド導体パターン２４Ａが形成されていて、絶縁性基材１５Ｂの下面には信号線接続導体パターン３２Ｂおよびグランド導体パターン２４Ｂが形成されている。また、絶縁性基材１６Ａの下面には信号線接続導体パターン３３Ａおよびグランド導体パターン２５Ａが形成されていて、絶縁性基材１６Ｂの下面には信号線接続導体パターン３３Ｂおよびグランド導体パターン２５Ｂが形成されている。絶縁性基材１７には、信号線接続導体パターン３３Ａ，３３Ｂを露出させる開口と、グランド導体パターン２５Ａ，２５Ｂを部分的に露出させる開口とが形成されている。

上記信号線３０、上部グランド導体パターン２１、下部グランド導体パターン２２および絶縁性基材１２，１３，１４の絶縁体部分によって、ストリップライン構造の一つの伝送線路が構成されている。なお、上部グランド導体パターン２１には複数の開口Ｈが形成されている。

上部グランド導体パターン２１、下部グランド導体パターン２２、およびグランド導体パターン２３Ａ，２４Ａ，２５Ａはそれぞれ複数の層間接続導体で接続されている。同様に上部グランド導体パターン２１、下部グランド導体パターン２２、およびグランド導体パターン２３Ｂ，２４Ｂ，２５Ｂはそれぞれ複数の層間接続導体で接続されている。また、信号線３０の第１端と信号線接続導体パターン３１Ａ，３２Ａ，３３Ａとは層間接続導体で接続されている。同様に、信号線３０の第２端と信号線接続導体パターン３１Ｂ，３２Ｂ，３３Ｂとは層間接続導体で接続されている。これら層間接続導体は、絶縁性基材に形成された貫通孔の内部に導電性ペーストが充填され、複数の絶縁性基材の積層加熱プレスによって、導電性ペーストが固化したものである。図３において、破線で丸く表した箇所は上記層間接続導体を表している。また、縦方向に延びる破線はこれら層間接続導体による接続関係を示している。このように、多数の層間接続導体で信号線３０の両端部を囲むことによって、第１接続部ＣＮ１と第２接続部ＣＮ２の高いシールド性が確保できる。

図４は、回路基板２０１へ電気素子１０１を実装した状態での、その実装部を通る面での断面図である。電気素子１０１の第１接続部ＣＮ１に形成されている信号線接続導体パターン３３Ａおよびグランド導体パターン２５Ａは、回路基板２０１の回路基板側第１接続部ＣＮ１１に形成されているパッド電極に、はんだＳＯを介して接続される。同様に、電気素子１０１の第２接続部ＣＮ２に形成されている信号線接続導体パターン３３Ｂおよびグランド導体パターン２５Ｂは、回路基板２０１の回路基板側第２接続部ＣＮ１２に形成されているパッド電極に、はんだＳＯを介して接続される。

電気素子１０１は、他の電子部品１１１～１１７と同様に、真空吸着ヘッドで吸引され、回路基板へマウントされ、その後のリフローはんだ工程で、回路基板２０１に表面実装される。

上記はんだＳＯは実装前にはプリコートされたはんだ、または、はんだボールである。例えば、図３に示した絶縁性基材１７に形成された各開口に、はんだバンプを付与し、各接続部をBGA（Ball Grid Array）タイプの接続部とする。このようにはんだバンプを用いて接続すれば、はんだボールの大きさと、絶縁性基材１７に形成された各開口の大きさによって、例えば１５０μｍ程度の高いスタンドオフが確保されるので、接続部の接続強度を保ちやすい。そのため、第１接続部ＣＮ１と第２接続部ＣＮ２との間の距離が大きくなっても、回路基板２０１に対する電気素子１０１の所定の接続強度が得られる。

図１、図４では、単一の電気素子１０１が回路基板２０１に実装された例を示したが、この電気素子１０１の上部を、電気素子１０１と同様構成の別の電気素子が這っていてもよい。つまり、複数の電気素子が積層配置されていてもよい。また、それら電気素子は平面視で交差していてもよいし、所定寸法に亘って上下に沿っていてもよい。これらのことで、回路基板表面に沿った薄い空間が有効に利用できる。

図３、図４に示した例では、第１接続部ＣＮ１と第２接続部ＣＮ２において、各絶縁性基材に形成されたグランド導体パターン同士を層間接続導体を介して接続する例を示したが、上部グランド導体パターン２１と下部グランド導体パターン２２との間も層間接続導体を介して接続してもよい。

図５は第１の実施形態に係る別の電子機器３０１Ａの主要部の斜視図である。この電子機器３０１Ａでは、回路基板２０１に電気素子１０１Ａが実装されている。この電気素子１０１Ａは、図１～４に示した電気素子１０１の側面の全面に金属めっき膜ＭＰが形成されたものである。

このように、電気素子１０１の側面の全面に金属めっき膜ＭＰが形成されることにより、電気素子１０１の信号線３０のシールド性が高まる。

なお、電気素子１０１の伝送線路部が回路基板２０１上で跨ぐ他の部品は、回路基板２０１上に実装されている複数の部品のうち最も背の高い部品ではないことが好ましい。このことにより、部品を跨ぐ高さが極端に高くなることがないので、スペースの有効利用が図れる。

本実施形態の幾つかの主要な効果は次のとおりである。

（ａ）伝送線路部ＣＡと回路基板２０１との間に電子部品１１１，１１２，１１３が配置されるので、伝送線路部ＣＡの下部領域も有効に利用され、そのことで電気素子１０１実質的な占有面積が縮小化される。

（ｂ）信号線３０と電子部品１１１，１１２，１１３との間に下部グランド導体パターン２２が介在することになり、伝送線路部ＣＡと電子部品１１１，１１２，１１３との相互のEMIが回避できる。特に、電気素子１０１の幅を細くする必要がないので、下部グランド導体パターン２２の幅は確保され、この下部グランド導体パターン２２によるシールド効果は高い。また、上述のように、電気素子が交差する場合でも、各電気素子の幅を細くする必要がないので、各電気素子に設けられているグランド導体パターンによって電気素子相互のEMIは抑制される。

特に、例えば短距離高速デジタル無線伝送用規格の一つであるWiGig（Wireless Gigabit）のように、広帯域に亘るEMC（Electro Magnetic Compatibility：電磁両立性）対策が重要になる伝送線路において、グランド導体パターンの幅を確保することは有効である。

（ｃ）電気素子１０１の絶縁性基材は回路基板２０１の絶縁体部に比べて誘電率が低いので、同じ特性インピーダンスの伝送線路を形成する場合に、回路基板２０１に導体パターンで形成された伝送線路に比べて、信号線の幅および厚さが大きくなるので、導体損失が低減される。また、誘電体損失も低減される。更に、信号線とグランド導体パターンとの間隙を狭くできるので、全体に薄型化できる。

（ｄ）上部グランド導体パターン２１に複数の開口Ｈが形成されているので、この上部グランド導体パターン２１と信号線３０との間に生じる容量が小さくなり、その分、上部グランド導体パターン２１と信号線３０との間隔を薄くでき、電気素子１０１の伝送線路部ＣＡの厚みを薄くできる。また、このことにより、伝送線路部ＣＡ下部の空間が確保しやすくなる。

（ｅ）上部グランド導体パターン２１が形成されているので、電気素子１０１の上面方向のシールド性も確保され、この電気素子１０１の上部に他の電気素子や他の電子部品が配置されても、それらとの間でのEMIも抑制される。なお、電気素子を薄くしたい場合には上部グランド導体パターンに開口を形成することが有効であるが、上部に配置される電気素子や他の電子部品に対するシールド性を確保する場合には、上記開口を無くすとよい。

（ｆ）電気素子が可撓性基板で構成されていることにより、回路基板から離間している部分（離間部）が他の電気素子との接触により応力を受けた場合でも、離間部の破損や接合部に応力がかかることによる接合不良の誘発が抑制される。また、他の部品や部材に這わせて配置することもできるようになり、省スペース化が図れる。

《第２の実施形態》
第２の実施形態では、３つの接続部を有する電気素子を備える電子機器の例を示す。

図６は第２の実施形態に係る電子機器３０２の主要部の斜視図であり、図７は電子機器３０２の主要部の分解斜視図である。本実施形態の電気素子１０２は、伝送線路を有するフラットケーブルとして作用する。

図１、図２に示した電子機器３０１とは、電気素子１０２に第３接続部ＣＮ３を有する点、回路基板２０２に回路基板側第３接続部ＣＮ１３を有する点で異なる。すなわち、電気素子１０２は、伝送線路部ＣＡ１，ＣＡ２および接続部ＣＮ１，ＣＮ２，ＣＮ３を有する。第１接続部ＣＮ１と第２接続部ＣＮ２とは、長手方向（図６、図７におけるＸ軸方向）の両端に形成されていて、第３接続部ＣＮ３は長手方向での第１接続部ＣＮ１と第２接続部ＣＮ２との間に形成されている。

図８は電気素子１０２の備える各絶縁性基材およびそれらに形成される各種導体パターンを示す分解斜視図である。図３に示した電気素子とは、絶縁性基材１５Ｃ，１６Ｃを備える点で異なる。絶縁性基材１５Ｃ，１６Ｃには、グランド導体パターン２４Ｃ，２５Ｃおよび層間接続導体がそれぞれ形成されている。グランド導体パターン２４Ｃ，２５Ｃはそれら層間接続導体を介して下部グランド導体パターン２２に導通する。この例では、絶縁性基材１５Ｃを絶縁性基材１５Ａ，１５Ｂとは分離し、絶縁性基材１６Ｃを絶縁性基材１５Ａ，１５Ｂとは分離して表したが、積層加熱プレス後に、不要箇所を除去することで、図７に示した形状の電気素子１０２を作成してもよい。

図９は、回路基板２０２へ電気素子１０２を実装した状態での、その実装部を通る面での断面図である。電気素子１０２の第１接続部ＣＮ１に形成されている信号線接続導体パターン３３Ａおよびグランド導体パターン２５Ａは、回路基板２０２の回路基板側第１接続部ＣＮ１１に形成されているパッド電極にはんだＳＯを介して接続される。電気素子１０２の第２接続部ＣＮ２に形成されている信号線接続導体パターン３３Ｂおよびグランド導体パターン２５Ｂは、回路基板２０２の回路基板側第２接続部ＣＮ１２に形成されているパッド電極にはんだＳＯを介して接続される。更に、電気素子１０２の第３接続部ＣＮ３に形成されているグランド導体パターン２５Ｃは、回路基板２０２の回路基板側第３接続部ＣＮ１３に形成されているパッド電極にはんだＳＯを介して接続される。

本実施形態の幾つかの主要な効果は次のとおりである。

（ａ）電気素子１０２の３箇所を回路基板２０２に接続する構造であり、第１接続部ＣＮ１から第２接続部ＣＮ２までの距離が長くても、回路基板２０２上での電気素子１０２の機械的強度が確保される。特に、電気素子１０２が可撓性を有していても、回路基板２０２に対する実装ずれが抑制される。

（ｂ）第１接続部ＣＮ１と第２接続部ＣＮ２との間の第３接続部ＣＮ３で、伝送線路のグランド導体が回路基板のグランドに接続されるので、伝送線路のグランド電位が安定化され、伝送線路のEMIがより抑制される。

《第３の実施形態》
第３の実施形態では、複数の伝送線路を有する電気素子を備える電子機器の例を示す。

図１０は第３の実施形態に係る電気素子１０３の斜視図であり、図１１は電気素子１０３の分解平面図である。この電気素子１０３は、複数の絶縁性基材の積層体１０と、この積層体１０に形成された、伝送線路部ＣＡ１，ＣＡ２および接続部ＣＮ１，ＣＮ２，ＣＮ３を有する。接続部ＣＮ１，ＣＮ３は伝送線路部ＣＡ１の両端に繋がり、接続部ＣＮ３，ＣＮ２は伝送線路部ＣＡ２の両端に繋がる。

図１１において、絶縁性基材１２の上面の全面には上部グランド導体パターン２１が形成されていて、絶縁性基材１３の上面には信号線３０，４０およびグランド導体パターン２３が形成されていて、絶縁性基材１４の下面には下部グランド導体パターン２２が形成されている。

絶縁性基材１４の下面には信号線接続導体パターン３１Ａ，３１Ｂ，３１Ｃ，３１Ｄが形成されている。信号線接続導体パターン３１Ａは層間接続導体を介して信号線３０の第１端に接続され、信号線接続導体パターン３１Ｂは層間接続導体を介して信号線３０の第２端に接続される。また、信号線接続導体パターン３１Ｃは層間接続導体を介して信号線４０の第１端に接続され、信号線接続導体パターン３１Ｄは層間接続導体を介して信号線４０の第２端に接続される。

絶縁性基材１５Ａの下面には信号線接続導体パターン３２Ａ，３２Ｃおよびグランド導体パターン２４Ａが形成されていて、絶縁性基材１５Ｂの下面には信号線接続導体パターン３２Ｂおよびグランド導体パターン２４Ｂが形成されている。また、絶縁性基材１５Ｃの下面には信号線接続導体パターン３２Ｄおよびグランド導体パターン２４Ｃが形成されている。

上部グランド導体パターン２１と、絶縁性基材１３に形成されたグランド導体パターン２３とは層間接続導体を介して接続されている。また、下部グランド導体パターン２２と、絶縁性基材１３に形成されたグランド導体パターン２３とは層間接続導体を介して接続されている。さらに、下部グランド導体パターン２２と、絶縁性基材１５Ａ，１５Ｂ，１５Ｃにそれぞれ形成されたグランド導体パターン２４Ａ，２４Ｂ，２４Ｃとは層間接続導体を介して接続されている。図１１において、破線または実線で表す丸い部分は上記層間接続導体である。また、二点鎖線はこれら層間接続導体による接続関係を示している。

上記信号線３０、上部グランド導体パターン２１、下部グランド導体パターン２２、グランド導体パターン２３および絶縁性基材１２，１３，１４の絶縁体部分によって、ストリップライン構造の第１伝送線路が構成されている。また、上記信号線４０、上部グランド導体パターン２１、下部グランド導体パターン２２、グランド導体パターン２３および絶縁性基材１２，１３，１４の絶縁体部分によって、ストリップライン構造の第２伝送線路が構成されている。

本実施形態では、第１接続部ＣＮ１と第２接続部ＣＮ２との間を第１伝送線路として利用でき、第１接続部ＣＮ１と第３接続部ＣＮ３との間を第２伝送線路として利用できる。特に、信号線３０と信号線４０との面方向の間にグランド導体パターン２３が形成されていて、信号線接続導体パターン３１Ａと信号線接続導体パターン３１Ｃとの間に下部グランド導体パターン２２が形成されているので、さらには、信号線接続導体パターン３２Ａと信号線接続導体パターン３２Ｃとの間にグランド導体パターン２４Ａが形成されているので、信号線３０と信号線４０との間のシールド性は確保される。

上記電気素子１０３は、第１、第２の実施形態で示したと同様に回路基板に実装される。その状態で、第１伝送線路部ＣＡ１と回路基板との間、および第２伝送線路部ＣＡ２と回路基板との間にそれぞれ空間が形成される。これら空間に電子部品を配置することができる。

本実施形態によれば、第１接続部ＣＮ１と第２接続部ＣＮ２との間に繋がる第１の伝送線路と、第１接続部ＣＮ１と第３接続部ＣＮ３との間に繋がる第２の伝送線路とを備える単一部品として扱える。

《第４の実施形態》
第４の実施形態では、分配器または合分波器として利用される電気素子を備える電子機器について示す。

図１２は本実施形態の電気素子の、信号線が形成された絶縁性基材１３の平面図である。絶縁性基材１３の上面には信号線３０，４０，５０およびグランド導体パターン２３が形成されている。信号線３０、信号線４０および信号線５０は分岐点ＢＰで接続されている。上記複数の信号線を一続きの信号線として表現すると、この信号線の第１端は第１接続部ＣＮ１にあり、信号線の第２端は第２接続部ＣＮ２にあり、信号線の第３端は第３接続部ＣＮ３にある。

図１２では信号線が形成された絶縁性基材１３のみを示しているが、これまでに示した各実施形態と同様に、この絶縁性基材１３の上層に上部グランド導体パターンが形成された絶縁性基材が配置され、絶縁性基材１３の下層に下部グランド導体パターンが形成された絶縁性基材が配置される。

上記信号線３０、上部グランド導体パターン、下部グランド導体パターン、およびそれらの間の絶縁性基材の絶縁体部分によって、ストリップライン構造の第１伝送線路が構成されている。また、信号線４０、上部グランド導体パターン、下部グランド導体パターン、およびそれらの間の絶縁性基材の絶縁体部分によって、ストリップライン構造の第２送線路が構成されている。同様に、信号線５０、上部グランド導体パターン、下部グランド導体パターン、およびそれらの間の絶縁性基材の絶縁体部分によって、ストリップライン構造の第３伝送線路が構成されている。

上記第２伝送線路の分岐点ＢＰ近傍にはハイパスフィルタＨＰＦが挿入されている。また、第３伝送線路の分岐点ＢＰ近傍にはローパスフィルタＬＰＦが挿入されている。

本実施形態によれば、第１接続部ＣＮ１を共用ポート、第２接続部ＣＮ２をハイバンド用ポート、第３接続部ＣＮ３をローバンド用ポート、とする合分波器として利用できる。

なお、高周波フィルタを設けることなく、分岐点ＢＰ近傍にインピーダンス整合回路を設ければ、同様にして分配器を構成することができる。

《第５の実施形態》
第５の実施形態では、電子部品を迂回するように屈曲した形状を有する電気素子を備える電子機器の例を示す。

図１３（Ａ）は本実施形態の電子機器３０５の主要部の平面図であり、図１３（Ｂ）は図１３（Ａ）におけるＡ－Ａ部分の断面図である。但し、電気素子１０５内の各導体パターンは図示していない。

電子機器３０５は、回路基板２０５と、この回路基板２０５に実装される電気素子１０５および電子部品１１２，１１３，１１９，１２０等を備える。電気素子１０５は、複数の絶縁性基材の積層体１０と、この積層体１０に形成された、伝送線路部ＣＡ１，ＣＡ２，ＣＡ３および接続部ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４を有する。

なお、この例では、積層体１０の平面視での曲げ部に接続部ＣＮ３，ＣＮ４を配置したが、接続部ＣＮ３，ＣＮ４をＹ軸方向に延びる部分の全体に配置してもよい。

電気素子１０５は、電子部品１１８を迂回するように回路基板２０５の平面視で屈曲した形状を有している。この構造により、相対的に背の高い電子部品１１８が電気素子１０５に近接していて、電気素子１０５の伝送線路部ＣＡ２と回路基板２０５との高さ方向の間隙が充分に確保できない場合でも、背の高い電子部品１１８を避けて電気素子１０５を回路基板２０５上に実装できる。

なお、電気素子は、回路基板上の電子部品を迂回するように、回路基板の平面視で曲線状に湾曲した形状を有していてもよい。

《他の実施形態》
以上に示した各実施形態では、ストリップライン型の伝送線路を構成する例を示したが、マイクロストリップライン、コプレーナライン、またはスロットライン等の他の形式の伝送線路を構成する場合にも同様に適用できる。

また、以上に示した各実施形態では、上部グランド導体パターンに開口Ｈが形成された例を示したが、開口Ｈは必須ではない。また下部グランド導体パターンに開口があってもよい。

また、以上に示した各実施形態では、全体が一つの線状の積層体で電気素子を形成したが、積層体はＬ字状、Ｕ字状、クランク状等、任意の形状とすることができる。

また、以上に示した各実施形態では、第１接続部ＣＮ１、第２接続部ＣＮ２をそれぞれ積層体の両端部に設けた例を示したが、複数の接続部のうち２つの接続部が必ずしも両端部に無くてもよい。

また、以上に示した各実施形態では、電気素子を単一の回路基板に実装した例を示したが、分離された複数の回路基板に渡って電気素子の各接続部が接続されてもよい。

また、以上に示した各実施形態では、平坦な回路基板に電気素子を実装した例を示したが、段差部を有する位置や曲面に電気素子を取り付ける構造においても同様に適用できる。

最後に、上述の実施形態はすべての点で例示であって制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

ＢＰ…分岐点
ＣＡ…伝送線路部
ＣＡ１…第１伝送線路部
ＣＡ２…第２伝送線路部
ＣＡ３…第３伝送線路部
ＣＮ１…第１接続部
ＣＮ２…第２接続部
ＣＮ３…第３接続部
ＣＮ４…第４接続部
ＣＮ１１…回路基板側第１接続部
ＣＮ１２…回路基板側第２接続部
ＣＮ１３…回路基板側第３接続部
Ｈ…開口
ＨＰＦ…ハイパスフィルタ
ＬＰＦ…ローパスフィルタ
１０…積層体
１１～１４，１７…絶縁性基材
１５Ａ，１５Ｂ，１５Ｃ…絶縁性基材
１６Ａ，１６Ｂ，１６Ｃ…絶縁性基材
２１…上部グランド導体パターン
２２…下部グランド導体パターン
２３…グランド導体パターン
２３Ａ，２４Ａ，２５Ａ…グランド導体パターン
２３Ｂ，２４Ｂ，２５Ｂ…グランド導体パターン
２４Ｃ，２５Ｃ…グランド導体パターン
３０，４０，５０…信号線
３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ…信号線接続導体パターン
３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ…信号線接続導体パターン
３３Ａ，３３Ｂ…信号線接続導体パターン
４０…信号線
５０…信号線
１０１～１０３，１０５…電気素子
１１１～１２０…電子部品
２０１，２０２，２０５…回路基板
３０１，３０２，３０５…電子機器

Claims (10)

1. 回路基板と前記回路基板に実装される電子部品と、前記回路基板に表面実装される電気素子とを備える電子機器であり、
   前記電気素子は、複数の絶縁性基材の積層体と、当該積層体に形成された、伝送線路部と、当該伝送線路部の複数の部位にそれぞれ繋がる複数の接続部と、を有し、
   前記積層体は、前記絶縁性基材の積層数の多い部分と少ない部分とを有し、積層数の多い部分が凸部、積層数の少ない部分が凹部として、それぞれ形成され、
   前記複数の接続部は前記凸部にそれぞれ設けられ、
   前記複数の接続部は導電性接合材により前記回路基板にそれぞれ接続されており、
   前記複数の接続部以外の伝送線路部は前記回路基板から離間しており、
   前記電気素子は、前記凹部が前記電子部品に対向する位置関係で、前記回路基板に表面実装され、
   前記電気素子の前記伝送線路部と前記回路基板との間に、前記電気素子と前記伝送線路部とが重なる部分において前記電気素子とは電気的に接続されていない電子部品が配置されており、
   前記伝送線路部は、前記回路基板にそれぞれ平行な下部グランド導体パターンおよび信号線を備え、
   前記凹部において、前記信号線と前記電子部品との間に前記下部グランド導体パターンが配置されている、
   ことを特徴とする電子機器。
2. 前記伝送線路部は、前記下部グランド導体パターンに対して平行であり、前記信号線を前記下部グランド導体パターンとで挟む位置関係に配置される上部グランド導体パターンを更に備える、
   請求項１に記載の電子機器。
3. 前記電気素子は、前記電子部品の上部を跨ぐように配置される、請求項１又は２に記載の電子機器。
4. 前記回路基板に実装される電子部品は、高さが揃っていない複数の電子部品であり、
   前記電気素子が跨ぐ前記電子部品は、前記複数の電子部品のうち最も高い電子部品ではない、請求項３に記載の電子機器。
5. 前記電気素子は長手方向を有し、
   前記複数の接続部のうち第１接続部と第２接続部とが前記長手方向の両端に形成されていて、前記複数の接続部のうち第３接続部は前記長手方向での前記第１接続部と前記第２接続部との間に形成されている、
   請求項１から４のいずれかに記載の電子機器。
6. 前記伝送線路部は、前記複数の接続部よりも、前記回路基板の平面視での幅が狭い、
   請求項１から５のいずれかに記載の電子機器。
7. 前記電気素子は、前記電子部品を迂回するように前記回路基板の平面視で湾曲または屈曲した形状を有している、
   請求項１から６のいずれかに記載の電子機器。
8. 前記絶縁性基材は前記回路基板の絶縁体部に比べて誘電率が低い、請求項１から７のいずれかに記載の電子機器。
9. 前記下部グランド導体パターンは、前記信号線と前記電子部品とが重なる部分の全体に設けられている、
   請求項１から８のいずれかに記載の電子機器。
10. 前記複数の接続部は、第１接続部、第２接続部および第３接続部を含み、
    前記信号線の第１端は前記第１接続部にあり、前記信号線の第２端は前記第２接続部にあり、
    前記第３接続部は、前記信号線の端ではない、
    請求項１から９のいずれかに記載の電子機器。

Images