JP2010192810A - 電子デバイスの製造方法および電子デバイス - Google Patents
電子デバイスの製造方法および電子デバイス Download PDFInfo
- Publication number
- JP2010192810A JP2010192810A JP2009037789A JP2009037789A JP2010192810A JP 2010192810 A JP2010192810 A JP 2010192810A JP 2009037789 A JP2009037789 A JP 2009037789A JP 2009037789 A JP2009037789 A JP 2009037789A JP 2010192810 A JP2010192810 A JP 2010192810A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin body
- electronic device
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】ダイシング工程において、信頼性の高い電子デバイスを得ることができる電子デバイスの製造方法を提供する。
【解決手段】本発明に係る電子デバイス100の製造方法は、第1電極12が形成されている第1表面50と、樹脂体40を介して第1表面50と対向し第2電極22が形成されている第2表面52と、を含む、被処理体48を準備する工程と、第2表面52側から、少なくとも第2電極22を切断して、溝部80を形成する工程と、第1表面50側から、溝部80に沿って第1電極12および樹脂体40を切断し、被処理体48を個片化する工程と、を含む。
【選択図】図9
【解決手段】本発明に係る電子デバイス100の製造方法は、第1電極12が形成されている第1表面50と、樹脂体40を介して第1表面50と対向し第2電極22が形成されている第2表面52と、を含む、被処理体48を準備する工程と、第2表面52側から、少なくとも第2電極22を切断して、溝部80を形成する工程と、第1表面50側から、溝部80に沿って第1電極12および樹脂体40を切断し、被処理体48を個片化する工程と、を含む。
【選択図】図9
Description
本発明は、電子デバイスの製造方法および電子デバイスに関する。
加速度センサー、ジャイロセンサーまたは慣性センサーのようなセンサー素子には、センシングを行う軸があるため、横置きの素子であっても縦置きにしなければならない場合があり、しかも、正確に立たせる必要がある。特許文献1には、リードフレームを使用して横置きの素子を縦置きにパッケージングすることが開示されている。
このようなセンサー素子は、一般的に、被処理体を個片化するダイシング工程を経て製造される。
特開平10−253652号公報
本発明の目的の1つは、ダイシング工程において、信頼性の高い電子デバイスを得ることができる電子デバイスの製造方法を提供することにある。また、本発明の他の目的の1つは、信頼性の高い電子デバイスを提供することにある。
本発明に係る電子デバイスの製造方法は、
第1電極が形成されている第1表面と、樹脂体を介して前記第1表面と対向し第2電極が形成されている第2表面と、を含む、被処理体を準備する工程と、
前記第2表面側から、少なくとも前記第2電極を切断して、溝部を形成する工程と、
前記第1表面側から、前記溝部に沿って前記第1電極および前記樹脂体を切断し、前記被処理体を個片化する工程と、
を含む。
第1電極が形成されている第1表面と、樹脂体を介して前記第1表面と対向し第2電極が形成されている第2表面と、を含む、被処理体を準備する工程と、
前記第2表面側から、少なくとも前記第2電極を切断して、溝部を形成する工程と、
前記第1表面側から、前記溝部に沿って前記第1電極および前記樹脂体を切断し、前記被処理体を個片化する工程と、
を含む。
本発明に係る電子デバイスの製造方法によれば、ダイシング工程において、信頼性の高い電子デバイスを得ることができる。
本発明に係る電子デバイスの製造方法において、
前記個片化する工程は、前記被処理体の前記第1表面側をダイシングテープに密着させた状態で行われることができる。
前記個片化する工程は、前記被処理体の前記第1表面側をダイシングテープに密着させた状態で行われることができる。
本発明に係る電子デバイスの製造方法によれば、安定して被処理体を個片化することができる。
本発明に係る電子デバイスの製造方法において、
前記個片化する工程で用いるブレードの幅は、前記溝部を形成する工程で用いるブレードの幅より小さいことができる。
前記個片化する工程で用いるブレードの幅は、前記溝部を形成する工程で用いるブレードの幅より小さいことができる。
本発明に係る電子デバイスの製造方法によれば、切断面を搭載側面として搭載するときに、好都合となる。
本発明に係る電子デバイスの製造方法において、
前記溝部を形成する工程で用いるアライメントマークと、前記個片化する工程で用いるアライメントマークとは、同じスルーホールであることができる。
前記溝部を形成する工程で用いるアライメントマークと、前記個片化する工程で用いるアライメントマークとは、同じスルーホールであることができる。
本発明に係る電子デバイスの製造方法によれば、溝部を形成する工程と、個片化する工程と、による合わせずれを、小さくすることができる。
本発明に係る電子デバイスの製造方法において、
前記被処理体を準備する工程は、
前記第1電極を構成する第1リードフレームと、前記第2電極を構成する第2リードフレームと、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置し、前記第1リードフレームと前記電気素子とを電気的に接続する工程と、
前記第1リードフレームと前記第2リードフレームとの間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の面と、から形成し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の面と、から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成することができる。
前記被処理体を準備する工程は、
前記第1電極を構成する第1リードフレームと、前記第2電極を構成する第2リードフレームと、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置し、前記第1リードフレームと前記電気素子とを電気的に接続する工程と、
前記第1リードフレームと前記第2リードフレームとの間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の面と、から形成し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の面と、から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成することができる。
本発明に係る電子デバイスの製造方法によれば、電極を構成するリードフレームを用いた信頼性の高い電子デバイスを得ることができる。
なお、本発明に係る記載では、「電気的に接続」という文言を、例えば、「特定の部材(以下「A部材」という)に「電気的に接続」された他の特定の部材(以下「B部材」という)」などと用いている。本発明に係る記載では、この例のような場合に、A部材とB部材とが、直接接して電気的に接続されているような場合と、A部材とB部材とが、他の部材を介して電気的に接続されているような場合とが含まれるものとして、「電気的に接続」という文言を用いている。
本発明に係る電子デバイスの製造方法において、
前記被処理体を準備する工程は、
前記第1電極を有する第1基板と、前記第2電極を有する第2基板と、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1基板、前記第2基板の一方を向くように配置し、前記第1電極と前記電気素子とを電気的に接続する工程と、
前記第1基板と前記第2基板との間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面から形成し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成することができる。
前記被処理体を準備する工程は、
前記第1電極を有する第1基板と、前記第2電極を有する第2基板と、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1基板、前記第2基板の一方を向くように配置し、前記第1電極と前記電気素子とを電気的に接続する工程と、
前記第1基板と前記第2基板との間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面から形成し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成することができる。
本発明に係る電子デバイスの製造方法によれば、電極を有する基板を用いた信頼性の高い電子デバイスを得ることができる。
本発明に係る電子デバイスは、
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成された第1リードフレームと、
前記樹脂体の前記一の面と対向する他の面側に形成された第2リードフレームと、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の前記一の面と、を有し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の前記他の面と、を有し、
前記搭載側面は、前記樹脂体の前記第1リードフレームと前記第2リードフレームとの間の面を有し、
前記第1リードフレームは、前記電気素子に電気的に接続されており、
前記第2リードフレームの側面は、前記搭載側面より内側に位置している。
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成された第1リードフレームと、
前記樹脂体の前記一の面と対向する他の面側に形成された第2リードフレームと、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の前記一の面と、を有し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の前記他の面と、を有し、
前記搭載側面は、前記樹脂体の前記第1リードフレームと前記第2リードフレームとの間の面を有し、
前記第1リードフレームは、前記電気素子に電気的に接続されており、
前記第2リードフレームの側面は、前記搭載側面より内側に位置している。
本発明に係る電子デバイスによれば、第2リードフレームのバリの発生を防止することができる。
本発明に係る電子デバイスは、
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成され、第1電極を有する第1基板と、
前記樹脂体の前記一の面と対向する他の面側に形成され、第2電極を有する第2基板と、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1基板、前記第2基板の一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面を有し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面を有し、
前記搭載側面は、前記樹脂体の前記第1基板と前記第2基板との間の面を有し、
前記第1電極は、前記電気素子に電気的に接続されており、
前記第2電極の側面は、前記搭載側面より内側に位置している。
相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成され、第1電極を有する第1基板と、
前記樹脂体の前記一の面と対向する他の面側に形成され、第2電極を有する第2基板と、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1基板、前記第2基板の一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面を有し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面を有し、
前記搭載側面は、前記樹脂体の前記第1基板と前記第2基板との間の面を有し、
前記第1電極は、前記電気素子に電気的に接続されており、
前記第2電極の側面は、前記搭載側面より内側に位置している。
本発明に係る電子デバイスによれば、第2電極のバリの発生を防止することができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. 第1の実施形態
1.1. 第1の実施形態に係る電子デバイス
まず、第1の実施形態に係る電子デバイス100について、図面を参照しながら説明する。図1(A)は、電子デバイス100を模式的に示す平面図である。図1(B)は、電子デバイス100を模式的に示す側面図である。図1(C)は、電子デバイス100を模式的に示す底面図である。図2および図3は、電子デバイス100を模式的に示す断面図である。図4および図5は、電子デバイス100の搭載例を模式的に示す断面図である。なお、図2は、図1(A)〜図1(C)に示す電子デバイス100のII−II線断面図であり、図3は、図1(A)〜図1(C)に示す電子デバイス100のIII−III線断面図である。
1.1. 第1の実施形態に係る電子デバイス
まず、第1の実施形態に係る電子デバイス100について、図面を参照しながら説明する。図1(A)は、電子デバイス100を模式的に示す平面図である。図1(B)は、電子デバイス100を模式的に示す側面図である。図1(C)は、電子デバイス100を模式的に示す底面図である。図2および図3は、電子デバイス100を模式的に示す断面図である。図4および図5は、電子デバイス100の搭載例を模式的に示す断面図である。なお、図2は、図1(A)〜図1(C)に示す電子デバイス100のII−II線断面図であり、図3は、図1(A)〜図1(C)に示す電子デバイス100のIII−III線断面図である。
電子デバイス100は、図1に示すように、相互に反対を向く第1表面50と第2表面52と、第1表面50および第2表面52に接続する搭載側面54と、を含む外形形状を有する。第1表面50と第2表面52とは、対向している。第1表面50と第2表面52とは、例えば平行である。第2表面52、搭載側面54、および搭載側面54と反対の搭載上端面56は、切り欠き部53を有する。搭載側面54の切り欠き部53は、第2表面52と隣接する部分に設けられ、第2表面52の一方の切り欠き部53は、搭載側面54と隣接する部分に設けられている。すなわち、搭載側面54と第2表面52とは、共通の切り欠き部53を有する。同様に、搭載上端端面56と第2表面52とは、共通の切り欠き部53を有する。搭載側面54において、切り欠き部53の厚み(深さ)は、搭載側面54の厚みの半分より小さい。好ましくは、搭載側面54において、切り欠き部53の厚み(深さ)は、後述する第2リードフレーム20の第3部分22の厚みと同じ(ほぼ同じ)である。
電子デバイス100は、図2および図3に示すように、第1リードフレーム10と、第2リードフレーム20と、電気素子30と、樹脂体40と、を含む。
樹脂体40は、電気的に絶縁体である。樹脂体40は、例えば、エポキシ系の熱硬化樹脂である。樹脂体40の形状は、例えば、直方体(立方体である場合も含む)である。樹脂体40は、第1面42と、第1面42と対向する第2面44と、第1面42と第2面44とに接続する第3面46と、を有する。例えば、第1面42と第2面44とは、平行であり、第3面46は、第1面42および第2面44に対して直角である。第1面42は、図1(C)に示すように、第1表面50を構成している。第2面44は、図1(A)に示すように、第2表面52を構成している。第3面46は、図1(B)に示すように、搭載側面54を構成している。第3面46は、樹脂体40の第1リードフレーム10と第2リードフレーム20との間の面を有することができる。
第1リードフレーム10は、図2および図3に示すように、樹脂体40の第1面42側に形成されている。第1リードフレーム10の側面の1つは、樹脂体40の第3側面46と連続していることができる。第1リードフレーム10は、例えば、銅合金、鉄にニッケルが42%含有された合金である42アロイ、などの金属材料から構成されている。第1リードフレーム10は、第1部分12と第2部分14とを有することができる。第1部分12の厚みは、第2部分14の厚みより大きい。第1部分12の厚みは、例えば、第2部分14の厚みの2倍程度である。第1部分12は、図1(C)に示すように、第1表面50の一部を構成している。第1部分12は、第1電極ということもできる。第1表面50の第1部分12の面は、第1表面50の搭載側面54に隣接する端部に配置されていることができる。第1部分12の面は、複数設けられることができ、その数は特に限定されない。第1部分12は、図1(B)に示すように、搭載側面54の一部を構成していてもよい。第2部分14は、第1表面50において、樹脂体40に覆われている。第2部分14は、パッド部13と配線部15とを有することができる。パッド部13の幅は、配線部15の幅より大きい。パッド部13は、第1部分12と連続していてもよいし、配線部15を介して第1部分12と連続していてもよい。パッド部13によって、第1リードフレーム10は、電気素子30と電気的に接続されることができる。第2部分14は、さらに、第1部分12に隣接する突起部16を有していてもよい。このように、第1表面50では、第1リードフレーム10の第1部分12のみが露出され、第2部分14は樹脂体40によって覆われている。そのため、アンカー効果により、第1リードフレーム10は、樹脂体40から剥離し難い。このことは、下記に説明する第2リードフレーム20についても同じである。
第2リードフレーム20は、図2および図3に示すように、樹脂体40の第2面44側に形成されている。第2リードフレーム20の側面の1つは、切り欠き部53によって、樹脂体40の第3側面46と連続していない。すなわち、第2リードフレーム20の第1側面20a(搭載側面54側の側面)は、図1(A)、図2および図3に示すように、搭載側面54より内側(搭載上端面56側)に位置している。同様に、第1側面20aと反対側の第2リードフレーム20の第2側面20b(搭載上端面56側の側面)は、搭載上端面56より内側(搭載側面54側)に位置している。第2リードフレーム20は、第1リードフレーム10の説明で列挙した材料から構成されている。第2リードフレーム20は、第3部分22と第4部分24とを有することができる。第3部分22の厚みは、第4部分24の厚みより大きい。第3部分22の厚みは、例えば、第4部分24の厚みの2倍程度である。第3部分22は、図1(A)に示すように、第2表面52の一部を構成している。第3部分22は、第2電極ということもできる。第2表面52の第3部分22の面は、第2表面52の少なくとも搭載側面54(切り欠き部53)に隣接する端部に配置されていることができる。第3部分22の面は、複数設けられることができ、その数は特に限定されない。第4部分24は、第2表面52において、樹脂体40に覆われている。第4部分24は、配線部25を有することができる。配線部25は、第3部分22と連続していてもよい。第4部分24は、さらに、第3部分22に隣接する突起部26を有していてもよい。
電気素子30は、図2に示すように、樹脂体40によって封止されている。電気素子30は、素子片32(例えば圧電振動片)およびこれを封止するパッケージ34(例えばセラミックスからなる)を含み、さらにIC35が封止されていてもよい。図示の例では、パッケージ34は、ベース36および蓋38を含み、ベース36が端子31を介して第1リードフレーム10に固定されている。電気素子30は、慣性センサー(例えば、直線加速度を測定する加速度センサーまたは角速度を測定するジャイロセンサーなど)である。慣性センサーには方位依存性がある。例えば、加速度センサーでは検出軸の方向に沿った加速度が検出され、ジャイロセンサーでは回転軸を中心とする角速度が検出される。機能を適正に果たすには、これらの軸を正確な方向に向けて電気素子30を配置する必要がある。そのため、電気素子30は、多面体の外形形状を有して最も広い面が第1リードフレーム10および第2リードフレーム20を向くように配置されている。すなわち、電気素子30の最も広い面は、第1リードフレーム10および第2リードフレーム20と、対向している。なお、素子片32は、電気素子30の外形(パッケージ34の外形)に対して正確に配置されている。例えば、加速度センサーの素子片32の検出軸が電気素子30の最も広い面と平行になるように配置されたり、ジャイロセンサーの素子片32の検出回転軸が電気素子30の最も広い面と直交するように配置されたりしている。電気素子30は、端子31を介して、第1リードフレーム10(より具体的には図1(C)に示すパッド部15)に電気的に接続されている。電気素子30の端子31は、複数設けられることができ、その数は特に限定されない。図2に示すように、電気素子30の端子31と第1リードフレーム10とは対向してもよいし、両者が対向しない形態(図示せず)であってもよく、後者の場合はワイヤーによって電気的接続を図ってもよい。第2リードフレーム20は、電気素子30に電気的に絶縁されていてもよいし、電気素子30に電気的に接続されていてもよい。
電子デバイス100は、図4に示すように、搭載側面54を回路基板1に向けて、搭載上端面56を上に向けて、回路基板1に搭載されることができる(縦置き)。第1リードフレーム10の第1部分12、および第2リードフレーム20の第3部分22は、それぞれ、ろう材3によって、第1ランド5および第2ランド7と接合(電気的に接続)されている。より具体的には、第1部分12および第3部分22は、それぞれランド5,7の上で立ち上がっている。そして、樹脂体40の第3面46と、第1部分12および第3部分22とが、電子デバイス100の回路基板1に水平な方向(例えば重力方向に直交する方向)に移動しないように支持されている。この支持は、電子デバイス100の両面(第1表面50および第2表面52)にてなされるので安定した支持が可能になる。
電子デバイス100は、図5に示すように、第1表面50を回路基板1に向けて、回路基板1に搭載することもできる(横置き)。この場合、第1リードフレーム10の第1部分12は、ろう材3によって、回路基板1上の第3ランド9と、接合(電気的に接続)される。
1.2. 第1の実施形態に係る電子デバイスの製造方法
次に、第1の実施形態に係る電子デバイス100の製造方法について、図面を参照しながら説明する。図6〜図9は、電子デバイス100の製造工程を模式的に示す断面図である。
次に、第1の実施形態に係る電子デバイス100の製造方法について、図面を参照しながら説明する。図6〜図9は、電子デバイス100の製造工程を模式的に示す断面図である。
図6(A)に示すように、上型60および下型62を準備する。上型60には、吸着口64を介して、エアー吸着によって第2リードフレーム20を吸着する。第2リードフレーム20の穴28に上型60のピン66を入れて第2リードフレーム20の位置合わせをする。下型62には離型シート68を配置する。
図6(B)に示すように、離型シート68の上に、第1リードフレーム10を配置する。第1リードフレーム10の穴18に下型62のピン66を入れて第1リードフレーム10の位置合わせをする。第1リードフレーム10の上に、複数の電気素子30を配置する。電気素子30は、最も広い面がリードフレーム10,20を向くように配置する。また、第1リードフレーム10と電気素子30とを電気的に接続する。
図6(C)に示すように、リードフレーム10,20の間に電気素子30が配置されるように、上型60および下型62をクランプする。
図7(A)に示すように、注入口72からキャビティーに樹脂体40(厳密にはこの時点は樹脂前駆体)を注入し、リードフレーム10,20の間で、電気素子30を封止する。
図7(B)に示すように、樹脂体40をキュアする。
図7(C)に示すように上型60および下型62を開き、図8(A)に示すように、リードフレーム10,20の間で複数の電気素子30が封止された封止体48を取り出す。
図8(B)に示すように、封止体48に一体化している不要な樹脂部分49を除去する(ゲートブレークまたはランナーブレーク)。
図8(C)に示すように、封止体48の第1表面50側をダイシングテープ84に密着させて、封止体(被処理体)48をダイシングテープ84に固定する。図示はしないが、ダイシングテープの代わりに例えば治具を用いて、封止体48を固定してもよい。
図9(A)に示すように、ブレード82(幅W1)を用いて、第2表面52側から、リードフレーム20の第3部分22(第2電極)を切断し、溝部80を形成する。溝部80の深さは、封止体48の厚みの半分より小さくなるように切断を行う。図示の例では、溝部80の深さは、第3部分22の厚みと同じ(ほぼ同じ)である。切断は、第1リードフレーム10のスルーホール19をアライメントマークとして行うことができる。
図9(B)に示すように、封止体48からダイシングテープ84を剥離した後、封止体48を上下反転させ、第2表面52をダイシングテープ86に密着させて、封止体48をダイシングテープ86に固定する。図示はしないが、ダイシングテープの代わりに例えば治具を用いて、封止体48を固定してもよい。
図9(C)に示すように、ブレード88(幅W2)を用いて、第1表面50側から、溝部80に沿って、リードフレーム10の第1部分12(第1電極)、および樹脂体40を切断し、封止体48を個片化する。切断は、溝部80に沿って行われるため、ダイシングテープ86と密着している第3部分22は、ブレード88によって切断されない。ブレード88の幅W2は、ブレード82の幅W1より小さいことができる。ブレード88の幅W2は、例えば、ブレード82の幅W1の半分程度である。切断は、第1リードフレーム10のスルーホール19をアライメントマークとして行うことができる。切断は、第1リードフレーム10(第1部分12)を、第1表面50の搭載側面54に隣接して配置するように行うことができる(図1(C)参照)。また、第2リードフレーム20(第3部分22)を、第2表面52の搭載側面54(切り欠き部53)に隣接して配置されるように行うことができる(図1(A)参照)。切断は、切断面が第1表面50および第2表面52に対して直角になるように行う。切断によって、複数の電子デバイス100が、隣同士の電子デバイス100の切断面が対向した状態で得られる。対向した切断面は、搭載側面54と搭載上端面56とであってもよいし、搭載側面54同士であってもよいし、搭載上端面56同士であってもよい(図1(A)〜図1(C)参照)。
図9(D)に示すように、個片化された封止体48からダイシングテープ86を剥離する。なお、図示の例は、図9(C)の例と上下が反転された状態である。
以上の工程により、電子デバイス100を製造することができる。
電子デバイス100の製造方法は、例えば、以下の特徴を有する。
電子デバイス100の製造方法によれば、第2表面52側から溝部80を形成した後、上下を反転させ、第1表面50側から、溝部80に沿って樹脂体40および第3部分22を切断して、封止体48を個片化することができる。そのため、封止体48を個片化するための切断工程では、ダイシングテープ86と密着している第3部分22を切断することなく、封止体48を個片化することができる。したがって、切断面におけるリードフレーム20(第3部分22)のバリの発生を防止することができる。すなわち、信頼性の高い電子デバイス100を得ることができる。
電子デバイス100の製造方法によれば、封止体48を個片化するための切断工程で用いるブレード88の幅W2は、溝部80を形成するための切断工程で用いるブレード82W1の幅より小さいことができる。また、溝部80の深さは、封止体48の厚みの半分より小さいことができ、好ましくは、第3部分22の厚み程度である。したがって、切断面の大部分を小さい幅のブレード88で形成するので、溝部80を形成するための切断工程と、封止体48を個片化するための切断工程と、によって生じる段差(切り欠き部53、図9(D)等参照)を、切断面の端部に配置することができる。すなわち、切断面の大部分を平坦な面とすることができ、図4に示すように、切断面を搭載側面54として電子デバイス100を搭載するときに、好都合となる。例えば仮に、溝部80の深さを、封止体48の厚みの半分より深くすると、封止体48の強度が弱くなり、封止体48を上下反転させるときに不便であるという弊害も生じ得る。
電子デバイス100の製造方法によれば、溝部80を形成するための切断工程と、封止体48を個片化するための切断工程と、において、同じアライメントマークを用いることができる。当該アライメントマークは、例えば、第1リードフレーム10のスルーホール19から構成されていることができる。そのため、両切断工程による合わせずれを、小さくすることができる。
1.3. 第1の実施形態に係る電子デバイスの製造方法の変形例
次に、電子デバイス100の製造方法の変形例について、図面を参照しながら説明する。図10〜図12は、電子デバイス100の製造工程の変形例を模式的に示す断面図である。以下、電子デバイス100の製造方法の変形例において、上述の電子デバイス100の製造方法で説明した構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
次に、電子デバイス100の製造方法の変形例について、図面を参照しながら説明する。図10〜図12は、電子デバイス100の製造工程の変形例を模式的に示す断面図である。以下、電子デバイス100の製造方法の変形例において、上述の電子デバイス100の製造方法で説明した構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
図10(A)に示すように、下型162に離型シート68を配置する。次に、第1リードフレーム10および電子素子30を、離型シート68上に配置する。その際、第1リードフレーム10の穴18に下型162のピン166を入れて、第1リードフレーム10の位置合わせをする。
図10(B)に示すように、下型162の上方に第2リードフレーム20を配置する。第2リードフレーム20の穴28に下型162のピン166を入れて、第2リードフレーム20の位置合わせをする。
図10(C)に示すように、第2リードフレーム20上に上型160を配置し、上型160および下型162をクランプする。次に、注入口172を介して、キャビティーの排気を行う。
図10(D)に示すように、注入口172からキャビティーに樹脂体40(厳密にはこの時点は樹脂前駆体)を注入し、リードフレーム10,20の間で、電気素子30を封止する。
図11(A)に示すように、樹脂体40をキュアする。
図11(B)に示すように、上型160および下型162を開き、図10(C)に示すように、リードフレーム10,20の間で複数の電気素子30が封止された封止体48を取り出す。
図11(D)に示すように、封止体(被処理体)48の第1表面50側をダイシングテープ84に密着させて、封止体48をダイシングテープ84に固定する。
図12(A)に示すように、ブレード82(幅W1)を用いて、第2表面52側から、リードフレーム20の第3部分22(第2電極)を切断し、溝部80を形成する。切断は、第2リードフレーム20のスルーホール29をアライメントマークとして行うことができる。
図12(B)に示すように、封止体48からダイシングテープ84を剥離した後、封止体48を上下反転させ、第2表面52をダイシングテープ86に密着させて、封止体48をダイシングテープ86に固定する。
図12(C)に示すように、ブレード88(幅W2)を用いて、第1表面50側から、溝部80に沿って、リードフレーム10の第1部分12(第1電極)、および樹脂体40を切断し、封止体48を個片化する。切断は、第2リードフレーム20のスルーホール29をアライメントマークとして行うことができる。
図12(D)に示すように、個片化された封止体48からダイシングテープ86を剥離する。なお、図示の例は、図12(C)の例と上下が反転された状態である。
以上の工程により、電子デバイス100を製造することができる。
電子デバイス100の変形例に係る製造方法によれば、樹脂体40を注入する前に、キャビティーを排気することができる。そのため、確実にキャビティー内に樹脂体40を充填させることができる。
2. 第2の実施形態
2.1. 第2の実施形態に係る電子デバイス
次に、第2の実施形態に係る電子デバイス200について、図面を参照しながら説明する。図13(A)は、電子デバイス200を模式的に示す平面図である。図13(B)は、電子デバイス200を模式的に示す側面図である。図13(C)は、電子デバイス200を模式的に示す底面図である。図14および図15は、電子デバイス200を模式的に示す断面図である。なお、図14は、図13(A)〜図13(C)に示す電子デバイス200のXIV−XIV線断面図であり、図15は、図13(A)〜図13(C)に示す電子デバイス200のXV−XV線断面図である。
2.1. 第2の実施形態に係る電子デバイス
次に、第2の実施形態に係る電子デバイス200について、図面を参照しながら説明する。図13(A)は、電子デバイス200を模式的に示す平面図である。図13(B)は、電子デバイス200を模式的に示す側面図である。図13(C)は、電子デバイス200を模式的に示す底面図である。図14および図15は、電子デバイス200を模式的に示す断面図である。なお、図14は、図13(A)〜図13(C)に示す電子デバイス200のXIV−XIV線断面図であり、図15は、図13(A)〜図13(C)に示す電子デバイス200のXV−XV線断面図である。
電子デバイス200では、図13〜図15に示すように、第1リードフレーム10および第2リードフレーム20の変わりに、第1基板210および第2基板220が設けられている。
第1基板210は、図14および図15に示すように、樹脂体40の第1面42側に形成されている。第1基板210の側面の1つは、(配線パターン214の側面を介して)樹脂体40の第3側面46と連続していることができる。図13(C)に示すように、第1基板210の樹脂体40とは反対側の面は、第1表面50を形成している。第1基板210は、例えば、ガラスエポキシ等の有機材料および無機材料の混合材料、樹脂等の有機材料、セラミックス、ガラス等の無機材料などの材料から構成されている。
第1基板210は、図14および図15に示すように、第1電極212を有する。第1電極212は、第1基板210の樹脂体40とは反対側の面(第1表面50)に形成されている。すなわち、第1電極212は、図13(C)に示すように、第1表面50に形成されている。第1電極212の側面の1つは、第1基板210の側面、および樹脂体40の第3側面46と連続していることができる。第1電極212は、第1表面50の少なくとも搭載側面54に隣接する端部に配置されていることができる。第1電極212は、複数設けられることができ、その数は特に限定されない。第1電極212は、図13(B)に示すように、搭載側面54の一部を構成していてもよい。
第1基板210は、図14および図15に示すように、配線パターン214を有する。配線パターン214は、第1基板210の第1電極212とは反対側の面に形成されている。配線パターン214は、電気素子30の端子31と電気的に接続されている。配線パターン214と第1電極212とは、図示せぬ部分で、電気的に接続されていることができる。
第2基板220は、樹脂体40の第2面44側に形成されている。第2基板220の側面の1つは、(配線パターン224の側面を介して)樹脂体40の第3側面46と連続していることができる。図13(A)に示すように、第2基板220の樹脂体40とは反対側の面は、第2表面52を形成している。第2基板220は、第1基板210の説明で列挙した材料から構成されている。
第2基板220は、図14および図15に示すように、第2電極222を有する。第2電極222は、第2基板220の樹脂体40とは反対側の面(第2表面52)に形成されている。すなわち、第2電極222は、図13(A)に示すように、第2表面52に形成されている。第2電極222の側面の1つは、切り欠き部53によって、第2基板220の側面、および樹脂体40の第3側面46と連続していない。すなわち、第2電極222の第1側面222a(搭載側面54側の側面)は、図13(A)、図14および図15に示すように、搭載側面54より内側(搭載上端面56側)に位置している。同様に、第1側面222aと反対側の第2電極222の第2側面222b(搭載上端面56側の側面)は、搭載上端面56より内側(搭載側面54側)に位置している。第2電極222は、第2表面52の少なくとも搭載側面54(切り欠き部53)に隣接する端部に配置されていることができる。第2電極222は、複数設けられることができ、その数は特に限定されない。なお、図示はしないが、切り欠き部53は、第2電極222のみならず第2基板220にも設けられていてもよい。
第2基板220は、図14および図15に示すように、配線パターン224を有することができる。配線パターン224は、第2基板220の第2電極222とは反対側の面に形成されていることができる。
なお、図示はしないが、電子デバイス200は、電子デバイス100と同様に、搭載側面54を回路基板に向けて、回路基板に搭載されることができる(縦置き)。その場合、第1電極210および第2電極220は、ろう材によって、回路基板上のランドと接合(電気的に接続)される。また、電子デバイス200は、電子デバイス100と同様に、第1表面50を回路基板に向けて、回路基板に搭載されることもできる(横置き)。
2.2. 第2の実施形態に係る電子デバイスの製造方法
第2の実施形態に係る電子デバイス200の製造方法は、基本的に、第1の実施形態に係る電子デバイス100の製造方法と同じである。よって、その説明を省略する。
第2の実施形態に係る電子デバイス200の製造方法は、基本的に、第1の実施形態に係る電子デバイス100の製造方法と同じである。よって、その説明を省略する。
2.3. 第2の実施形態に係る電子デバイスの製造方法の変形例
次に、電子デバイス200の製造方法の変形例について、図面を参照しながら説明する。図16〜図19は、電子デバイス200の製造工程の変形例を模式的に示す断面図である。以下、電子デバイス200の製造方法の変形例において、上述の電子デバイス100の製造方法で説明した構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。なお、図16〜図19では、便宜上、配線パターン214,224の図示を省略している。
次に、電子デバイス200の製造方法の変形例について、図面を参照しながら説明する。図16〜図19は、電子デバイス200の製造工程の変形例を模式的に示す断面図である。以下、電子デバイス200の製造方法の変形例において、上述の電子デバイス100の製造方法で説明した構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。なお、図16〜図19では、便宜上、配線パターン214,224の図示を省略している。
図16(A)に示すように、下型262に離型シート68をセットし、その上に第1電極212を有する第1基板210をセットする。第1基板210の穴218に下型262のピン266を入れて第1基板210の位置合わせをする。第1基板210の上に複数の電気素子30を配置する。電気素子30は、最も広い面が第1基板210を向くように配置する。また、第1電極212と電気素子30とを、図示せぬ部分で、電気的に接続する。
図16(B)に示すように、上型260および下型262をクランプし、通気孔264を介してキャビティーの排気を行う。
図16(C)に示すように、注入口272からキャビティーに樹脂体40(厳密にはこの時点は樹脂前駆体)を注入し、第1基板210上で、電気素子30を封止する。
図16(D)に示すように、樹脂体40をキュアする。
図17(A)に示すように上型260および下型262を開き、図17(B)に示すように、第1基板210上で複数の電気素子30が封止された中間体47を取り出す。
図17(C)に示すように、中間体47に一体化している不要な樹脂部分49を除去する(ゲートブレークまたはランナーブレーク)。
図17(D)に示すように、下プレス型263に中間体47をセットする。中間体47の一部である第1基板210の穴218に下プレス型263のピン266を入れて第1基板210の位置合わせをする。
図18(A)に示すように、中間体47の上に貼り合せ用シート270を配置する。貼り合せ用シート270は、例えば、熱可塑性樹脂(エポキシ樹脂等)であって、中間体47の上に配置した時点では接着力または粘着力が発現していなくてもよい。貼り合せ用シート270を介して、中間体47上に、第2電極222を有する第2基板220を配置する。第2基板220の穴228に下プレス型263のピン266を入れて第2基板220の位置合わせを行う。
図18(B)に示すように、上プレス型261および下プレス型263によって、貼り合せ用シート270を介して、第2基板220と中間体47の間に圧力を加え、同時に熱を加える。こうして、貼り合せ用シート270に接着力を発現させ、第2基板220を中間体47に熱圧着する。
図18(C)に示すように、基板210,220の間で複数の電気素子30が封止された封止体48を取り出す。
図18(D)に示すように、封止体48の第1表面50側をダイシングテープ84に密着させて、封止体48をダイシングテープ84に固定する。
図19(A)に示すように、ブレード82(幅W1)を用いて、第2表面52側から、第2基板220の第2電極222を切断し、溝部80を形成する。切断は、第1基板210のスルーホール219をアライメントマークとして行うことができる。
図19(B)に示すように、封止体48からダイシングテープ84を剥離した後、封止体48を上下反転させ、第2表面52をダイシングテープ86に密着させて、封止体48をダイシングテープ86に固定する。
図19(C)に示すように、ブレード88(幅W2)を用いて、第1表面50側から、溝部80に沿って、第1基板210の第1電極212、樹脂体40、および貼り合せ用シート270を切断し、封止体48を個片化する。切断は、第1基板210のスルーホール219をアライメントマークとして行うことができる。
図19(D)に示すように、個片化された封止体48からダイシングテープ86を剥離する。なお、図示の例は、図19(C)の例と上下が反転された状態である。
以上の工程により、電子デバイス200を製造することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
1 回路基板、3 第1ランド、5 第2ランド、7 ろう材、9 第3ランド、10 第1リードフレーム、12 第1部分、13 パッド部、14 第2部分、15 配線部、16 突起部、18 穴、19 スルーホール、20 第2リードフレーム、22 第3部分、24 第4部分、25 配線部、26 突起部、28 穴、29 スルーホール、30 電気素子、32 素子片、34 パッケージ、36 ベース、38 蓋、40 樹脂体、42 第1面、44 第2面、46 第3面、47 中間体、48 封止体、49 不要な樹脂部分、50 第1表面、52 第2表面、53 切り欠き部、54 搭載側面、56 搭載上端面、60 上型、62 下型、64 吸着口、66 ピン、68 離型シート、72 注入口、80 溝部、82 ブレード、84 ダイシングテープ、86 ダイシングテープ、88 ブレード、100 電子デバイス、160 上型、162 下型、166 ピン、172 注入口、200 電子デバイス、210 第1基板、212 第1電極、214 配線パターン、218 穴、219 スルーホール、220 第2基板、222 第2電極、224 配線パターン、228 穴、260 上型、261 上プレス型、262 下型、263 下プレス型、264 通気孔、266 ピン、270 貼り合せ用シート、272 注入口
Claims (8)
- 第1電極が形成されている第1表面と、樹脂体を介して前記第1表面と対向し第2電極が形成されている第2表面と、を含む、被処理体を準備する工程と、
前記第2表面側から、少なくとも前記第2電極を切断して、溝部を形成する工程と、
前記第1表面側から、前記溝部に沿って前記第1電極および前記樹脂体を切断し、前記被処理体を個片化する工程と、
を含む、電子デバイスの製造方法。 - 請求項1において、
前記個片化する工程は、前記被処理体の前記第1表面側をダイシングテープに密着させた状態で行われる、電子デバイスの製造方法。 - 請求項1または2において、
前記個片化する工程で用いるブレードの幅は、前記溝部を形成する工程で用いるブレードの幅より小さい、電子デバイスの製造方法。 - 請求項1ないし3のいずれかにおいて、
前記溝部を形成する工程で用いるアライメントマークと、前記個片化する工程で用いるアライメントマークとは、同じスルーホールである、電子デバイスの製造方法。 - 請求項1ないし4のいずれかにおいて、
前記被処理体を準備する工程は、
前記第1電極を構成する第1リードフレームと、前記第2電極を構成する第2リードフレームと、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置し、前記第1リードフレームと前記電気素子とを電気的に接続する工程と、
前記第1リードフレームと前記第2リードフレームとの間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の面と、から形成し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の面と、から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成する、電子デバイスの製造方法。 - 請求項1ないし4のいずれかにおいて、
前記被処理体を準備する工程は、
前記第1電極を有する第1基板と、前記第2電極を有する第2基板と、の間に、多面体の外形形状を有する電気素子を、最も広い面が前記第1基板、前記第2基板の一方を向くように配置し、前記第1電極と前記電気素子とを電気的に接続する工程と、
前記第1基板と前記第2基板との間で、前記樹脂体によって前記電気素子を封止する工程と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面から形成し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面から形成し、
前記第1表面および前記第2表面に接続する搭載側面は、少なくとも前記樹脂体の切断によって生じる露出面から形成する、電子デバイスの製造方法。 - 相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成された第1リードフレームと、
前記樹脂体の前記一の面と対向する他の面側に形成された第2リードフレームと、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1リードフレーム、前記第2リードフレームの一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1リードフレームの面と、前記樹脂体の前記一の面と、を有し、
前記第2表面は、前記第2リードフレームの面と、前記樹脂体の前記他の面と、を有し、
前記搭載側面は、前記樹脂体の前記第1リードフレームと前記第2リードフレームとの間の面を有し、
前記第1リードフレームは、前記電気素子に電気的に接続されており、
前記第2リードフレームの側面は、前記搭載側面より内側に位置している、電子デバイス。 - 相互に反対を向く第1表面および第2表面と、前記第1表面および前記第2表面に接続する搭載側面と、を含む外形形状を有する電子デバイスであって、
樹脂体と、
前記樹脂体の一の面側に形成され、第1電極を有する第1基板と、
前記樹脂体の前記一の面と対向する他の面側に形成され、第2電極を有する第2基板と、
前記樹脂体によって封止された電気素子であって、多面体の外形形状を有して最も広い面が前記第1基板、前記第2基板の一方を向くように配置されている電気素子と、
を含み、
前記第1表面は、前記第1基板の前記樹脂体とは反対側の面を有し、
前記第2表面は、前記第2基板の前記樹脂体とは反対側の面を有し、
前記搭載側面は、前記樹脂体の前記第1基板と前記第2基板との間の面を有し、
前記第1電極は、前記電気素子に電気的に接続されており、
前記第2電極の側面は、前記搭載側面より内側に位置している、電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009037789A JP2010192810A (ja) | 2009-02-20 | 2009-02-20 | 電子デバイスの製造方法および電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009037789A JP2010192810A (ja) | 2009-02-20 | 2009-02-20 | 電子デバイスの製造方法および電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010192810A true JP2010192810A (ja) | 2010-09-02 |
Family
ID=42818493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009037789A Withdrawn JP2010192810A (ja) | 2009-02-20 | 2009-02-20 | 電子デバイスの製造方法および電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010192810A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018113399A (ja) * | 2017-01-13 | 2018-07-19 | Towa株式会社 | 回路部品の製造方法および回路部品 |
-
2009
- 2009-02-20 JP JP2009037789A patent/JP2010192810A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018113399A (ja) * | 2017-01-13 | 2018-07-19 | Towa株式会社 | 回路部品の製造方法および回路部品 |
CN108321092A (zh) * | 2017-01-13 | 2018-07-24 | 东和株式会社 | 电路部件的制造方法和电路部件 |
CN108321092B (zh) * | 2017-01-13 | 2021-04-06 | 东和株式会社 | 电路部件的制造方法和电路部件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7933128B2 (en) | Electronic device, electronic module, and methods for manufacturing the same | |
KR101937948B1 (ko) | 적층 리드를 구비한 집적 회로 패키징 시스템 및 그 제조 방법 | |
JP4969113B2 (ja) | 回路装置の製造方法 | |
US20130127029A1 (en) | Two level leadframe with upset ball bonding surface and device package | |
JP2013106033A (ja) | 半導体パッケージ及びその製造方法 | |
CN101589464A (zh) | 晶片级csp封装设计 | |
US20130285259A1 (en) | Method and system for wafer and strip level batch die attach assembly | |
EP1898462A2 (en) | Semiconductor apparatus | |
JP5494947B2 (ja) | 電子デバイスの製造方法及び電子モジュールの製造方法 | |
JP2005051239A (ja) | 再接続可能なチップインターフェースおよびチップパッケージ | |
JP2008218744A (ja) | 半導体装置の製造方法 | |
KR102004797B1 (ko) | 센서 패키지 및 그 제조 방법 | |
JP2010192810A (ja) | 電子デバイスの製造方法および電子デバイス | |
JP2010232705A (ja) | 電子部品パッケージの製造方法 | |
JP2009016634A (ja) | 半導体パッケージの実装構造およびこれに用いる半導体パッケージ | |
US11390519B2 (en) | Method for manufacturing a MEMS sensor | |
US9758372B1 (en) | MEMS package with MEMS die, magnet, and window substrate fabrication method and structure | |
JP2010169614A (ja) | 電子デバイスおよび電子モジュール、並びにそれらの製造方法 | |
TWI823440B (zh) | 配線基板集合體、蓋體集合體、封裝組及電子零件之製造方法 | |
JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
JP3818219B2 (ja) | 電子部品封入パッケージ並びにその製造方法 | |
JP5246691B2 (ja) | 電子部品パッケージ | |
JP2003273311A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009130088A (ja) | 半導体装置およびその製造方法 | |
JP5242736B2 (ja) | 半導体パッケージの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100705 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120501 |