DE112008000234T5 - Vorgeformte Clip-Struktur - Google Patents

Vorgeformte Clip-Struktur Download PDF

Info

Publication number
DE112008000234T5
DE112008000234T5 DE112008000234T DE112008000234T DE112008000234T5 DE 112008000234 T5 DE112008000234 T5 DE 112008000234T5 DE 112008000234 T DE112008000234 T DE 112008000234T DE 112008000234 T DE112008000234 T DE 112008000234T DE 112008000234 T5 DE112008000234 T5 DE 112008000234T5
Authority
DE
Germany
Prior art keywords
clip
potting material
preformed
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112008000234T
Other languages
English (en)
Inventor
Erwin Victor Cruz
Maria Cristina Estacio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112008000234T5 publication Critical patent/DE112008000234T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Verfahren mit folgenden Schritten:
Bereitstellen eines ersten Clips und eines zweiten Clips,
Formen eines Vergussmaterials um den ersten Clip, der eine erste Fläche aufweist, und um den zweiten Clip, der eine zweite Fläche aufweist,
wobei die erste Fläche der ersten Clipstruktur und die zweite Fläche der zweiten Clipstruktur durch das Vergussmaterial hindurch offenliegen und wobei danach eine vorgeformte Clipstruktur gebildet wird.

Description

  • Querbeziehungen auf verwandte Anmeldungen:
    • Nicht zutreffend.
  • Hintergrund der Erfindung
  • Einige Halbleiterchip-Pakete benutzen Clips (Kontaktclips), um Verbindungen zwischen elektrischen Anschlüssen eines Halbleiterrohchips und einer Leitungsrahmenstruktur, die externe Verbindungen für solche Pakete darstellt, herzustellen. Clips werden in vielen Halbleiterchip-Paketen benutzt, die Leistungstransistoren wie Leistungs-MOSFETs enthalten.
  • Beim Paketieren eines Halbleiterrohchips, der ein Leistungs-MOSFET enthält, kann der Halbleiterrohchip an einer Leitungsrahmenstruktur befestigt werden. Es kann ein Aufnahme- und Einsetzwerkzeug dazu verwendet werden, einen Source-Clip an einer Source-Region und einen Gate-Clip an einer Gate-Region des MOSFETs in dem Halbleiterrohchip zu befestigen. Ein übliches Aufnahme- und Einsetzwerkzeug ist so konstruiert, dass es zwei Vakuumöffnungen aufweist, von denen eine Vakuumöffnung dazu vorgesehen ist, den Source-Clip zu halten, und eine weitere Vakuumöffnung, um den Gate-Clip zu halten. Das Paket wird dann mit einem Vergussmaterial vergossen.
  • Obgleich ein konventionelles Paketierverfahren wie dieses zum Paketieren eines Halbleiterrohchips angewendet werden könnte, können Verbesserungen vorgenommen werden. Beispielsweise wäre es wünschenswert, das oben beschriebene Verfahren dahingehend zu verbessern, dass die Verarbeitungseffizienz verbessert und die Kosten für die Verarbeitung reduziert werden. Werden zwei getrennte Clips an einem Rohchip angebracht, kann es außerdem beim Ausrichten der Clips gegenüber den Source- und Gate-Regionen im Halbleiterchip an der Übereinstimmung fehlen.
  • Ausführungsformen der Erfindung richten sich einzeln und gemeinsam an diese und andere Probleme.
  • Zusammenfassung der Erfindung
  • Ausführungen der Erfindung sind auf vorgeformte Clip-Strukturen, Halbleiterchip-Pakete mit vorgeformten Clip-Strukturen und Verfahren zur Herstellung derselben gerichtet.
  • Eine Ausführung der Erfindung ist auf ein Verfahren mit folgenden Schritten gerichtet: Bereitstellen eines ersten Clips und eines zweiten Clips, Formen eines Vergussmaterials um den ersten Clip, der eine erste Fläche aufweist, und um den zweiten Clip, der eine zweite Fläche aufweist, wobei die erste Fläche der ersten Clipstruktur und die zweite Fläche der zweiten Clipstruktur durch das Vergussmaterial hindurch offenliegen und wobei danach eine vorgeformte Clipstruktur gebildet wird.
  • Eine weitere Ausführung der Erfindung ist auf eine vorgeformte Clipstruktur mit folgenden Merkmalen gerichtet: einen ersten Clip mit einer ersten Fläche, einen zweiten Clip mit einer zweiten Fläche und ein mit dem ersten Clip und dem zweiten Clip verbundenes Vergussmaterial, wobei die erste Fläche und die zweite Fläche durch das Vergussmaterial hindurch offenliegen.
  • Eine weitere Ausführung der Erfindung ist auf ein Halbleiterchip-Paket mit folgenden Merkmalen gerichtet: eine vorgeformte Clipstruktur mit einem ersten Clip, der eine erste Fläche enthält, mit einem zweiten Clip, der eine zweite Fläche enthält, und mit einem mit dem ersten Clip und dem zweiten Clip verbundenen Vergussmaterial, wobei die erste Fläche und die zweite Fläche durch das Vergussmaterial hindurch offenliegen; und ein Halbleiterrohchip, der eine erste Chipfläche und eine zweite Chipfläche sowie einen ersten elektrischen Anschluss und einen zweiten elektrischen Anschluss auf der ersten Chipfläche aufweist, wobei die erste Fläche elektrisch mit dem ersten Anschluss und die zweite Fläche elektrisch mit dem zweiten Anschluss verbunden ist.
  • Diese und andere Ausführungsformen der Erfindung werden mit weiteren Details nachfolgend beschrieben.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt einen Seitenquerschnitt eines Halbleiterchip-Pakets.
  • 2(a) zeigt eine Perspektivansicht einer vorgeformten Clipstruktur.
  • 2(b) zeigt eine schematisierte Seitenansicht eines Halbleiterrohchips mit einem Vertikal-MOSFET.
  • 3 zeigt eine Perspektivansicht eines Halbleiterchip-Pakets mit zwei Rohchips.
  • 4 zeigt eine Sicht von oben auf das Chip-Paket der 3.
  • 5 zeigt einen Abschnitt des Chip-Pakets der 3 ohne eine Clipstruktur.
  • 6–7 zeigen als Beispiel dienende Prozessabläufe.
  • 8–9 zeigen Abschnitte einer Clipstruktur, die teilweise geätzt sein kann.
  • 10 zeigt ein Halbleiterchip-Paket gemäß einer weiteren Ausführungsform der Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile.
  • Detaillierte Beschreibung
  • Ausführungsformen der Erfindung sind auf vorgeformte Clipstrukturen, auf Verfahren zum Herstellen von vorgeformten Clipstrukturen, von Halbleiterchip- Paketen mit den vorgeformten Clipstrukturen und auf Verfahren zum Herstellen von Halbleiterchip-Paketen gerichtet.
  • Die den Ausführungsformen der Erfindung entsprechenden vorgeformten Clipstrukturen ermöglichen es, dass simultan Gate- und Source-Verbindungen mit elektrischen Anschlüssen in einem einzigen Rohchip oder in mehreren Rohchips hergestellt werden können (z. B. mit einem Source-Anschluss und einem Gate-Anschluss), da Clips, die mit solchen Anschlüssen verbinden, mit einem Vergussmaterial zusammen vorgeformt werden. Das kann zu einheitlicheren Lötverbindungen führen, da die relative Position solcher Clips festgelegt wird und konsistent sein kann, bevor sie an dem Halbleiterrohchip befestigt werden.
  • Bei einigen Ausführungsformen der Erfindung kann eine vorgeformte Clipstruktur mit lötfähigen Kontaktflächen hergestellt werden, die mit Hilfe eines Vergussprozesses oder mit Hilfe einer Kombination aus Vergießen und einem Prozess zum teilweisen Ätzen (z. B. Halbätzen) definiert werden, um eine Kompatibilität mit gestanzten Clipoptionen zu ermöglichen. Anders ausgedrückt, ein Teil- oder Halbätzprozess kann lötfähige Verbindungsstellen an vorbestimmten Orten definieren. Das kann zu einer optimalen RDS-Performance führen und kann den Fluss eines Vergussmaterials unter eine Clipverbindung erleichtern und dabei den Clipverbund innerhalb des Chip-Pakets verbessern. Prozesse zum Bonden von Clips, die die vorgeformte Clipstruktur verwenden, können vorteilhafterweise einen Aufnahme-und-Einsetz-Schritt vorsehen, um Verbindungen für einen einzelnen Rohchip oder für mehrere Rohchips zu schaffen.
  • In einigen Ausführungsformen kann für die vorgeformte Clipstruktur ein Metallblech (z. B. aus Kupfer) von 0,203 mm (oder größer) verwendet werden, das entsprechend einem gewünschten Muster des lötfähigen Teils geätzt oder gestanzt sein kann, und dann kann ein Vergießen vorgenommen werden. In einigen Ausführungsformen kann die Gesamtdicke der vorgeformten Clipstruktur (einschließlich eines Vergussmaterials und von Clipstrukturen) bei etwa 0,3 mm oder mehr liegen. Eine einer Ausführungsform der Erfindung entsprechende vorgeformte Clipstruktur kann in jeder geeigneten Art von Halbleiterchip-Paket verwendet werden, eingeschlossen eine drahtlose MLP-Struktur (Microlead Package).
  • Es ist auch möglich, für ein drahtloses MLP-Paket einen Cliprahmen zu konstruieren, so dass ein Matrixrahmen hoher Dichte entsteht (~ 400 Einheiten pro Streifen bei einer Rahmenbreite von 70 mm). Es ist also möglich, die Kosten für einen Cliprahmen zu senken und damit mögliche zusätzliche Kosten zu kompensieren, die durch zusätzliche Clipverguss- und Sägeprozesse entstehen. Ein weiterer Vorteil dieses Konzeptes besteht darin, dass es zum Erzeugen von Mehrfach-Chipmodulen (MCM) angepasst werden kann.
  • Bei der Anwendung des Konzepts des vorgeformten Clips können außerdem Source- und Gate-Clipverbindungen auf einem Rahmen mit Hilfe eines Vergussprozesses definiert werden statt über das Auslegen von komplizierten Clipkonstruktionen.
  • Konventionelle Clipkonstruktionen sind einzig für eine oder mehrere Vorrichtungen ausgelegt, und zwar mit nur dafür vorgesehenen Stanz- und Clipvereinzelungswerkzeugen. Bei Verwendung einer Vorform-Clipstruktur können jedoch hochdicht geätzte Rahmen entsprechend den gewünschten Anordnungsanforderungen gestaltet werden, wobei derselbe Vorformaufbau und dieselbe Sägevereinzelungsausrüstung benutzt werden.
  • Bei konventionellen Clipkonstruktionen kann es schwierig sein, simultan Verbindungen an einem Rohchip herzustellen, und die Schwierigkeiten nehmen zu, wenn eine Mehrzahl von Chips bearbeitet wird. Bei vorgeformten Clipstrukturen können zwei oder mehr Chips in einem einzigen Schritt mit Clips verbunden werden.
  • In 1 ist eine seitliche Ansicht als Querschnitt eines Halbleiterchip-Pakets 100 gemäß einer Ausführungsform der Erfindung gezeigt. Das Paket 100 umfasst einen Halbleiterrohchip 110, der an einer Leitungsrahmenstruktur 124 befestigt ist, sowie ein drahtloses MLP-Paket.
  • Die Leitungsrahmenstruktur 124 umfasst einen Rohchip-Befestigungsabschnitt 124(a) (bei dem es sich um eine Drain-Leitungsstruktur handeln kann), der eine Rohchip-Befestigungsfläche 124(a)-1 nahe dem Rohchip 110 enthält. Er ist elektrisch mit einem Drain in einem MOSFET im Rohchip 110 gekoppelt. Eine äußere Leitungsrahmenfläche 124(a)-2 kann gegenüber der Rohchip-Befestigungsfläche 124(a)-1 angeordnet sein. Die Leitungsrahmenstruktur 124 umfasst ebenso eine Source-Leitungsstruktur 124(b), die einen ersten Endabschnitt 124(b)-1, einen mittleren Abschnitt 124(b)-2 und einen zweiten Endabschnitt 124(b)-3 enthält. Die Abschnitte 124(b)-1, 124(b)-2 und 124(b)-3 sind in einer Stufenkonfiguration angeordnet.
  • Die Leitungsrahmenstrukturen 124 können aus jedem geeigneten leitenden Material hergestellt sein, eingeschlossen beschichtete und unbeschichtete Metalle. Zu den geeigneten Materialien kann Kupfer gehören.
  • Das Halbleiterchip-Paket 100 enthält ebenfalls eine vorgeformte Clipstruktur 130. Die vorgeformte Clipstruktur 130 umfasst einen ersten Clip 118 und ein erstes Vergussmaterial 128 um mindestens einen Abschnitt des ersten Clips 118. Das erste Vergussmaterial 128 kann jedes geeignete Material enthalten, eingeschlossen ein Epoxidharz-Vergussmaterial. Der erste Clip 118 und alle anderen Clips können aus jedem geeigneten Material hergestellt sein, eingeschlossen Kupfer. Der erste Clip 118 und alle anderen Clips können beschichtet oder unbeschichtet ausgeführt sein.
  • Bei dem ersten Clip 118 kann es sich um einen Source-Clip handeln und er kann einen ersten Abschnitt 118(a) enthalten, der elektrisch und mechanisch mit einer Source-Region des Halbleiterrohchips 110 unter Verwendung eines leitenden Materials 122 (z. B. eines leitenden Adhäsionsmaterials) wie Lötmittel oder leitendes Epoxidharz gekoppelt ist, sowie einen zweiten Abschnitt 118(b) und einen mittleren Abschnitt 118(c). Der erste Abschnitt 118(a) kann eine Rohchip-Befestigungsfläche 118(a)-1 und eine gegenüberliegende Fläche 118(a)-2 enthalten. Der zweite Abschnitt 118(b) ist mechanisch und elektrisch mit der Source-Leitungsstruktur 124 gekoppelt, wozu ein leitendes Adhäsionsmaterial 129 wie Lötmittel oder ein leitendes Epoxidharz verwendet wird. Der zweite Abschnitt 118(b) kann eine Leitungsbefestigungsfläche 118(b)-1 und eine gegenüberliegende Fläche 118(b)-2 enthalten.
  • Der mittlere Abschnitt 118(c) ist zwischen dem ersten Abschnitt 118(a) und dem zweiten Abschnitt 118(b) des ersten Clips 118 angeordnet. Der mittlere Abschnitt 118(c) kann mit Hilfe eines Ätzprozesses ausgebildet worden sein und ist darum dünner als der erste Abschnitt 118(a) und der zweite Abschnitt 118(b) des ersten Clips 118. Der erste Clip 118 weist mehrere teilweise abgeätzte Bereiche 118(d) auf (die manchmal als „Halbätzung” bezeichnet werden, wenn etwa die Hälfte der Dicke des Clips weggeätzt wurde). Wie in 1 dargestellt ist, füllt das Vergussmaterial 128 die Bereiche aus, die weggeätzt wurden, um den ersten Clip 118 in das Vergussmaterial 128 fest einzubinden.
  • Ein zweites Vergussmaterial 114, bei dem es sich um das gleiche Material wie bei dem Vergussmaterial 128 der vorgeformten Clipstruktur 130 oder um ein anderes Vergussmaterial handeln kann, kann einen Teil oder die gesamte vorgeformte Clipstruktur 130 sowie den Halbleiterrohchip 110 abdecken. Das zweite Vergussmaterial 114 kann ebenfalls einen Abschnitt der Leitungsrahmenstruktur 124 abdecken. Da das zweite Vergussmaterial 114 und das erste Vergussmaterial 128 in getrennten Prozessen geformt werden, kann in einigen Ausführungsformen zwischen dem ersten Vergussmaterial 128 und dem zweiten Vergussmaterial 114 eine Schnittstelle gebildet werden.
  • Wie in 1 gezeigt ist, erstreckt sich in diesem Beispiel das zweite Vergussmaterial 114 nicht über die seitlichen Ränder der Drain-Leitungsstruktur 124(a) und der Source-Leitungsstruktur 124 hinaus. (In anderen Ausführungsformen könnten die Pakete Leitungen enthalten, die sich über die seitlichen Ränder des zweiten Vergussmaterials 114 hinaus erstrecken.) Ebenso sind die Fläche 124(a)-2 und die äußere Fläche, die dem zweiten Endabschnitt 124(b)-3 entspricht, frei von dem zweiten Vergussmaterial 114. Die exponierten Flächen können mit leitenden Anschlussflächen eines Schaltkreissubstrats (nicht gezeigt) wie einer Schaltungsplatine verbunden werden.
  • 2(a) zeigt die Unterseite der vorgeformten Clipstruktur 130. Die Querschnittansicht des vorgeformten Clips in 1 kann als entlang der Linie P-P gesehen angenommen werden. Wie in 2(a) dargestellt, sind die Clip-Befestigungsfläche 118(a)-1 des ersten Clips 118 und die Leitungsbefestigungsfläche 118(b)-1 des ersten Clips durch das Vergussmaterial 128 hindurch offenliegend.
  • 2(a) zeigt ebenfalls eine Clip-Befestigungsfläche 136(a)-1 und eine Leitungsbefestigungsfläche 136(b)-1, die einem zweiten Clip 136 entsprechen, bei dem es sich um einen Gate-Clip handeln kann. Der zweite Clip 136 kann eine Gate-Leitung in der bereits beschriebenen Leitungsrahmenstruktur und eine Gate-Region in dem bereits beschriebenen Rohchip elektrisch verbinden, wozu ein leitendes Adhäsionsmaterial wie Lötmittel oder ein leitendes Epoxidharz verwendet wird. Wie der erste Clip 118 kann auch der zweite Clip 136 einen ersten Abschnitt enthalten, der die Rohchip-Befestigungsfläche 136(a)-1 umfasst, einen zweiten Abschnitt, der die Leitungsbefestigungsfläche 136(b)-1 umfasst, und einen mittleren Abschnitt (bedeckt vom Vergussmaterial 128), der dünner ist als der erste Abschnitt und der zweite Abschnitt.
  • Im vorgeformten Clip 130 sind der erste Clip 118 und der zweite Clip 136 durch das Vergussmaterial 128 voneinander getrennt und elektrisch isoliert. Das Vergussmaterial 128 hält den ersten Clip 118 und den zweiten Clip 136 zusammen, so dass der erste Clip 118 und der zweite Clip 136 in einem Schritt und unter Verwendung eines Vakuumwerkzeugelements mit einer Vakuumöffnung auf einer entsprechenden Source-Region und einer entsprechenden Gate-Region eines Halbleiterrohchips angebracht werden können. Das unterscheidet sich von konventionellen Prozessen, bei denen getrennte Vakuumöffnungen für einen einzelnen ersten Clip und einen davon getrennten zweiten Clip erforderlich wären. Daraus folgt, dass Ausführungsformen der Erfindung eine effizientere Verarbeitung bieten und ebenfalls eine genauere Ausrichtung von erstem und zweitem Clip 118, 136 bei der Befestigung an einem Halbleiterrohchip, weil sie während des Bondens bereits in ihrer relativen Position zueinander festgelegt sind.
  • 2(b) zeigt einen schematisierten Querschnitt eines Rohchips mit einem Vertikal-Leistungs-MOSFET. Der Rohchip 110 enthält eine Source-Region S und eine Gate-Region G an einer Fläche des Rohchips 118 sowie eine Drain-Region D an der gegenüberliegenden Fläche des Rohchips 110.
  • Vertikale Leistungstransistoren schließen VDMOS-Transistoren und vertikale bipolare Transistoren ein. Ein VDMOS-Transistor ist ein MOSFET, der zwei oder mehr Halbleiterregionen hat, die durch Diffusion gebildet werden. Er hat eine Source-Region, eine Drain-Region und ein Gate. Das Bauelement ist insofern vertikal, als die Source-Region und die Drain-Region auf einander gegenüberliegenden Flächen des Halbleiterrohchips angeordnet sind. Bei dem Gate kann es sich um eine Trench-Gate-Struktur handeln oder um eine plane Gate-Struktur, und sie ist an derselben Fläche wie die Source-Region ausgebildet. Trench-Gate-Strukturen werden bevorzugt, weil Trench-Gate-Strukturen schmäler sind und weniger Raum einnehmen als plane Gate-Strukturen. Im Betrieb verläuft der Stromfluss von der Source-Region zur Drain-Region in einem VDMOS-Bauelement im Wesentlichen senkrecht zu den Chipoberflächen. In Ausführungsformen der Erfindung könnten die Halbleiterrohchips alternativ andere vertikale Bauelemente wie Widerstände und auch bipolare Flächentransistoren enthalten.
  • 3 zeigt eine Perspektivansicht eines Halbleiterchip-Pakets 200 mit zwei Rohchips 210 in einem einzigen Paket. Das Halbleiterchip-Paket 200 enthält zwei erste Clips 218 und zwei zweite Clips 236. Bei den beiden ersten Clips kann es sich um Source-Clips handeln, die mit Source-Regionen in den Halbleiterrohchips 210 gekoppelt sind. Die beiden zweiten Clips 236 können Gate-Clips sein, die mit den Gate-Regionen in den Halbleiterrohchips 210 gekoppelt sind. Die Halbleiterrohchips 210 können auf einer Leitungsrahmenstruktur 224 angebracht sein.
  • Ein erstes Vergussmaterial 228 kann die ersten Clips 218 und die zweiten Clips 236 zusammenkoppeln, und sie können eine vorgeformte Clipstruktur 230 bilden. Aus Gründen der Übersichtlichkeit der Darstellung ist in 3 kein zweites Vergussmaterial gezeigt. Obgleich in diesem Beispiel zwei Rohchips und zwei Clips pro Rohchip gezeigt sind, sind selbstverständlich auch Ausführungsformen der Erfindung möglich, die mehr als zwei Rohchips und/oder mehr als zwei Clips pro Rohchip enthalten.
  • 4 zeigt eine Ansicht von oben auf das Chip-Paket 200 der 3.
  • 5 zeigt eine Perspektivansicht des Halbleiterchip-Pakets nach 3 ohne die vorgeformte Clipstruktur 230 auf den Rohchips 210. In 5 sind leitende Adhäsionsmaterialien 228, 222(g) und 222(s) dargestellt. Sie können ein leitendes Adhäsionsmaterial 222(g) auf einer Gate-Region und einen leitendes Adhä sionsmaterial 222(s) auf einer Source-Region des Halbleiterrohchips 210 enthalten.
  • 6 zeigt ein Flussdiagramm, das ein einer Ausführungsform der Erfindung entsprechendes Verfahren illustriert. In einem Rohchip-Befestigungsprozess kann zum Befestigen eines Halbleiterrohchips an einer Leitungsrahmenstruktur Lötpaste (oder Lötdraht) verwendet werden (Schritt 502). Dann kann Lötpaste auf die der Leitungsrahmenstruktur gegenüber liegenden Fläche des Halbleiterrohchips aufgebracht oder im Siebdruck aufgetragen werden (Schritt 504). Danach kann die bereits beschriebene vorgeformte Clipstruktur an dem Halbleiterrohchip befestigt werden (Schritt 506).
  • In einem getrennten Prozess kann der Vorformprozess des Clips (Schritt 501) unter Verwendung des bereits beschriebenen ersten Vergussmaterials und des ersten und zweiten Clips durchgeführt werden. Der erste und zweite Clip können sich in einer Anordnung von Clips befinden. Nach dem Formen der vorgeformten Clipstrukturen zu einer Anordnung können die vorgeformten Clipstrukturen durch Sägen oder auf andere Weise voneinander getrennt werden (Schritt 503).
  • Nachdem eine abgetrennte vorgeformte Clipstruktur an dem Halbleiterrohchip befestigt ist, kann ein Reflow-Prozess und wahlweise ein Reinigungsprozess mit einem Flussmittel durchgeführt werden (Schritte 508, 510). Danach wird unter Verwendung eines Formwerkzeugs ein Blockvergussprozess durchgeführt (Schritt 512). Während dieses Schrittes wird ein zweites Vergussmaterial um mindestens einen Abschnitt des Rohchips, der Leitungsrahmenstruktur und die vorgeformte Clipstruktur geformt (Schritt 512). Danach werden eine Streifenmarkierung, das Zersägen des Pakets und Testprozesse durchgeführt (Schritte 514, 516, 518).
  • 7 zeigt ein weiteres Flussdiagramm, das ein weiteres, einer Ausführungsform der Erfindung entsprechendes Verfahren illustriert. Die Schritte in 7 und 6 sind gleich, außer dass ein zusätzlicher Schritt des partiellen Abätzens von exponiertem Kupfer gezeigt wird (Schritt 507). Dieser zusätzliche Schritt kann weitergehend mit Bezug auf die 8 und 9 beschrieben werden.
  • In den 8 und 9 wird gezeigt, wie Kupferclips in vorgeformten Clipstrukturen 330, die ein erstes Vergussmaterial 328 enthalten, wahlweise mit metallischen Materialien 354 wie Edelmetallen oder Edelmetalle enthaltenden Kompositschichten (z. B. NiPdAu) beschichtet werden können. Die exponierten nackten Kupferflächen 352 werden später teilweise oder als Halbätzung abgeätzt, um spezifische Lötflächen (wie in 8) oder spezifische Lötsockel auf dem Clip (wie in 9) zu schaffen. Die nackten Kupferflächen 352 werden nach dem Ätzen vertieft. Die beschichteten NiPdAu-Flächen 354 ragen nach dem Ätzen aus den nackten Kupferflächen 352 vor. Die geätzten Kupferflächen 352 können einen Fluss der Vergusszusammensetzung unter die Clipstrukturen 330 verbessern und den Clipeinschluss während des zweiten, des Blockvergussprozesses mit dem zweiten Vergussmaterial, verbessern (Schritt 512 in 6–7). Die 8 und 9 zeigen auch Verbindungsstücke (tie bars) 350, die Pfade für flüchtige Stoffe bilden und die Gasabgabe aus der Lötpaste während des Lötprozesses erleichtern können.
  • 10 zeigt eine Querschnittansicht von der Seite auf ein Halbleiterchip-Paket wie es in 1 gezeigt ist. In 10 erstreckt sich jedoch das zweite Vergussmaterial 114 nicht über die Oberfläche hinaus (einschließlich Oberflächen 118(a)-2, 118(b)-2) des ersten Clips 118 sowie eines zweiten Clips (nicht gezeigt). Die Option mit exponierter Oberseite kann für den Vergussprozess einen Film oder ein klebendes Band zur Hilfe nehmen, die oben und unten auf Flächen angebracht werden, die nicht mit Vergussmaterial versehen werden sollen. Mit dem Vergussprozess kann sichergestellt werden, dass sich kein Vergussmaterial auf exponierte Stellen ausbreitet. Im Vergleich zu dem in 1 dargestellten Paket ist das in 10 gezeigte Paket dünner und es kann ein Wärmeableiter oben auf der vorgeformten Clipstruktur 130 angeordnet sein, um eine verbesserte Wärmeableitung zu bieten.
  • Die oben beschriebenen vorgeformten Clipstrukturen und Halbleiterchip-Pakete können in größeren Modulen und Systemen verwendet werden. Zu solchen Systemen können Mobiltelefone, Computer, Server usw. gehören.
  • Jede der oben beschriebenen Ausführungsformen und/oder alle Merkmale daraus können mit jeder anderen Ausführungsform bzw. allen anderen Ausführungs formen und/oder jedem anderen Merkmal bzw. allen anderen Merkmalen kombiniert werden, ohne sich vom Geist der Erfindung zu entfernen.
  • Die obige Beschreibung dient der Illustration und ist nicht einschränkend. Fachleuten auf diesem Gebiet werden bei der Durchsicht der Beschreibung viele Variationsmöglichkeiten der Erfindung auffallen. Der Bereich der Erfindung sollte darum nicht durch Bezug auf die obige Beschreibung, sondern stattdessen durch Bezug auf die schwebenden Ansprüche in ihrem vollen Bereich oder äquivalente Bereiche bestimmt werden.
  • Die Angabe von „ein”, „eine” oder „der, die das” soll „ein oder mehr” bedeuten, wenn nicht ausdrücklich das Gegenteil angegeben ist.
  • Zusammenfassung
  • Ein Verfahren zur Herstellung einer vorgeformten Clipstruktur wird offenbart. Das Verfahren umfasst ein Bereitstellen eines ersten Clips und eines zweiten Clips und ein Formen eines Vergussmaterials um den ersten Clip, der eine erste Fläche aufweist, und um den zweiten Clip, der eine zweite Fläche aufweist. Die erste Fläche der ersten Clipstruktur und die zweite Fläche der zweiten Clipstruktur liegen durch das Vergussmaterial hindurch offen, wobei anschließend eine vorgeformte Clipstruktur gebildet wird.

Claims (20)

  1. Verfahren mit folgenden Schritten: Bereitstellen eines ersten Clips und eines zweiten Clips, Formen eines Vergussmaterials um den ersten Clip, der eine erste Fläche aufweist, und um den zweiten Clip, der eine zweite Fläche aufweist, wobei die erste Fläche der ersten Clipstruktur und die zweite Fläche der zweiten Clipstruktur durch das Vergussmaterial hindurch offenliegen und wobei danach eine vorgeformte Clipstruktur gebildet wird.
  2. Verfahren nach Anspruch 1, weiter gekennzeichnet durch Befestigen der vorgeformten Clipstruktur an einem Halbleiterrohchip.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterrohchip eine Source-Region und eine Gate-Region aufweist, dass der erste Clip ein Source-Clip ist, der elektrisch mit der Source-Region gekoppelt ist, und der zweite Clip ein Gate-Clip ist, der elektrisch mit der Gate-Region gekoppelt ist.
  4. Vorgeformte Clipstruktur, hergestellt nach einem Verfahren nach Anspruch 1.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Clipstruktur eine dritte Fläche hat, die der ersten Fläche gegenüber liegt, dass die zweite Clipstruktur eine vierte Fläche hat, die der zweiten Fläche gegenüber liegt, und dass die dritte Fläche und die vierte Fläche ebenfalls durch das Vergussmaterial offenliegen.
  6. Verfahren nach Anspruch 1, weiter gekennzeichnet durch Befestigen der vorgeformten Clipstruktur an einem Halbleiterrohchip und Befestigen des Halbleiterrohchips an einer Leitungsrahmenstruktur.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Vergussmaterial ein erstes Vergussmaterial ist und das Verfahren weiter das Vergießen eines zweiten Vergussmaterials um die Leitungsrahmenstruktur, die vorgeformte Clipstruktur und den Halbleiterrohchip einschließt, um ein Halbleiterchip-Paket zu bilden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das Halbleiterchip-Paket ein MLP-Paket ist.
  9. Halbleiterchip-Paket, hergestellt nach einem Verfahren nach Anspruch 7.
  10. Halbleiterchip-Paket, hergestellt nach einem Verfahren nach Anspruch 8.
  11. Vorgeformte Clipstruktur mit folgenden Merkmalen: einen ersten Clip mit einer ersten Fläche, einen zweiten Clip mit einer zweiten Fläche und ein mit dem ersten Clip und dem zweiten Clip verbundenes Vergussmaterial, wobei die erste Fläche und die zweite Fläche durch das Vergussmaterial hindurch offenliegen.
  12. Vorgeformte Clipstruktur nach Anspruch 11, dadurch gekennzeichnet, dass der erste Clip ein Source-Clip ist und der zweite Clip ein Gate-Clip ist.
  13. Halbleiterchip-Paket mit folgenden Merkmalen: eine vorgeformte Clipstruktur mit einem ersten Clip, der eine erste Fläche enthält, mit einem zweiten Clip, der eine zweite Fläche enthält und mit einem mit dem ersten Clip und dem zweiten Clip verbundenen Vergussmaterial, wobei die erste Fläche und die zweite Fläche durch das Vergussmaterial hindurch offenliegen; und einem Halbleiterrohchip, der eine erste Chipfläche und eine zweite Chipfläche sowie einen ersten elektrischen Anschluss und einen zweiten elektrischen Anschluss auf der ersten Chipfläche aufweist, wobei die erste Fläche elektrisch mit dem ersten Anschluss und die zweite Fläche elektrisch mit dem zweiten Anschluss verbunden ist.
  14. Halbleiterchip-Paket nach Anspruch 13, weiter gekennzeichnet durch eine Leitungsrahmenstruktur, wobei sich der Rohchip auf der Leitungsrahmenstruktur befindet.
  15. Halbleiterchip-Paket nach Anspruch 14, dadurch gekennzeichnet, dass das Paket ein MLP-Paket ist.
  16. Halbleiterchip-Paket nach Anspruch 13, dadurch gekennzeichnet, dass der Halbleiterrohchip ein Vertikal-MOSFET ist.
  17. Halbleiterchip-Paket nach Anspruch 14, dadurch gekennzeichnet, dass das Vergussmaterial ein erstes Vergussmaterial ist und das Halbleiterchip-Paket weiter ein zweites Vergussmaterial um mindestens einen Teil des Halbleiterrohchips, die vorgeformte Clipstruktur und die Leitungsrahmenstruktur einschließt.
  18. Halbleiterchip-Paket nach Anspruch 17, dadurch gekennzeichnet, dass das zweite Vergussmaterial die gleiche Art von Vergussmaterial ist wie das erste Vergussmaterial.
  19. Halbleiterchip-Paket nach Anspruch 17, dadurch gekennzeichnet, dass die Leitungsrahmenstruktur Kupfer enthält.
  20. Halbleiterchip-Paket nach Anspruch 19, dadurch gekennzeichnet, dass das Halbleiterchip-Paket ein MLP-Paket ist.
DE112008000234T 2007-01-24 2008-01-10 Vorgeformte Clip-Struktur Withdrawn DE112008000234T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/626,503 2007-01-24
US11/626,503 US7768105B2 (en) 2007-01-24 2007-01-24 Pre-molded clip structure
PCT/US2008/050753 WO2008091742A2 (en) 2007-01-24 2008-01-10 Pre-molded clip structure

Publications (1)

Publication Number Publication Date
DE112008000234T5 true DE112008000234T5 (de) 2010-01-07

Family

ID=39640437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008000234T Withdrawn DE112008000234T5 (de) 2007-01-24 2008-01-10 Vorgeformte Clip-Struktur

Country Status (6)

Country Link
US (4) US7768105B2 (de)
CN (1) CN101595560B (de)
DE (1) DE112008000234T5 (de)
MY (2) MY163758A (de)
TW (1) TWI441299B (de)
WO (1) WO2008091742A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7972906B2 (en) * 2008-03-07 2011-07-05 Fairchild Semiconductor Corporation Semiconductor die package including exposed connections
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US7898067B2 (en) * 2008-10-31 2011-03-01 Fairchild Semiconductor Corporaton Pre-molded, clip-bonded multi-die semiconductor package
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
EP2242094A1 (de) * 2009-04-17 2010-10-20 Nxp B.V. Folie und Verfahren für eine Verbindung auf Basis dieser Folie sowie ein daraus resultierendes Gehäuse
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
US20110095417A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
CN102842549B (zh) * 2012-08-23 2015-12-16 苏州固锝电子股份有限公司 四方扁平无引脚的功率mosfet封装体
CN102842550B (zh) * 2012-08-23 2015-12-16 苏州固锝电子股份有限公司 功率mosfet芯片的dfn封装结构
CN102842548A (zh) * 2012-08-23 2012-12-26 苏州固锝电子股份有限公司 四方扁平型功率mos芯片封装结构
JP5970316B2 (ja) 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9478484B2 (en) 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
CN103208474A (zh) * 2013-03-22 2013-07-17 苏州固锝电子股份有限公司 四方扁平型高功率芯片封装结构
US9041170B2 (en) * 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9214415B2 (en) 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
JP6147588B2 (ja) * 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2015076960A1 (en) * 2013-11-21 2015-05-28 United Technologies Corporation Method to integrate multiple electric circuits into organic matrix composite
US9385111B2 (en) * 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
JP2015142072A (ja) 2014-01-30 2015-08-03 株式会社東芝 半導体装置
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
TWM544108U (zh) * 2017-01-20 2017-06-21 Taiwan Semiconductor Co Ltd 集成式封裝結構
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
DE212018000086U1 (de) * 2017-03-28 2019-06-17 Rohm Co., Ltd. Halbleitervorrichtung
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US10964629B2 (en) 2019-01-18 2021-03-30 Texas Instruments Incorporated Siderail with mold compound relief
CN110190004A (zh) * 2019-06-11 2019-08-30 山东海声尼克微电子有限公司 一种用于大电流电源模块键合的焊接工艺
CN110211887A (zh) * 2019-06-11 2019-09-06 山东海声尼克微电子有限公司 一种用于大电流电源模块引线键合的锁料孔铜片焊接工艺
CN110416101A (zh) * 2019-08-07 2019-11-05 深圳市顺益微电子有限公司 用烧结银浆作为粘接剂的电源模块铜片焊接工艺
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader
US11239127B2 (en) * 2020-06-19 2022-02-01 Infineon Technologies Ag Topside-cooled semiconductor package with molded standoff
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
US11652078B2 (en) 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
KR20230131024A (ko) * 2022-03-04 2023-09-12 현대자동차주식회사 차량용 파워 모듈 및 이의 제조 방법

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2256493A (en) * 1934-04-13 1941-09-23 Budd Edward G Mfg Co Rail car front end construction
US2108203A (en) * 1935-09-26 1938-02-15 New York Central Railroad Co Streamlined locomotive and tender and vestibule curtain structure therefor
US2148078A (en) * 1935-09-26 1939-02-21 New York Central Railroad Co Streamline locomotive and tender
US3934922A (en) * 1974-09-05 1976-01-27 Aerovironment Inc. Aerodynamic drag reduction devices for surface vehicles
US4257640A (en) * 1975-12-16 1981-03-24 Rudkin-Wiley Corporation Drag reducer for land vehicles
US4030779A (en) * 1976-03-18 1977-06-21 Johnson David W Inflatable streamlining structure for vehicles
US4210354A (en) * 1978-02-06 1980-07-01 Canning Robert B Aerodynamic drag-reducing shield for mounting on the front of a cargo carrying compartment of a road vehicle
FR2467132B1 (fr) * 1979-10-08 1985-08-16 Levassor Jean Dispositif antiremous pour vehicule tracteur
US4441751A (en) * 1980-11-24 1984-04-10 Wesley William M Collapsible high speed extension for motor vehicles
US4738203A (en) * 1984-02-27 1988-04-19 Pullman Standard, Inc. Aerodynamically structured railway car with corner, air flow guides
US4746160A (en) * 1986-06-30 1988-05-24 Wiesemeyer Robert L Streamlined truck with semitrailer
US4756256A (en) * 1986-07-30 1988-07-12 Gunderson, Inc. Aerodynamic drag reduction for railcars
US4909154A (en) * 1989-02-27 1990-03-20 Aero Transportation Products, Inc. Aerodynamic end closures for railway hopper cars
US5222438A (en) * 1992-07-17 1993-06-29 Grumman Aerospace Corporation Aerodynamic fairing/brake for high-speed trains
KR100214463B1 (ko) 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
US6424035B1 (en) 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6286894B1 (en) * 1999-08-10 2001-09-11 D. James Kingham Reduced-drag trailer
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP2001166162A (ja) 1999-12-09 2001-06-22 Hitachi Cable Ltd アレイ導波路型グレーティング
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
TW451392B (en) 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7084488B2 (en) 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6449174B1 (en) 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6633030B2 (en) 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
KR100442847B1 (ko) 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
WO2003079407A2 (en) 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
TWI287282B (en) 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6677672B2 (en) 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
KR100843737B1 (ko) 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7017508B2 (en) * 2002-07-12 2006-03-28 Arthur Vanmoor Hydrodynamically and aerodynamically optimized leading and trailing edge configurations
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6853064B2 (en) 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7073845B2 (en) * 2003-05-30 2006-07-11 The Regents Of The University Of California Aerodynamic drag reduction apparatus for gap-divided bluff bodies such as tractor-trailers
DE602004016930D1 (de) * 2003-09-17 2008-11-20 Ricoh Kk Elekrographischer Photorezeptor, Herstellungsverfahren eines elektrophotographischen Photorezeptors, und elektrophotographische Apparat und Verfahrenskartusche worin der elektrophotographische Photorezeptor verwendet wird
US6972913B2 (en) * 2004-01-29 2005-12-06 Hewlett-Packard Development Company, L.P. Two axis tip-tilt platform
US7196313B2 (en) 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7242076B2 (en) 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
US7008005B1 (en) * 2004-09-07 2006-03-07 Freight Wing Inc. Device for reducing vehicle aerodynamic resistance
US7211887B2 (en) 2004-11-30 2007-05-01 M/A-Com, Inc. connection arrangement for micro lead frame plastic packages
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
KR101146973B1 (ko) 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US7772681B2 (en) * 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US7207620B2 (en) * 2005-08-23 2007-04-24 Cosgrove William E Aerodynamic drag reducing system with retrofittable, selectively removable frame
TW200733272A (en) * 2005-11-01 2007-09-01 Koninkl Philips Electronics Nv Methods of packaging a semiconductor die and die package formed by the methods
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
KR101221805B1 (ko) 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자용 패키지 및 패키지 어셈블리
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7898067B2 (en) * 2008-10-31 2011-03-01 Fairchild Semiconductor Corporaton Pre-molded, clip-bonded multi-die semiconductor package
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
TW200913198A (en) 2009-03-16
WO2008091742A2 (en) 2008-07-31
US20080173991A1 (en) 2008-07-24
CN101595560B (zh) 2012-07-04
CN101595560A (zh) 2009-12-02
US8008759B2 (en) 2011-08-30
MY149108A (en) 2013-07-15
US8513059B2 (en) 2013-08-20
WO2008091742A3 (en) 2008-11-20
TWI441299B (zh) 2014-06-11
MY163758A (en) 2017-10-31
US20110272794A1 (en) 2011-11-10
US20100258924A1 (en) 2010-10-14
US20100258923A1 (en) 2010-10-14
US7838340B2 (en) 2010-11-23
US7768105B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102009055691B4 (de) Leistungshalbleitermodul
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE102011085282A1 (de) Korrosionsgeschütztes Halbleitermodul und Verfahren zur Herstellung eines korrosionsgeschützten Halbleitermoduls
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE112008000229T5 (de) Leistungshalbleitervorrichtung
DE112008002338T5 (de) Thermisch verbessertes dünnes Halbleiter-Package
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20150113