DE102019220458A1

DE102019220458A1 - Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Info

Publication number: DE102019220458A1
Application number: DE102019220458.9A
Authority: DE
Inventors: Bernhard Schuch; Stefan Gottschling; Andreas Gerl; Hubert Trageser
Original assignee: Vitesco Technologies Germany GmbH
Current assignee: Vitesco Technologies Germany GmbH
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2021-06-24

Abstract

Verfahren zur Herstellung einer Leiterplatte (1), umfassend mindestens eine elektrisch isolierende Substratlage (SL1, SL2, SL3), die mit einer vorgegebenen Anzahl elektrisch leitender Metallstrukturen (MS1, MS2, MS3.1, MS3.2) und einer vorgegebenen Anzahl von Durchkontaktierungen bildenden, elektrisch leitfähig ausgeführten Bohrlöchern (4) zur elektrischen Verbindung der elektrisch leitenden Metallstrukturen (MS1, MS2, MS3.1, MS3.2) versehen ist, wobei die außen liegenden Metallstrukturen (MS1, MS2) aus Kupfer oder aus Messing mit einem Zinkgehalt größer 10% hergestellt werden, und wobei die Bohrlöcher (4) zur Ausbildung einer elektrischen Leitfähigkeit an deren Wandung jeweils mit einer Metallisierungsschicht (5) aus Messing mit einem Zinkgehalt größer 10% hergestellt werden.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte. Die Erfindung betrifft weiterhin eine Leiterplatte.
Leiterplatten werden beispielsweise in Steuergeräten für Kraftfahrzeuge zur elektronischen Regelung und Steuerung eines Automatikgetriebes eingesetzt. Üblicherweise sind die Leiterplatten hier als starre Leiterplatten ausgebildet, die einerseits diskrete Bauelemente und hochintegrierte Bausteine elektrisch miteinander verbinden und andererseits als Träger dieser Komponenten dienen.
Die Leiterplatten bestehen dazu aus einer oder mehreren Substratlagen aus glasfaserverstärktem, ausgehärtetem Epoxidharz, die zur Ausbildung von elektrisch leitenden Strukturen, insbesondere Leiterbahnen ein- oder beidseitig kupferkaschiert sind. Bei mehrlagigen Leiterplatten werden eine oder mehrere dieser Substratplatten mittels sogenannter Prepregs und teilweise auch zusätzlich mit Kupferfolien verpresst. Die Substratlagen und Prepregs bilden elektrisch isolierende Substratlagen der mehrlagigen Leiterplatte. Derartige Leiterplatten werden beispielsweise in der DE 10 2013 226 683 A1 beschrieben.
Die isolierten Leiterbahnen zwischen elektrisch isolierenden Substratlagen werden insbesondere durch metallisierte Bohrungen, auch als Durchkontaktierung oder Vias (= Vertical Interconnect Access) bekannt, in der Leiterplatte elektrisch miteinander verbunden. Die verschiedenen Herstellungsverfahren von Durchkontaktierungen sind dem Fachmann zum Beispiel aus der DE 195 14 495 A1 bekannt. Üblicherweise wird zuerst ein Loch durch mehrere elektrisch isolierende Substratlagen der Leiterplatte gebohrt, welches anschließend gereinigt wird. Danach wird die nichtleitende Bohrlochwandung elektrisch leitfähig gemacht, bevor eine galvanische/elektrochemische Kupferverstärkung folgt.
Als Blind Via (= Vertical Interconnect Access) wird ein Via bezeichnet, das als Sackloch mit einer Durchkontaktierung ausgebildet ist, die die oberste oder unterste Leiterplattenlage mit wenigstens einer inneren Leiterplattenlage einer mehrlagigen Leiterplatte verbindet.
Als Buried oder vergrabenes Via wird ein Via bezeichnet, das im Inneren einer mehrlagigen Leiterplatte angeordnet ist und wenigstens zwei innere Leiterplattenlagen verbindet.
Nachfolgend wird die dem Fachmann bekannte Reihenfolgen zur Herstellung einer ein- oder mehrlagigen Leiterplatte beschrieben. Dazu werden dem Fachmann bekannte Materialien, wie Prepregs und Innen- oder Core-Lagen (ein- oder beidseitig kupferkaschierte elektrisch isolierenden Substratlagen aus glasfaserverstärktem Epoxidharz), Verfahren und Prozessfolgen, wie Bohren, Desmearing (Entfernung von Harzverschmierungen im Bohrloch), Metallisierung, Verpressen, Fotolithografie, Durchkontaktierungsverfahren, usw. eingesetzt und verwendet:

Zunächst wird eine oder eine Mehrzahl von elektrisch isolierenden Substratlagen bereitgestellt, die aus einem elektrisch isolierenden Material, z. B. glasfaserverstärktem Epoxidharz, gebildet und einseitig oder beidseitig kupferkaschiert sind.

Zur Ausbildung elektrisch leitender Kupferstrukturen werden die kupferkaschierten Oberflächen der elektrisch isolierenden Substratlagen in einer dem Fachmann bekannten Prozessfolge aus Fotolithografie und Ätzprozess strukturiert.
Nachdem auf die kupferkaschierten Oberflächen Lötstopplack aufgebracht wurde, werden ausgewählte Bereiche dieser Oberflächen UV-Licht ausgesetzt. Das UV-Licht bewirkt ein Härten des Lötstopplacks, so dass dieser nicht mit Ätzchemikalien reagiert. Diese Oberfläche wird dann einem zusätzlichen Ätzverfahren unterzogen, so dass die freiliegenden Bereiche die elektrisch leitenden Kupferstrukturen ergeben.
Anschließend werden in einem weiteren Verfahrensschritt die Substratplatten miteinander verpresst und gegebenenfalls stoffschlüssig miteinander verbunden.
Die miteinander verpressten Substratlagen werden dann zur elektrischen Verbindung der elektrisch leitenden Kupferstrukturen mit einer vorgegebenen Anzahl an Durchkontaktierungen versehen.
Diese werden als Bohrungen, die zuerst gesäubert (Desmearing-Prozess) und nachfolgend metallisiert werden, in die Substratplatten eingebracht.
Im Kraftfahrzeugbau ist es nunmehr seit längerer Zeit üblich, Steuergeräte für Motor oder Getriebe in die zu steuernde Kraftfahrzeugbaugruppe, also Motor oder Getriebe, zu integrieren. Vor allem die Getriebesteuergeräte bilden als so nannte Vorortsteuergerät eine äußerst kompakte Einheit.
Die Integration des Steuergerätes in das Getriebe stellt hohe Anforderungen an seine thermische und mechanische Belastbarkeit. Die Funktionalität muss sowohl über einen breiten Temperaturbereich (etwa -40°C bis hin zu 200°C) als auch bei mechanischen Vibrationen (bis zu etwa 40g) gewährleistet sein. Da das Steuergerät von aggressiven Medien wie Getriebeöl umgeben ist, muss es zudem öldicht ausgeführt sein.
Ein Vorortsteuergerät, insbesondere in einem Getriebe ist ständig von Öl umgeben. Das Öl soll als Schmierstoff in erster Linie Verschleiß an den sich drehenden Teilen im Getriebe verhindern und Reibung reduzieren. Die Güte dieser Eigenschaften hängt insbesondere vom Schwefelgehalt im Öl ab. Unter Belastung kommt es zu einer chemischen Reaktion zwischen den metallischen Rauheitsspitzen der Metalloberflächen und den Schwefelmolekülen. Dabei bildet sich an den Oberflächen eine Reaktionsschicht, die den Verschleiß und die Reibung reduziert. Das Material in der Reaktionsschicht ist etwas weicher, so dass ein Abbrechen oder örtliches Verschweißen der Rauheitsspitzen vermieden wird.
In der Vergangenheit, als noch keine Hochleistungsgetriebe verwendet wurden und die Ansprüche an die Öle daher niedriger waren, wurden in Automatikgetrieben Getriebeflüssigkeiten insbesondere so genannte ATF-Öle (ATF: Automatic Transmission Fluid) mit einem Schwefelanteil kleiner ca. 1200 ppm eingesetzt.
Bei neuen Hochleistungsgetrieben kommen angepasste Hochleistungsgetriebeöle mit verbesserten Schmiereigenschaften mit einem höheren Schwefel-Gehalt, insbesondere von ca. 1200-20000 ppm zum Einsatz.
Diese Schmierflüssigkeiten mit dem erhöhten Schwefel-Gehalt haben aber den Nachteil, dass sie vor allem bei höheren Temperaturen, insbesondere bei circa 90°C und höher, ein hohes Korrosionspotential gegenüber Kupferwerkstoffen insbesondere der Leiterplatten in den Steuergeräten aufweisen.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Leiterplatte und eine Leiterplatte anzugeben, wobei die Leiterplatte auch in einer korrosiven Umgebung möglichst gefahrlos eingesetzt werden kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1 und durch eine Leiterplatte mit den Merkmalen des Anspruchs 9.
Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Leiterplatte mit mindestens einer elektrisch isolierenden Substratlage und elektrisch leitenden Metallstrukturen werden zumindest die außen liegenden Metallstrukturen aus Kupfer oder aus Messing mit einem Zinkgehalt größer 10% hergestellt, und weiterhin werden die Bohrlöcher zur Ausbildung einer elektrischen Leitfähigkeit an deren Wandung jeweils mit einer Metallisierungsschicht aus Messing mit einem Zinkgehalt größer 10% hergestellt. Es hat sich herausgestellt, dass eine Metallisierungsschicht aus Messing mit diesem zinkgehalt robuster gegen Korrosion ist.
In einer weiteren Ausgestaltungsform werden die innen liegenden Metallstrukturen vorteilhafterweise aus Kupfer hergestellt.
In einer weiteren Ausgestaltungsform werden vor dem Aufbringen der Metallisierungsschicht aus Messing mit einem Zinkgehalt größer 10% die Wandung der Bohrlöcher jeweils mit einer Keimschicht insbesondere aus Palladium oder Nickel versehen.
In einer weiteren Ausgestaltungsform wird nach dem Aufbringen der Metallisierungsschicht in dem Bohrloch diese Metallisierungsschicht mit einer zusätzlichen Funktionalisierungsschicht insbesondere aus Zinn versehen.
In einer weiteren Ausgestaltungsform werden die außen liegenden Messingstrukturen der Leiterplatte mit einer Funktionalisierungsschicht aus Zinn, einer Nickel-Gold-Verbindung (ENIG), einer Nickel-Palladium-Gold-Verbindung (ENEPIG) oder einer dünnen OSP (Organic Surface Protection)-Schicht versehen.
Die Reihenfolge des Aufbringens der Funktionalisierungsschicht auf die außen liegenden Metallstrukturen und das Aufbringen der zusätzlichen Schicht aus Zinn auf die Metallisierungsschicht der Wandung eines Bohrlochs kann auch vertauscht sein.
In der nachfolgenden Beschreibung werden die Merkmale und Einzelheiten der Erfindung in Zusammenhang mit den beigefügten Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Dabei sind in einzelnen Varianten beschriebene Merkmale und Zusammenhänge grundsätzlich auf alle Ausführungsbeispiele übertragbar. In den Zeichnungen zeigen:

1 einen Zwischenschritt bei der Herstellung einer im Ausschnitt gezeigten Leiterplatte mit einem Bohrloch,
2 einen weiteren Zwischenschritt bei der Herstellung einer Leiterplatte, und
3 eine fertig gestellte Leiterplatte im Ausschnitt.

1 zeigt einen Zwischenschritt bei der Herstellung einer mehrlagigen Leiterplatte aus mehreren elektrisch isolierenden Substratlagen SL1, SL2, SL3 und zwei außen liegenden Metall-strukturen MS1, MS2 und zwei innen liegenden Metallstrukturen MS3.1, MS3.2, wobei zwischen den Metallstrukturen MS1, MS2, MS3.1, MS3.2 jeweils eine der Substratlagen SL1, SL2, SL3 angeordnet ist.
Dabei sind die beiden außen liegenden Metallstrukturen MS1, MS2 aus Kupfer oder aus Messing mit einem Zinkgehalt größer 10% und die innen liegenden Metallstrukturen MS3.1, MS3.2 aus Kupfer hergestellt. Die Anzahl der Lagen der Leiterplatte kann von einer Lage bis zu beispielsweise zwanzig Lagen variieren.
Die erste Beschichtung der Wandung des Bohrlochs 4 weist eine Keimschicht 7 auf. Die Keimschicht 7 ist insbesondere aus Palladium oder Nickel.
Auf die erste Beschichtung folgt als zweites zur Ausbildung einer elektrischen Leitfähigkeit eine Metallisierungsschicht 5 aus Messing mit einem Zinkgehalt größer 10%.
2 zeigt eine Leiterplatte wie in 1, wobei die beiden außen liegenden Metallstrukturen MS1, MS2 zum Schutz vor Korrosion und zur Weiterverarbeitung wie Löten oder Bonden von, eine elektronische Schaltung bildenden Komponenten mit einer Funktionalisierungsschicht 8 versehen sind. Dabei wird beispielsweise Zinn, eine Nickel-Gold-Verbindung (ENIG), eine Nickel-Palladium-Gold-Verbindung (ENEPIG) oder eine dünne OSP (Organic Surface Protection)-Schicht auf die Metallstrukturen MS1, MS2 insbesondere chemisch abgeschieden.
3 zeigt eine Leiterplatte wie in 2, wobei die Metallisierungsschicht 5 in dem Bohrloch 4 mit einer zusätzlichen Schicht 6 aus Zinn versehen ist. In 2 und 3 kann die Reihenfolge des Aufbringens der Funktionalisierungsschicht 8 auf die außen liegenden Metallstrukturen MS1, MS2 und das Aufbringen der zusätzlichen Schicht 6 aus Zinn auf die Metallisierungsschicht 5 der Wandung eines Bohrlochs auch vertauscht sein.
In den 1 bis 3 ist jeweils ein Ausschnitt einer mehrlagigen Leiterplatte mit einem eine Durchkontaktierung oder Via bildenden durchgehenden Bohrloch dargestellt. Die Durchkontaktierung könnte auch als Blind Via oder Buried Via ausgeführt sein.
Bezugszeichenliste

1: Leiterplatte
4: Bohrloch
5: Metallisierungsschicht
6: Zusätzliche Schicht aus Zinn
7: Keimschicht
8: Funktionalisierungsschicht
MS1, MS2: Außen liegende Metallstruktur
MS3.1, MS3.2: Innen liegende Metallstruktur
SL1, SL2, SL3: Substratlage

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102013226683 A1 [0003]
DE 19514495 A1 [0004]

Claims

Verfahren zur Herstellung einer Leiterplatte (1), umfassend mindestens eine elektrisch isolierende Substratlage (SL1, SL2, SL3), die mit einer vorgegebenen Anzahl elektrisch leitender Metallstrukturen (MS1, MS2, MS3.1, MS3.2) und einer vorgegebenen Anzahl von Durchkontaktierungen bildenden, elektrisch leitfähig ausgeführten Bohrlöchern (4) zur elektrischen Verbindung der elektrisch leitenden Metallstrukturen (MS1, MS2, MS3.1, MS3.2) versehen ist, wobei die außen liegenden Metallstrukturen (MS1, MS2) aus Kupfer oder aus Messing mit einem Zinkgehalt größer 10% hergestellt werden, und wobei die Bohrlöcher (4) zur Ausbildung einer elektrischen Leitfähigkeit an deren Wandung jeweils mit einer Metallisierungsschicht (5) aus Messing mit einem Zinkgehalt größer 10% hergestellt werden.
Verfahren nach Anspruch 1, umfassend mindestens eine elektrisch isolierende Substratlage (SL1, SL2, SL3), die mit einer vorgegebenen Anzahl elektrisch leitender Metallstrukturen (MS1, MS2, MS3.1, MS3.2) und einer vorgegebenen Anzahl von Durchkontaktierungen bildenden, elektrisch leitfähig ausgeführten Bohrlöchern (4) zur elektrischen Verbindung der elektrisch leitenden Metallstrukturen (MS1, MS2, MS3.1, MS3.2)versehen ist, wobei die innen liegenden Metallstrukturen (MS3.1, MS3.2) aus Kupfer hergestellt werden.
Verfahren nach Anspruch 1 oder 2, wobei vor dem Aufbringen der Metallisierungsschicht (5) die Wandung der Bohrlöcher (4) jeweils mit einer Keimschicht (7) versehen werden.
Verfahren nach Anspruch 3, wobei vor dem Aufbringen der Metallisierungsschicht (5) die Wandung der Bohrlöcher (4) jeweils mit einer Keimschicht (7) aus Palladium oder Nickel versehen werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Aufbringen der Metallisierungsschicht (5) diese Metallisierungsschicht (5) mit einer zusätzlichen Schicht (6) aus Zinn versehen wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei in einem weiteren Verfahrensschritt die außen liegenden Messingstrukturen (MS1, MS2) mit einer Funktionalisierungsschicht (8) versehen werden.
Verfahren nach Anspruch 6, wobei in dem weiteren Verfahrensschritt die außen liegenden Messingstrukturen (MS1, MS2) mit einer Funktionalisierungsschicht (8) aus Zinn, OSP (Organic Surface Protection), ENIG oder ENEPIG versehen werden.
Verwendung einer Leiterplatte (1), hergestellt gemäß einem Verfahren nach einem der Ansprüche 1 bis 7, in einem Steuergerät eines Automatikgetriebes eines Fahrzeugantriebs.
Leiterplatte (1) umfassend mindestens eine elektrisch isolierende Substratlage (SL1, SL2, SL3), die mit einer vorgegebenen Anzahl elektrisch leitender Metallstrukturen (MS1, MS2, MS3.1, MS3.2) und einer vorgegebenen Anzahl von Durchkontaktierungen bildenden, elektrisch leitfähig ausgeführten Bohrlöchern (4) zur elektrischen Verbindung der elektrisch leitenden Metallstrukturen (MS) versehen ist, wobei die außen liegenden Metallstrukturen (MS1, MS2) aus Kupfer oder aus Messing mit einem Zinkgehalt größer 10% hergestellt sind, und wobei die Bohrlöcher (4) zur Ausbildung einer elektrischen Leitfähigkeit an deren Wandung jeweils mit einer Metallisierungsschicht (5) aus Messing mit einem Zinkgehalt größer 10 % hergestellt sind.
Leiterplatte (1) nach Anspruch 9, umfassend mindestens eine elektrisch isolierende Substratlagen (SL1, SL2, SL3), die mit einer vorgegebenen Anzahl elektrisch leitender Metallstrukturen (MS1, MS2, MS3.1, MS3.2) und einer vorgegebenen Anzahl von Durchkontaktierungen bildenden, elektrisch leitfähig ausgeführten Bohrlöchern (4) zur elektrischen Verbindung der elektrisch leitenden Metallstrukturen (MS1, MS2, MS3.1, MS3.2)versehen ist, wobei die innen liegenden Metallstrukturen (MS3.1, MS3.2) aus Kupfer hergestellt sind.
Leiterplatte (1) nach Anspruch 9 oder 10, wobei die Wandung der Bohrlöcher (4) jeweils mit einer Keimschicht (7) versehen ist.
Leiterplatte (1) nach Anspruch 11, wobei die Wandung der Bohrlöcher (4) jeweils mit einer Keimschicht (7) aus Palladium oder Nickel versehen ist.
Leiterplatte (1) nach einem der vorhergehenden Ansprüche 9 bis 12, wobei die Metallisierungsschicht (5) mit einer zusätzlichen Schicht (6) aus Zinn versehen ist.
Leiterplatte (1) nach einem der vorhergehenden Ansprüche 9 bis 13, wobei die außen liegenden Messingstrukturen (MS1, MS2) mit einer Funktionalisierungsschicht (8) versehen sind.
Leiterplatte (1) nach Anspruch 14, wobei die außen liegenden Messingstrukturen (MS1, MS2) mit einer Funktionalisierungsschicht (8) aus Zinn, OSP (Organic Surface Protection), ENIG oder ENEPIG versehen sind.