DE10065896B4 - Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10065896B4
DE10065896B4 DE10065896A DE10065896A DE10065896B4 DE 10065896 B4 DE10065896 B4 DE 10065896B4 DE 10065896 A DE10065896 A DE 10065896A DE 10065896 A DE10065896 A DE 10065896A DE 10065896 B4 DE10065896 B4 DE 10065896B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
metal layer
passage opening
ground potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10065896A
Other languages
English (en)
Other versions
DE10065896A1 (de
Inventor
Gerald Dipl.-Ing. Ofner
Robert-Christian Dr.-Ing. Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10065896A priority Critical patent/DE10065896B4/de
Publication of DE10065896A1 publication Critical patent/DE10065896A1/de
Application granted granted Critical
Publication of DE10065896B4 publication Critical patent/DE10065896B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Elektronisches Bauteil mit Abschirmung (2) gegen elektromagnetische Streufelder, das einen Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Oberseite (5) und einer passiven Rückseite (6) aufweist, wobei die Rückseite (6) eine Metallschicht (7) und die Oberseite (5) mindestens eine Kontaktfläche (8) aufweist, die mit einem Massepotential (9) verbunden ist, und wobei sich mindestens eine Durchgangsöffnung (10) mit Metallbeschichtung (11) von der Kontaktfläche (8) der Oberseite (5) zu der Metallschicht (7) auf der Rückseite (6) erstreckt und über die Metallbeschichtung (11) der Durchgangsöffnung (10) das Massepotential (9) der Kontaktfläche (8) auf der Oberseite (5) an der Metallschicht (7) auf der Rückseite (6) anliegt, dadurch gekennzeichnet, daß sich die Durchgangsöffnung (10) im Querschnitt V-förmig von der Rückseite (6) zur Oberseite (5) hin verjüngt.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit Abschirmung und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Die Empfindlichkeit von integrierten Schaltungen auf Halbleiterchips gegenüber externen elektromagnetischen Einflüssen steigt mit zunehmender Arbeitsfrequenz an. Für Hochfrequenzbauelemente werden zunehmend Halbleiterchips in Flip-Chip-Technologie in einem elektronischen Bauteil angeordnet, bei der die aktive Oberseite des Chips einem Keramiksubstrat oder einer Leiterplatte gegenüberliegend angeordnet wird. Die passive Rückseite des Chips ist hingegen ungeschützt von einem Keramiksubstrat oder einer Leiterplatte der Beeinflussung durch elektromagnetische Störfelder ausgesetzt. Über die Rückseite können Rauschsignale eingekoppelt werden, welche die Funktionsfähigkeit des elektronischen Bauteils beeinträchtigen. Außerdem wird zwischenzeitlich zur Verkleinerung der elektronischen Bauteile die Rückseite der Halbleiterchips als Teil der Außenfläche des Gehäuses eingesetzt, so daß die Gefahr der Einkopplung von Streufeldern erhöht ist.
  • Ein elektronisches Bauteil mit einer Abschirmung gegen elektromagnetische Streufelder, das einen Halbleiter-Chip auf einem Halbleiter-Substrat mit einer aktiven Oberseite und einer passiven Rückseite aufweist, ist aus der JP 11068029 A bekannt. Die Rückseite zeigt eine Metallschicht auf. Die Oberseite weist mindestens eine Kontaktfläche auf, die mit einem Massepotential verbunden ist. Eine Durchgangsöffnung mit Me tallbeschichtung erstreckt sich von der Kontaktfläche der Oberseite zur Metallschicht auf der Rückseite. Dadurch kann ein Massepotential auf die Rückseite des elektronischen Bauteils angelegt werden.
    •
  • Aufgabe der Erfindung ist es, die Einkopplung von Streufeldern für elektronische Bauteile zu vermindern, wobei die Metallbeschichtung der Durchgangsöffnung gleichmässig ist und eine kostengünstige Lösung durch ein Zugehöriges Herstellungs verfahren gegeben ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß dem Prinzip des Erfindung wird ein elektronisches Bauteil mit Abschir mung gegen elektromagnetische Streufelder angegeben, das einen Halbleiterchip aus einem Halbleitersubstrat mit einer aktiven Oberseite und einer passiven Rückseite aufweist. Die Rückseite weist eine Metallschicht auf und die Oberseite stellt mindestens eine Kontaktfläche bereit, die mit einem Massepotential verbunden ist. Mindestens eine im Querschnitt V-förmige Durchgangsöffnung mit einer Metallbeschichtung erstreckt sich von der Kontaktfläche der Oberseite zu der Metallschicht auf der Rückseite, und über die Metallbeschichtung der Durchgangsöffnung wird das Massepotential der Kontaktfläche auf der Oberseite an die Metallschicht auf der Rückseite angelegt.
  • Diese Lösung hat den Vorteil, daß der Halbleiterchip selbst eine Abschirmung mit seiner Rückseite und dem Durchkontakt zur Oberseite darstellt, wodurch diese Lösung eine äußerst kompakte Abschirmung zur Verfügung stellt und keine zusätzlichen Volumina durch separate Abschirmbleche oder Abschirmkästen erforderlich werden und durch den V-förmigen Querschnitt eine gleichmässige Beschichtung erreicht wird.
  • Zur Abschirmung des elektronischen Bauteils weist das Materi al der Metallschicht, der Rückseite und der Metallbeschichtung der Durchgangsöffnung Zweckmässigerweise Kupfer oder eine Kupferlegierung auf. Derartige Kupferbeschichtungen haben den Vorteil, daß sie eine hohe elektrische Leitfähigkeit besitzen und jederzeit galvanisch verdickt werden können. In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Kupferlegierung als Legierungselemente Silicium und/oder Aluminium aufweist. Dabei setzt die Aluminiumkomponente die Oxidationsneigung des Kupfers an der Oberfläche herab durch Aluminiumoxidpräzipitate an der Oberfläche, und das Silicium als Le gierungselement sorgt für eine höhere Oberflächenhärte der Kupferlegierung.
  • In einer weiteren Ausführungsform ist das elektronische Bauteil für eine Flip-Chip-Montagetechnik ausgelegt, das heißt, die auf dem Chip befindlichen Kontaktflächen sind ausreichend dimensioniert, um Lötbälle oder Löthöcker unmittelbar auf dem Chip anzuordnen. Ein derartiges elektronisches Bauteil ist besonders als Hochfrequenzbauteil geeignet, zumal die Verbindungen zwischen den Kontaktflächen des Halbleiterchips und Kontaktanschlußflächen auf einem Keramiksubstrat oder auf einer Leiterplatte äußerst gering gehalten werden können. Ferner kommt hinzu, daß die Schleifenbildung bei der Flip-Chip-Technologie gegenüber einer Bonddrahttechnologie stark verringert wird.
  • Die Wirkung der Abschirmung kann dadurch verstärkt werden, daß in einer weiteren Ausführungsform der Erfindung die auf Massepotential liegende Kontaktfläche der Oberseite ringförmig entlang einem Randbereich der Oberseite des Halbleiterchips angeordnet ist. Eine derartige auf Massepotential liegende Ringelektrode, die eine integrierte Schaltung vollständig umgibt, unterstützt die Abschirmwirkung der Rückseitenmetallisierung des Halbleiterchips.
  • In einer weiteren Ausführungsform der Erfindung weisen die Kontaktflächen auf der Oberseite des Halbleiterchips Lötbälle oder Lötkontakthöcker auf. Diese Lötkontakthöcker können unmittelbar die Hochfrequenzsignale ohne lange Bondleitungen an die Leiterplatten oder Keramiksubstrate anlegen. Jedoch, ohne die erfindungsgemäße Abschirmung durch eine Metallisierung der Rückseite der Halbleiterchips würde die Ankopplung elektromagnetischer Streufelder über die ungeschützte Rückseite bei einem derartigen Flip-Chip-Aufbau gravierende Störungen der Nutzsignale verursachen.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß auf der Oberseite des elektronischen Bauteils eine Umverdrahtungsfolie mit Verbindungsleitungen angeordnet ist, welche die Kontaktflächen des Halbleiterchips mit auf der Verdrahtungsfolie verteilten Außenkontaktflächen verbindet, wobei die Außenkontaktflächen Lötbälle oder Lötkontakthöcker tragen. Durch eine derartige Umverdrahtungsfolie können die Kontaktflächen auf dem Halbleiterchip in ihrer Dimension wesentlich verkleinert werden, da die Umverdrahtungsfolie die Aufgabe übernimmt, von mikroskopisch kleinen, das heißt in der Größenordnung von einigen μm2 großen Kontaktflächen auf einem Chip ausgehend zu makroskopischen Kontaktflächen auf der Umverdrahtungsfolie überzugehen, so daß größere Lötbälle und größere Lötkontakthöcker möglich werden. In diesem Zusammenhang bedeutet makroskopisch eine Größe, die mit dem Auge erkennbar ist.
  • Das Massepotential liegt in einer weiteren Ausführungsform der Erfindung über mindestens einen der Lötkontakthöcker der Verdrahtungsfolie, über die Kontaktflächen des Halbleiterchips und die Metallbeschichtung der Durchgangsöffnung an der Metallschicht der Rückseite. Damit ist die Rückseite unmittelbar an das Massepotential der Schaltung angekoppelt und kann mit ihrer Metallschicht äußerst wirkungsvoll Streufelder von der aktiven Oberseite des Chips fernhalten.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit Abschirmung, das ein Halbleiterchip aus einem Halbleitersubstrat mit einer aktiven Oberseite und einer passiven Rückseite aufweist, ist durch folgende Verfahrensschritte gekennzeichnet:
    • a) Bereitstellen eines Halbleiterchips mit Kontaktflächen auf der aktiven Oberseite, wobei mindestens eine der Kontaktflächen zum Verbinden mit einem Massepotential vorgesehen ist,
    • b) Abdecken der Rückseite des Halbleiterchips unter Freilassen eines Fensters zum Ätzen einer Durchgangsöffnung von der Rückseite des Halbleiterchips zu der Rückseite der mindestens einen Kontaktfläche auf der aktiven Oberseite des Halbleiterchips zum Verbinden mit dem Massepotential,
    • c) Aufbringen einer Metallbeschichtung auf die Rückseite eines Halbleiterchips und die Oberflächen der Durchgangsöffnung.
  • Nach Durchführen der Verfahrensschritte a) bis c) ist die Rückseite des Halbleiterchips mit einer abschirmenden Metallschicht versehen und gleichzeitig über die Metallbeschichtung der Oberflächen der Durchgangsöffnung mit der Kontaktfläche auf der Oberseite des Halbleiterchips verbunden, die für ein Verbinden mit einem Massepotential vorgesehen ist. Diese Ver bindung mit einem Massepotential kann dadurch erfolgen, daß auf der Kontaktfläche ein Lötball oder ein Löthöcker angeordnet sind, so daß die Masseverbindung zu einer Masseleitung innerhalb eines Keramiksubstrats oder einer Leiterplatte beim Auflöten der Lötbälle oder der Lötkontakthöcker gleichzeitig und in einem Arbeitsschritt vorgenommen werden kann. Dazu werden in einem Durchführungsbeispiel des Verfahrens auf den Kontaktflächen der Oberseite des Halbleiterchips Lötbälle oder Löthöcker angeordnet und aufgelötet. Diese Lötbälle und/oder Löthöcker auf der Oberseite des Halbleiterchips werden dann einer Leiterplatte oder einem Keramiksubstrat gegenüberliegend angeordnet und durch Erwärmen von Kontaktanschlußflächen auf der Leiterplatte oder auf dem Keramiksubstrat unmittelbar und gleichzeitig aufgelötet. Dabei werden die Lötbälle oder die Löthöcker gleichzeitig mit einem Massepotential verbunden.
  • Die V-förmige Durchgangsöffnung hat den Vorteil, dass die Beschichtung relativ gleichmässig algeschieden werden kann.
  • Bei einem anderen Durchführungsbeispiel des Verfahrens ist vorgesehen, daß zunächst die Kontaktflächen des Halbleiterchips mit Verbindungsleitungen einer Umverdrahtungsfolie verbunden werden. Diese Verbindungsleitungen können strukturierte Kupferkaschierungen sein, die auf einer Polyimidfolie aufgebracht sind und die durch entsprechende Öffnungen oder Fenster der Polyimidfolie durchgreifen und unmittelbar auf die Kontaktflächen eines Halbleiterchips gebondet werden können.
  • Diese Verfahrensvariante hat den Vorteil, daß die Kontaktflächen auf dem Halbleiterchip mikroskopisch kleingehalten werden können, das heißt, in der Größenordnung von wenigen μm vorliegen können, während auf der Umverdrahtungsfolie großflächige, also makroskopische, mit bloßem Auge erkennbare Kontaktflächen für die Lötbälle oder Löthöcker angeordnet werden können. Dazu werden in einem weiteren Ausführungsbei spiel der Erfindung die Lötbälle oder Löthöcker der Umverdrahtungsfolie mit Leitungen einer Leiterplatte oder eines Keramiksubstrats verbunden, wobei mindestens einer der Lötbälle oder der Löthöcker mit einer masseführenden Leitung der Leiterplatte oder des Keramiksubstrats verbunden wird.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß eine ringförmige Kontaktfläche im Randbereich der Oberseite des Halbleiterchips angeordnet wird, so daß ein ringförmiger Massekontakt die hochfrequente integrierte Schaltung umgibt und somit wirkungsvoll Streufelder von dem Hochfrequenzbauteil abhält.
  • Ferner kann in einem weiteren Durchführungsbeispiel des Verfahrens eine ringförmige Durchgangsöffnung von der Rückseite des Halbleiterchips aus zu der auf der Oberseite des Halbleiterchips angeordneten ringförmigen Kontaktfläche geätzt werden. Bei einer solchen ringförmigen Ätzung ist jedoch die Gefahr gegeben, daß der Randbereich abgelöst wird, insofern ist es vorteilhaft, anstelle einer ringförmigen Durchgangsöffnung mehrere Einzeldurchgänge, die in einem Ring angeordnet sind, in das Halbleiterchip von der Rückseite aus zu ätzen und anschließend diese mit der Rückseite des Halbleiterchips zusammen zu metallisieren und somit eine verbesserte Abschirmung zu erreichen.
  • Das Metallisieren der Rückseite und der Oberflächen der Durchgangsöffnung kann durch Aufstäuben (Aufsputtern) von Metall erfolgen. Derartige Zerstäubungsanlagen bzw. Sputteranlagen sind für eine Massenfertigung geeignet und können hier vorteilhaft eingesetzt werden. Darüber kann, falls erforderlich ist, die Rückseite des Halbleiterchips und die Metallisierung in den Durchgangsöffnungen mittels galvanischer Ab scheidung verstärkt werden, bis zum vollständigen Auffüllen der Durchgangsöffnungen. Dieses ist insbesondere für ringförmige Durchgangsöffnungen interessant, da dadurch der Randbereich fest an dem zentralen Halbleitersubstrat befestigt bleibt.
  • Anstelle einer aufwendigen galvanischen Abscheidung kann auch mit einfachen Mitteln eine Tauchmetallisierung vorgenommen werden, welche die Metallschicht auf der Rückseite verstärkt und die Metallbeschichtung in der Durchgangsöffnung eventuell vollständig auffüllt. Dazu wird das Chip mit der Rückseite in ein schmelzflüssiges Metall wie ein Lot für wenige Sekunden getaucht.
  • Mit Hilfe dieser erfindungsgemäßen Vorrichtungen und des erfindungsgemäßen Verfahrens kann die Empfindlichkeit von Halbleiter-integrierten Schaltungen gegenüber externen elektromagnetischen Einflüssen selbst bei zunehmender Arbeitsfrequenz vermindert werden. Bei Einsatz der Flip-Chip-Montagetechnik wird die integrierte Schaltung mit der aktiven Seite nach unten, beispielsweise zu einer Leiterplatte oder zu einem Keramiksubstrat hin montiert. Damit entfällt das Aufbringen des Chips auf einen metallischen Systemträger. Es wird vielmehr die Rückseite des integrierten Schaltkreises freigelegt und somit können Störfelder von der Rückseite aus auf die empfindliche aktive Oberseite des Chips einwirken. Das bedeutet, daß die Flip-Chip-Verbindungstechnik, die sich wegen der kurzen elektrischen Verbindungslängen insbesondere für hochfrequenzintegrierte Schaltungen empfiehlt, wegen einer fehlenden Abschirmung und einem fehlenden Rückseitenkontakt im Prinzip für Hochfrequenzschaltungen ohne die vorliegende Erfindung nicht geeignet erscheint.
  • Jedoch müssen zur Anwendung der erfindungsgemäßen Lösung auf der Rückseite des integrierten Schaltkreises einzelne Löcher in das Halbleitermaterial, wie z.B. Silicium, geätzt werden, bis die Rückseite der Kontaktanschlußfläche, die für den Massekontakt vorgesehen ist, erreicht ist. Danach stehen die integrierten Schaltungen zum Aufsputtern von leitendem Material auf der Rückseite zur Verfügung. Da das Material, das auf die Rückseite aufgesputtert wird, auch die Innenwände der Durchgangslöcher beschichtet und sich auf die Rückseite der Kontaktflächen niederschlägt, ergibt sich eine komplette Schirmung des integrierten Schaltkreises.
  • Um eine derartige Abschirmung für das gesamte Package bzw. für den gesamten Aufbau eines elektronischen Bauteils wirksam werden zu lassen, ist die Flip-Chip-Montagetechnik geeignet. Die speziellen Massekontaktanschlußflächen auf dem integrierten Schaltkreis werden über die Flip-Chip-Lötbälle oder Lötkontakthöcker mit den dazugehörigen Kontaktanschlußflächen auf der Leiterplatte kontaktiert, so daß ein intensiver Kurzschluß zu dem Massepotential herstellbar wird.
  • Durch das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung ist es folglich möglich, die Flip-Chip-Montagetechnik auch bei Hochfrequenz-ICs zu verwenden, und die Flip-Chip-spezifischen Vorteile, wie kürzere Übertragungslängen zu nutzen und gleichzeitig auf eine Rückseitenabschirmung oder auf einen Rückseitenkontakt nicht zu verzichten. Darüber hinaus erübrigen sich beim Montageprozeß mehrere Prozeßschritte für die Anbringung von zusätzlichen Abschirmungen. Die Kontaktierung und Abschirmung kann nämlich gleichzeitig bei der Kontaktierung von Signalleitungen in einem Lötschritt ausgeführt werden.
  • Wichtig für diese Erfindung sind folglich das Ätzen von Rückseitenlöchern in einen Chip mit integrierten Schaltungen zur Vorbereitung einer Abschirmung; die Kombination der Fertigungsschritte für die Abschirmung mit der Flip-Chip-Montagetechnik, indem entweder einzelne Lötkontakthöcker für einen Masseanschluß oder ein umlaufender Lötkontakthöckerring vorgesehen werden, das Metallisieren der Rückseite des Chips von integrierten Schaltungen und das elektrische Verbinden eines Trägers mit den Kontaktflächen des Chips über Lötbälle oder Lötkontakthöcker.
    •
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die anliegenden Zeichnungen näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit Abschirmung gemäß einer ersten Ausführungsform der Erfindung.
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit Abschirmung gemäß einer zweiten Ausführungsform der Erfindung.
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit Abschirmung gemäß einer dritten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 mit Abschirmung 2 gemäß einer ersten Ausführungsform der Erfindung. In 1 bezeichnet die Bezugsnummer 3 einen Halbleiterchip. Die Bezugsnummer 4 bezeichnet ein Halbleitersubstrat mit einer aktiven Oberseite 5 und einer passiven Rückseite 6. die Bezugsziffer 7 bezeichnet eine Metallschicht auf der Rückseite 6 des Halbleitersubstrats 4, und die Bezugsziffer 8 bezeichnet eine Kontaktfläche auf der aktiven Oberseite 5 des Halbleiterchips 3, die ist für eine Verbindung zu einem Massepotential 9 vorgesehen ist. Die Bezugsziffer 10 bezeichnet eine Durchgangsöffnung und die Bezugsziffer 11 eine Metallbeschichtung der Wände der Durchgangsöffnung. Das elektronische Bauteil 1 mit Abschirmung 2 der 1 weist einen Halbleiterchip 3 mit einer aktiven Oberseite 5 und einer passiven Rückseite 6 auf. Die passive Rückseite 6 trägt in dieser Ausführungsform der Erfindung eine Metallschicht 7, und die Oberseite 5 weist mindestens eine Kontaktfläche 8 auf, die mit einem Massepotential 9 verbunden ist. Eine Durchgangsöffnung 10 erstreckt sich mit ihrer Metallbeschichtung von der Kontaktfläche 8 der Oberseite 5 bis zu der Metallschicht 7 auf der Rückseite. Über die Metallbeschichtung 11 der Durchgangsöffnung 10 liegt das Massepotential 9 der Kontaktfläche 8 auf der Oberseite 5 an der Metallschicht 7 auf der Rückseite 6.
  • Mit der Rückseitenabschirmung 7 ist es möglich, die aktive Oberfläche 5 mit ihren aktiven integrierten Schaltungen vor elektromagnetischen Störfeldern zu schützen. Dazu ist lediglich mindestens eine Durchgangsöffnung 10 durch das Chipsubstrat 4 herzustellen. Derartige Durchgangsöffnungen 10 können beispielsweise im Silicium durch einen einfachen Naßätzschritt hergestellt werden, wenn vorher die Rückseitenoberfläche an den Stellen abgedeckt wird, an denen nicht geätzt werden soll.
  • In dem Ausführungsbeispiel nach 1 besteht die Metallschicht 7 auf der Rückseite aus einer Kupferlegierung, die als Legierungselemente Silicium und Aluminium aufweist, wobei das Aluminium dafür sorgt, daß die Oxidationsempfindlichkeit des Kupfers herabgesetzt wird und das Silicium die Oberflä chenhärte verbessert. Das elektronische Bauteil 1 ist in der Ausführungsform nach 1 so strukturiert, daß es für eine Flip-Chip-Montagetechnik ausgelegt ist und weist deshalb auf den Kontaktflächen 8 Lötkontakthöcker auf, die für ein unmittelbares Aufsetzen auf eine Leiterplatte oder auf ein Keramiksubstrat geeignet sind.
  • Durch ein Metallisieren der Oberflächen der Durchgangsöffnung 10 wird gleichzeitig die Rückseite der Kontaktfläche 8 verstärkt, so daß ein sicherer Halt für den Lötkontakthöcker 20 gegeben ist. Dieser Lötkontakthöcker stellt die Verbindung zu einer nichtgezeigten Kontaktanschlußfläche eines Keramiksubstrats her, die ihrerseits ein Massepotential 9 anbietet. Somit bildet die gesamte Rückseite des Halbleiterchips 3 eine wirkungsvolle Abschirmung zum Schutz der mit aktiven Bauelementen bestückten Oberfläche 5 des Halbleiterchips 3.
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 mit Abschirmung 2 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten der 2, die gleiche Funktionen wie in 1 erfüllen, sind mit gleichen Bezugszeichen gekennzeichnet. Bei der Ausführungsform der 2 ist das in 1 zu sehende Halbleiterchips mit seinen Lötkontakthöckern auf Außenkontaktflächen 18 einer mehrlagigen Leiterplatte aufgelötet.
  • Der Zwischenraum zwischen der aktiven Oberfläche 5 des Halbleiterchips 3 ist durch eine Kunststoffvergußmasse 23 aufgefüllt. Die Seitenränder 24 und 25 der Kunststoffvergußmasse können bei Bedarf den gesamten Halbleiterchip 3 und seine Seitenränder abdecken und, falls erforderlich ist, auch über die Rückseite 6 mit der Abschirmung 2 verteilt werden. Dieses hängt von dem Anwendungsgebiet des in 2 gezeigten elektronischen Bauteils 1 ab.
  • In 2 ist eine mehrlagige Leiterplatte von einer masseführenden Leitung 22 umgeben und auf Massepotential 9 gelegt, so daß auch die Leiterbahnlagen 26 vollständig abgeschirmt sind. Ein derartiges Hochfrequenzbauelement ist somit vor elektromagnetischen Störfeldern geschützt und in vielen Bereichen einsetzbar, wie vorzugsweise als Endstufe in Mobilfunkgeräten.
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 mit Abschirmung 2 gemäß einer dritten Ausführungsform der Erfindung. In 3 werden Komponenten, welche die gleiche Funktion wie in den Ausführungsformen der 1 und der 2 erfüllen, mit gleichen Bezugszeichen bezeichnet und eine Erläuterung wird deshalb weggelassen.
  • In der Ausführungsform der Erfindung, wie in 3 gezeigt, ist eine umlaufende ringförmige Durchgangsöffnung in das Siliciumsubstrat 4 eingearbeitet worden und mit einem umlaufenden ringförmigen Lötkontakthöcker verbunden. Die Umlauföffnung 10 wurde vollständig mit Metall aufgefüllt, so daß der Randbereich 12 des Halbleitersubstrats 4 weiterhin mit dem Halbleiterchip in Verbindung steht.
  • Diese Ausführungsform hat den Vorteil, daß ein auf Massepotential liegender Massering die aktive Oberfläche 5 des Halbleiterchips 3 umgibt und gleichzeitig die passive Rückseite 6 mit einer abschirmenden Metallschicht 7 bedeckt ist. Der ringförmige Lötkontakthöcker ist über die Verbindungsleitung 17 in einer Umverdrahtungsfolie 16 mit dem AusgangsLötkon takthöcker 28 verbunden, der seinerseits über eine masseführende Leitung 22 mit dem Massepotential 9 verbunden ist.
  • Somit ist auch bei dieser Ausführungsform, die einen Halbleiterchip auf einer Umverdrahtungsfolie und eine Leiterplatte 14 aufweist, auf die das elektronische Bauteil 1 montiert ist, gegen elektromagnetische Streustrahlung abgeschirmt. Während die Umverdrahtungsfolie 16 im wesentlichen aus einem Polyimid aufgebaut ist, das mehrere Leiterbahnlagen aus Metall aufweist, ist die Leiterplatte 14 aus Leiterbahnen 21 und 22 sowie aus Durchkontakten 29 bis 34 aufgebaut. Dabei hat die Umverdrahtungsfolie die Aufgabe, die mikroskopisch kleinen, d.h. nur mit einem Lichtmikroskop meßbaren Kontaktflächen 8 des Halbleiterchips auf makroskopische Außenkontaktflächen 18 zu vergrößern, die mit bloßem Auge erkennbar sind, so daß diese makroskopischen Außenkontaktflächen 18 entsprechend sichtbare und justierbare Lötkontakthöcker 20 und 28 tragen können und in ihrer Ausdehnung den Strukturen der Leiterplatte 14 angeglichen sind.
    • 1
    elektronisches Bauteil
    2
    Abschirmung
    3
    Halbleiterchip
    4
    Halbleitersubstrat
    5
    Oberseite
    6
    Rückseite
    7
    Metallschicht
    8
    Kontaktfläche
    9
    Massepotential
    10
    Durchgangsöffnung
    11
    Metallbeschichtung
    12
    Randbereiche
    13
    Lötkontakthöcker
    14
    Leiterplatte
    15
    Keramiksubstrat
    16
    Umverdrahtungsfolie
    17
    Verbindungsleitung
    18
    Außenkontaktfläche
    19
    Lötball
    20
    Lötkontakthöcker
    21
    Leitungen einer Leiterplatte
    22
    masseführende Leitung
    23
    Kunststoffvergußmasse
    24, 25
    Ränder der Kunststoffvergußmasse
    26
    Leiterbahnlagen
    27
    ringförmiger Lötkontakthöcker
    28
    Ausgangslötkontakthöcker
    29–34
    Durchkontakte

Claims (22)

  1. Elektronisches Bauteil mit Abschirmung (2) gegen elektromagnetische Streufelder, das einen Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Oberseite (5) und einer passiven Rückseite (6) aufweist, wobei die Rückseite (6) eine Metallschicht (7) und die Oberseite (5) mindestens eine Kontaktfläche (8) aufweist, die mit einem Massepotential (9) verbunden ist, und wobei sich mindestens eine Durchgangsöffnung (10) mit Metallbeschichtung (11) von der Kontaktfläche (8) der Oberseite (5) zu der Metallschicht (7) auf der Rückseite (6) erstreckt und über die Metallbeschichtung (11) der Durchgangsöffnung (10) das Massepotential (9) der Kontaktfläche (8) auf der Oberseite (5) an der Metallschicht (7) auf der Rückseite (6) anliegt, dadurch gekennzeichnet, daß sich die Durchgangsöffnung (10) im Querschnitt V-förmig von der Rückseite (6) zur Oberseite (5) hin verjüngt.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß das Material der Metallschicht (7) und der Metallbeschichtung (11) Kupfer oder eine Kupferlegierung aufweist.
  3. Elektronisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß die Kupferlegierung als Legierungselemente Silicium und/oder Aluminium aufweist.
  4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das elektronische Bauteil (1) für eine Flip-Chip-Montagetechnik ausgelegt ist.
  5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das elektronische Bauteil (1) ein Hochfrequenzbauteil ist.
  6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die auf Massepotential (9) liegende Kontaktfläche (8) der Oberseite (5) ringförmig entlang einem Randbereich (12) der Oberseite (5) angeordnet ist.
  7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktfläche (8) auf der Oberseite (5) Lötbälle (19) oder Lötkontakthöcker (20) aufweist.
  8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das elektronische Bauteil (1) mit seinen Lötbällen (19) oder Lötkontakthöckern (13) auf einer Leiterplatte (14) oder einem Keramiksubstrat (15) montiert ist.
  9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der Oberseite (5) des elektronischen Bauteils (1) eine Umverdrahtungsfolie (16) mit Verbindungsleitungen (17) angeordnet ist, welche die Kontaktflächen (8) des Halbleiterchips (3) mit auf der Umverdrahtungsfolie (16) verteilten Außenkontaktflächen (18) verbindet, wobei die Außenkontaktflächen (18) Lotbälle (19) oder Lötkontakthöcker (20) tragen.
  10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Massepotential (9) über mindestens einen Lötkontakthöcker (19), die Umverdrahtungsfolie (16), die Kontaktfläche (8), und die Metallbeschichtung (11) der Durchgangsöffnung (10) an der Metallschicht (7) der Rückseite (6) anliegt.
  11. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit Abschirmung (2) gemäß einem der Ansprüche 1 bis 10, wobei das elektronische Bauteil (1) ein Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Oberseite (5) und einer passiven Rückseite (6) aufweist und wobei das Verfahren folgende Verfahrensschritte aufweist: a) Bereitstellen eines Halbleiterchips (3) mit Kontaktflächen (8) auf der aktiven Oberseite (5), wobei mindestens eine der Kontaktflächen (8) zum Verbinden mit einem Massepotential (9) vorgesehen ist, b) Abdecken der Rückseite (6) des Halbleiterchips (3) unter Freilassung eines Fensters zum Ätzen einer Durchgangsöffnung von der Rückseite (6) des Halbleiterchips (3) zu der Rückseite der mindestens einen Kontaktfläche (8) auf der Oberseite (5) des Halbleiterchips (3) zum Verbinden mit dem Massepotential (9), c) Aufbringen einer Metallbeschichtung auf die Rückseite (6) des Halbleiterchips (3) und die Oberflächen der Durchgangsöffnung (10).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß auf den Kontaktflächen (8) der Oberseite (5) des Halbleiterchips (3) Lötbälle (19) oder Löthöcker (20) angeordnet und aufgelötet werden.
  13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, daß beim Verbinden der Lötbälle (19) oder Löthöcker (20) mit einer Leiterplatte (14) oder einem Keramiksubstrat (15) gleichzeitig mindestens ein Löthöcker (20) mit einem Massepotential (9) verbunden wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß zunächst die Kontaktflächen (8) des Halbleiterchips (3) mit Verbindungsleitungen (17) einer Umverdrahtungsfolie (16) verbunden werden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Lötbälle (19) oder Löthöcker (20) der Umverdrahtungsfolie (16) mit Leitungen (21) einer Leiterplatte (14) oder eines Keramiksubstrats (15) verbunden werden, wobei mindestens einer der Lötbälle (19) oder der Löthöcker (20) mit einer Masse führenden Leitung (22) der Leiterplatte (14) oder des Keramiksubstrats (15) verbunden wird.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß eine ringförmige Kontaktfläche (8) im Randbereich (12) der Oberseite (5) des Halbleiterchips (3) angeordnet wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß mehrere ringförmig angeordnete Durchgangsöffnungen (10) im Randbereich (12) des Halbleiterchips (3) hergestellt werden.
  18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß eine ringförmige Durchgangsöffnung (8) von der Rückseite (6) des Halbleiterchips (3) aus zu der auf der Oberseite (5) des Halbleiterchips (3) angeordneten ringförmigen Kontaktfläche (8) geätzt wird.
  19. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß die ringförmige Durchgangsöffnung (8) gleichzeitig mit der Rückseite (6) des Halbleiterchips (3) mit einer Metallschicht (7) beschichtet wird.
  20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, daß die Metallschicht (7) auf die Rückseite (6) des Halbleiterchips (3) und auf die Oberflächen der Durchgangsöffnung (7) von der Rückseite aus aufgestäubt (aufgesputtert) wird.
  21. Verfahren nach einem der Ansprüche 11 bis 20, dadurch gekennzeichnet, daß die Metallschicht (7) auf der Rückseite (6) des Halbleiterchips (3) und in der Durchgangsöffnung (10) mittels galvanischer Abscheidung verstärkt wird.
  22. Verfahren nach einem der Ansprüche 11 bis 21, dadurch gekennzeichnet, daß die Metallschicht (7) auf der Rückseite (6) des Halbleiterchips (3) und in der Durchgangsöffnung (10) mittels Tauchmetallisierung verstärkt wird.
DE10065896A 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung Expired - Fee Related DE10065896B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10065896A DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10065896A DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10065896A1 DE10065896A1 (de) 2002-05-29
DE10065896B4 true DE10065896B4 (de) 2006-04-13

Family

ID=7669530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10065896A Expired - Fee Related DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10065896B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006012571D1 (de) 2005-04-21 2010-04-15 St Microelectronics Sa Vorrichtung zum Schutz einer elektronischen Schaltung
DE102005046737B4 (de) * 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
CN113412039A (zh) * 2020-03-17 2021-09-17 中兴通讯股份有限公司 电子设备及电子设备的制备方法
CN115799227B (zh) * 2023-01-10 2023-06-09 荣耀终端有限公司 裸芯片、芯片和电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 11068029 A-in: Patents Abstracts of Japan (1999) *

Also Published As

Publication number Publication date
DE10065896A1 (de) 2002-05-29

Similar Documents

Publication Publication Date Title
DE69935628T2 (de) Hybridmodul
DE69830883T2 (de) Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE60037990T2 (de) Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE102006007381A1 (de) Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
WO2002069618A2 (de) Digitale kamera mit einem empfindlichen sensor
DE112005002369T5 (de) Verfahren zur Herstellung eines Halbleitergehäuses und Aufbau desselben
DE19940633A1 (de) IC-Gehäuse
DE102007002707A1 (de) System-in Package-Modul
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10054964A1 (de) Beschleunigungssensor
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE112012004285T5 (de) Auf Wafer-Ebene aufgebrachte RF-Abschirmungen
DE19819217B4 (de) Leiterplatte für eine elektronische Komponente
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE19728692A1 (de) IC-Baustein
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE10065896B4 (de) Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee