DE60037990T2 - Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften - Google Patents

Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften Download PDF

Info

Publication number
DE60037990T2
DE60037990T2 DE60037990T DE60037990T DE60037990T2 DE 60037990 T2 DE60037990 T2 DE 60037990T2 DE 60037990 T DE60037990 T DE 60037990T DE 60037990 T DE60037990 T DE 60037990T DE 60037990 T2 DE60037990 T2 DE 60037990T2
Authority
DE
Germany
Prior art keywords
pcb
chip
mcm
solder
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037990T
Other languages
English (en)
Other versions
DE60037990D1 (de
Inventor
Thomas Dixon Chatham Dudderar
Dean Paul Glen Gardner Kossives
Yee Leng Berkeley Heights Low
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of DE60037990D1 publication Critical patent/DE60037990D1/de
Application granted granted Critical
Publication of DE60037990T2 publication Critical patent/DE60037990T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

  • Bereich der Erfindung
  • Diese Erfindung betrifft integrierte Schaltungsvorrichtungen und insbesondere IC-Wendemontage-Baugruppen mit verbesserten Kennwerten hinsichtlich elektromagnetischer Interferenz (EMI).
  • Hintergrund der Erfindung
  • Zum Konfektionieren von Halbleitervorrichtungen wird eine Vielfalt von Baugruppen mit integrierten Schaltungen verwendet. Seit vielen Jahren sind Doppelreihenbaugruppen (DIPs), Stiftgitter-Anordnungen (PGAs) und oberflächenbefestigte Baugruppen weithin verwendet worden. Neuere Baugruppen-Ausführungensformen verwenden Wendemontagechip-Ansätze [Flip-Chip Ansätze] und fortschrittliche Verbindungssubstrate. Vertiefte Multichip-Chipmodul-Baugruppen (MCM) sind in die Fertigung eingeführt worden, um das Baugruppenprofil zu verkleinern. Im Allgemeinen weisen Baugruppenkonstruktionen nach dem neuesten Stand der Technik infolge ihrer kurzen Verbindungslängenen in BGA- oder Kontakthöcker-Baugruppen [solder bumped packages] eine relativ gute EMI-Effizienz auf, und die kompakte Verbindungsstrategie wird durch Multichip-Module nach dem neuesten Stand der Technik ermöglicht. Da die Betriebsfrequenzen immer weiter ansteigen, leiden jedoch sogar diese Baugruppenkonstruktionen an EMI-Problemen. Betriebsfrequenzen in Drahtlos-Anwendungen liegen im Bereich von einigen Gigabit bis zu mehreren zehn Gigabit. Spezialisierte Rechenvorrichtungen werden ebenfalls bei diesen Geschwindigkeiten betrieben. Bei diesen Hochfrequenzanwendungen sind sogar die relativ kurzen Leiter von BGA- und Kontakthöcker-Baugruppen für elektromagnetische Streustrahlung empfänglich.
  • Um EMI-Probleme in IC-Baugruppen zu bekämpfen, werden EMI-Abschirmungen oft in die Baugruppenkonstruktion eingebaut. Sogenannte Faraday-Käfige in Form von Drahtgittern sind um den IC-Chip gebaut worden, um die Verbin dungen gegen Streufelder abzuschirmen. Metallbecher oder -Dosen [metal cans] sind ebenfalls zum "Einkapseln" von IC-Chips und Leitern vorgesehen. Diese Becher oder Dosen werden üblicherweise unter Verwendung von flachgeprägtem Material (typischerweise Kupfer oder Aluminium) hergestellt. Infolgedessen fügen sie Kosten, Größe und Gewicht zu der EC-Baugruppe hinzu. In einer Anstrengung, die Größe und das Gewicht des Bechers oder der Dose zu vermindern, wird Zuflucht dazu genommen, Teile des Bechers oder der Dose zu perforieren. Dieses vermindert zwar den Massegehalt des Bechers oder der Dose, jedoch nicht die Kosten. Darüberhinaus vermindert es die Wirksamkeit der EMI-Abschirmung.
  • Patent Abstracts of Japan Band 018, Nr. 480 (E-1603), (1994-09-08) und JP 06 163810 A (Song Corp.), (1994-06-10) offenbart eine Technik zum Vorsehen eines elektrostatischen Abschirmeffektes auf einem Hybrid-IC. Ein leitfähiger Elektrostatik-Abschirmbelag wird auf einer äußeren Wandoberfläche gebildet. Auf einem oberen Teil eines Substrates sind ein einen abgetreppten Teil aufweisendes Hybrid-IC in einer rechtwinkligen ebenen Form als auch ein leitfähiger Elektrostatik-Abschirmbelag, der auf dem oberen Ende und den äußeren Wandflächen gebildet ist, vorgesehen.
  • Das US Patent Nr. 5,646,828 offenbart das Zusammenfassen von Halbleiterelementen wie etwa MCM-Kacheln, zu einer Baugruppe. Die MCM-Kachel beinhaltet ein Verbindungssubstrat mit peripheren Metallisierungen und mit einem auf dem Substrat montierten IC.
  • Bekanntlich unterbricht EMI den geordneten Betrieb von nahe der Quelle der EMI angeordneten Schaltungskomponenten. Demgemäß gibt es einen identifizierbaren Bedarf, die Anfälligkeit gegenüber EMI zu vermindern.
  • Die Erfindung in Kürze
  • In Übereinstimmung mit der vorliegenden Erfindung ist eine ICM-MCM-Baugruppe gemäß Anspruch 1 vorgesehen.
  • Um eine verminderte Anfälligkeit gegenüber EMI zu erzielen, ist eine Baugruppe mit einer integrierten Schaltung konstruiert worden, welche die vorstehend umrissenen Nachteile des beschriebenen Standes der Technik vermeidet. In Übereinstimmung mit einem prinzipiellen Aspekt der Erfindung wird eine vertiefte Wendemontage-Chipbaugruppe mit einer internen EMI-Abschirmung vorgesehen, welche mit der Baugruppe selbst verbunden ist. Die Wendemontage-MCM-Kachel ist um die externen Oberflächen des Substrates herum metallisiert. Das PCB, in welches die MCM-Kachel eingelassen ist, im Folgenden als das MCM-PCB bezeichnet, ist mit einer Lötmittel-Wand entsprechend der Umfangsgestalt der MCM-Kachel versehen, und die MCM-Kachel und das MCM-PCB sind mit der den IC-Chip vollständig umgebenden Lötmittelwand zusammengeführt. Die Lötmittelwand auf dem MCM-PCB ist mit einer Masse-Ebene verbunden, welche die Ausnehmung umgibt, in welche die IC-Vorrichtung eingelassen ist beziehungsweise in welche die IC-Vorrichtungen eingelassen sind. Auf diese Weise ist die MCM-Ausnehmung vollständig gegenüber Streu-EMI isoliert.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Ansicht eines MCM mit einem eingelassenen Chip mit einer EMI-Abschirmung gemäß der Erfindung;
  • 2 ist eine schematische Ansicht ähnlich der aus 1, welche eine alternative EMI-Abschirmungs-Anordnung zeigt; und
  • 3 ist eine schematische Ansicht ähnlich derjenigen aus 1 und 2, welche eine drahtverbundene Wendemontagechip-IC-Vorrichtung zeigt, welche gemäß der Erfindung abgeschirmt ist.
  • Detaillierte Beschreibung der Erfindung
  • In der bevorzugten Ausführungsform der Erfindung ist die EMI-Metallisierungsabschirmung durch eine MCM-Baugruppe mit einem eingelassenen Wendemontage-Chip verkörpert. MCM-Baugruppen mit eingelassenem Chip gewinnen wegen der effizienten Nutzbarmachung von Verbindungssubstratfläche, ei nem niedrigen Gesamt-Baugruppenprofil und verminderter Verbindungslänge Akzeptanz in der IC-Vorrichtungs-Verbindungstechnologie. Eine Vielfalt von Optionen für Baugruppen mit vertieften Chips ist beschrieben und beansprucht in dem US-Patent Nr. 5,608,262 , ausgegeben am 04. März 1997.
  • Vertiefte Chip-Baugruppen werden durch drei Komponenten gekennzeichnet, einen primären IC-Chip, für Zwecke dieser Darstellung definiert als Komponente erster Ebene, ein MCM-Verbindungssubstrat (IS), welches entweder ein IC-Chip oder ein passives Verbindungssubstrat sein kann, hier definiert als eine Komponente zweiter Ebene, und eine gedruckte MCM-Leiterplatine (PCB), definiert als eine Komponente dritter Ebene. Diese Komponenten sind zunehmend flächenmäßig größer, so dass die Komponente(n) zweiter Ebene einen IC-Chip oder mehrere IC-Chips tragen kann/können, und die Komponenten der dritten Ebene können eine Komponente der zweiten Ebene oder mehrere Komponenten der zweiten Ebene aufnehmen. In einer Baugruppe mit drei Komponenten sind die Komponenten der ersten Ebene typischerweise mittels Wendemontage auf den Komponenten der zweiten Ebene befestigt, und die Komponenten der zweiten Ebene sind mittels Wendemontage auf den Komponenten dritter Ebene befestigt, wobei die Komponenten der ersten Ebene in Ausnehmungen, die in der Komponente der dritten Ebene gebildet sind, eingelassen sind.
  • Eine Anzahl von dieses grundlegende Konzept verwendenden Variationen ist möglich, beispielsweise dass das die dritte Ebene der MCM-Baugruppe mit vertieftem Chip bezeichnende PCB selbst als ein Zwischenverbindungs-PCB fungieren kann und an einer Platine vierter Ebene, beispielsweise einem System-PCB, angebracht sein kann, wobei die Komponenten zweiter Ebene in Ausnehmungen in der Komponente der vierten Ebene eingelassen sind. Alle der soeben beschriebenen Strukturen werden im Idealfall zum Implementieren der erfindungsgemäßen EMI-Abschirmung angepasst.
  • Unter Bezugnahme auf 1 sind die integrierten Schaltungsvorrichtungen 11, 12 und 13 als mit Wendemontage auf dem Multichip-Modul-Substrat 14 (MCM) befestigt dargestellt. Die IC-Vorrichtungen können zu Baugruppen zusammengefasst oder nicht zu Baugruppen zusammengefasst sein und sind mit Kontakthöckern an dem MCM-Substrat befestigt, typischerweise mit Mikro-Kontakthö ckern 15. Das MCM-Substrat kann eine gedruckte Epoxy-Leiterplatine (PCB) oder ein Keramik- oder Silizium-Verbindungssubstrat sein. Das MCM-Substrat 14 ist wiederum mittels Wendemontage auf einem anderen Verbindungssubstrat 16 befestigt. Das Substrat 16 ist typischerweise ein Epoxy-PCB mit einer Ausnehmung 17 zum Aufnehmen von Vorrichtungen 11, 12 und 13 auf dem MCM-Substrat 14 in einer eingelassenen Konfiguration. In der gezeigten Ausführungsform ist das PCB 16 eine Mehrebenen-Platine mit zwei Ebenen. Die MCM-Kachel, d. h. die IC-Chips und das Substrat 14, sind mit dem PCB 16 durch Kontakthöcker oder -Kugeln verbunden, in diesen Fign. durch Elemente 18 dargestellt. Wie veranschaulicht, sind die Lötmittelverbindungen 18 Signal- oder Stromversorgungs-Verbindungen. Andere Verbindungen, zum Beispiel Antennen- oder Standard-E/A-Verbindungen, sind nicht dargestellt, können aber vorhanden sein und auf die herkömmliche Weise gefertigt werden.
  • Erfindungsgemäß ist in die gezeigte Wendemontage-Baugruppe eine EMI-Abschirmung inkorporiert. Die obere Seite der Baugruppe ist mit einer Metallisierung 21 versehen, welche die gesamte Oberfläche der MCM-Kachel bedeckt, welche normalerweise exponiert ist, d. h. die Oberseite und die Seitenflächen. In dem Fall, in welchem das Substrat 14 ein Silizium-Verbindungssubstrat ist, wird die Rückseite des Substrates mit der Substrat-Masseebenenmetallisierung mit der EMI-Abschirmung kombiniert.
  • Die EMI-Abschirmungs-Metallisierung 21 kann so dick wie gewünscht sein, aber, im Gegensatz zu dem dicken Metallbecher oder der dicken Metalldose nach dem Stand der Technik kann die integrierte EMI-Abschirmung vergleichsweise sehr dünn sein, zum Beispiel kleiner als 4 μm, und vorzugsweise kleiner als 2 μm. Wie dargestellt, erstreckt sich die EMI-Metallisierung 21 entlang der Seitenwände des Substrates auf eine durchgehende Art und Weise. Die Metallisierung 21 kann durch Verdampfung oder durch andere geeignete Techniken aufgebracht werden und sie kann aus irgendeinem leitfähigen Material, zum Beispiel Ni, Al oder Cu bestehen. Sie wird vorzugsweise vor der Wendemontage-Befestigung des Substrates 14 auf dem PCB 16 aufgebracht. Alternativ kann dieser Teil der Baugruppe nach dem Zusammenbau metallisiert werden.
  • Vor der Aufschmelzlötungsbefestigung der MCM-Kachel an dem PCB 16 wird das PCB mit einer Lötmittelwand 25 versehen. Die Lötmittelwand erstreckt sich um die gesamte Peripherie der MCM-Kachel herum und kann durch eine herkömmliche Kontakthöcker-Anwendung gebildet werden, z. B. durch Siebdruck von Lötmittel-Paste auf das Substrat 16. Die Lötmittelwand wird auf der EMI-Abschirmungs-Metallisierung 27 gebildet, und die EMI-Abschirmungsmetallisierung 26 erstreckt sich unterhalb der gesamten Wand 25. Die EMI-Abschirmungs-Metallisierung weist einen Teil 27', welcher sich über die Kante des PCB 16 erstreckt, und einen Teil 27'', der sich unter der Ausnehmung 16 erstreckt, auf, so dass er sich – wie gezeigt – kontinuierlich über das Substrat 16 erstreckt und die gesamte Ausnehmung einschließt. Der Teil 27'' der EMI-Abschirmungs-Metallisierung ist zweckmäßigerweise das Standard-Zwischenebenen-Metall des Mehrebenen-PCB 16, und der Kantenmetallisierungsteil 27' kann ebenso Teil eines Standard-PCB sein.
  • Die IC-Masseverbindung zwischen dem MCM-Substrat 14 und dem PCB 16 in 1 wird durch die Lötmittelwand 25 und durch die EMI-Metallisierung einschließlich der Teile 27 und 27', durch die Kantenmetallisierung 31 und durch die Kontakthöcker/Kugeln 32 hergestellt. Das PCB 16 ist an einem System-PCB 33 mit Lötkugeln 32 befestigt dargestellt. Die Lötmittelkugeln 32 sind mittels Läufern 34 mit Systemebenen-Verbindungen verbunden. Es ist erkennbar, dass die Masse der IC-Vorrichtung einen Teil der Metallisierung der EMI-Abschirmung auf dem Verbindungssubstrat 16 mitbenutzt. Verschiedene andere Anordnungen können für Fachleute erkennbar sein.
  • Der Bodenteil 27'' der EMI-Abschirmungs-Metallisierung ist in 1 auf der Zwischenebene zwischen den beiden Ebenen des Mehrebenen-PCB und benachbart der Ausnehmung 17 gezeigt. In einer alternativen Anordnung ist die EMI-Abschirmungs-Metallisierung auf einer Ebene unterhalb der gezeigten Ebene gebildet. Beispielsweise kann die EMI-Abschirmungs-Metallisierung in einem Dreiebenen-PCB, in welchem die Ausnehmung 17 in der oberen Ebene gebildet ist, alternativ zwischen der oberen und der Zwischenebene (wie in 1 gezeigt) oder zwischen der Zwischenebene und der unteren Ebene gebildet sein. Die EMI-Abschirmungs-Metallisierung kann auch entlang der unteren Oberfläche des PCB positioniert sein. In allen diesen drei Fällen ist das wichtige Merkmal dasjenige, dass die EMI-Abschirmung eine metallische Beschichtung oder eine Zwischenebenen-PCB-Metallschicht ist, die im Wesentlichen den vertieften Teil der MCM-Baugruppe umgibt.
  • In manchen Fällen mag es wünschenswert sein, eine IC-Chipverbindung oder mehrere IC-Chipverbindungen durch die EMI-Abschirmungs-Metallisierung hindurchzuführen. Beispielsweise kann ein Stromversorgungsleiter oder ein Antennenleiter auf der oberen Oberfläche des MCM-Substrates vorgesehen sein und sich durch das Substrat 14 zu den IC-Vorrichtungen 11 bis 13 erstrecken. In derartigen Fällen ist ein Teil der EMI-Abschirmungs-Metallisierung durch die Verbindung(en) durchlöchert und von diesen elektrisch isoliert. Demgemäß ist die EMI-Abschirmungs-Metallisierung als "im Wesentlichen" das MCM-Substrat umgebend spezifiziert. Es wird erwartet, dass die durch die EMI-Abschirmung hindurch in den vorgesehenen E/A-Zugriff involvierte Fläche kleiner als 10% der Fläche der EMI-Abschirmung ausmachen wird.
  • Die bevorzugte Technik zum Zusammenbau der erfindungsgemäßen Baugruppe besteht darin, die Lötmittel-Wand 25 auf dem Verbindungssubstrat 16 vorzusehen und sowohl die Lötmittel-Verbindungs-Anhänge 18 als auch die Lötmittelwand 25 in derselben Aufschmelzlötungs-Operation mit einer Aufschmelzlötung zu verbinden. Eine andere Möglichkeit besteht darin, ein pulverschmelzendes Lötmittel für die Lötmittelwand 25 zu verwenden und die Vorrichtungsverbindungen in einer ersten Aufschmelzlötungsoperation zu befestigen. Die Baugruppe kann an diesem Punkt getestet werden, und die EMI-Abschirmungs-Metallisierung kann durch Aufschmelzlöten der Lötmittelwand in einer zweiten Aufschmelzlötungsoperation vervollständigt werden.
  • Die in dieser Spezifikation beschriebenen Kontakthöcker oder -Kugeln können durch irgendeine geeignete Technik wie etwa Kugelplatzierung und Lötmittelpastendruck gebildet werden. Die Dicke eines typischen Kontakthöckers für diese Applikation beträgt 5–30 mils. Beispiele von Lötmittelzusammensetzungen, die erfolgreich in den hier beschriebenen Prozessen verwendet werden können, sind in der folgenden Tabelle angegeben: Tabelle I
    Zusammensetzung Sn Pb Bi solidus °C liquidus °C
    I 63 37 183 183
    II 42 58 138 138
    III 43 43 14 143 143
  • In der Ausführungsform, bei der das Lötmittel für die Lötmittelwand ein höherschmelzendes Lötmittel ist, können die in der folgenden Tabelle angegebene Zusammensetzungen geeignet sein: Tabelle II
    Zusammensetzung Sn Pb Ag Sb solidus °C liquidus °C
    I 95 5 235 240
    II 96,5 3.5 221 221
    III 10 90 275 302
  • Die Liquidus-Punkte der Lötmittel für die IC-Verbindung sollten niedriger sein als die Solidus-Punkte der hochschmelzenden Lötmittel für die Lötmittelwand.
  • Es wird bevorzugt, dass die Differenz zwischen den Solidus-Temperaturen des verbindenden Lötmittels mindestens 20°C betragen sollte und bevorzugterweise mindestens 40°C niedriger sein sollte als die Liquidus-Temperaturen des Fülllötmittels. Es kann aus den Tabellen geschlussfolgert werden, dass übliche Verbindungslötmittel Liquidus-Temperaturen unterhalb von 190°C aufweisen.
  • Die Zusammensetzungen in der Tabelle mit hohem Schmelzpunkt weisen Solidus-Temperaturen oberhalb von 220°C auf. Im Allgemeinen wird das hochschmelzende Lötmittel für die Zwecke der Erfindung eine Solidus-Temperatur oberhalb von 200°C aufweisen.
  • Eine alternative Anordnung für die EMI-Abschirmungs-Metallisation ist in 2 dargestellt. Hier erstreckt sich die EMI-Abschirmungs-Metallisation entlang der Innenseiten-Wand der Ausnehmung 17 wie bei 41 gezeigt und verbindet sich mit der Abschirmungs-Metallisation 27'' der EMI-Ausnehmung wie in der Anordnung aus 1. Hier ist das Systemebenen-PCB aus Gründen der Vereinfachung fortgelassen worden.
  • Da die erfindungsgemäße Anordnung der EMI-Abschirmung so kompakt und wirksam ist, können vorteilhafterweise Vorrichtungen, die normalerweise nicht in einer EMI-empfindlichen Anwendung oder in einem EMI-empfindlichen Umfeld verwendet werden würden, verwendet werden. Beispielsweise sind mit Draht verbundene IC-Vorrichtungen typischerweise relativ robust und kosteneffektiv. Drahtverbindungsleiter sind jedoch lang und extrem empfindlich gegenüber EMI. Das EMI-Problem kann für zahlreiche Anwendungen überwunden werden, wenn es mit der EMI-Abschirmung gemäß der Erfindung wie in 3 gezeigt verwendet wird. 3 zeigt einen drahtbefestigten IC 61, der an einem Verbindungssubstrat 62 befestigt ist, und das Substrat 62 ist per Wendemontage mit dem Verbindungs-PCB 64 verbunden. Der IC 61 ist mit dem Substrat 62 mit Drahtverbindungen 63 verbunden. Die EMI-Abschirmungs-Metallisierung ist im Wesentlichen dieselbe wie die in 1 gezeigte, umfassend eine Metallisierung 21, eine Lötmittelwand 25 und PCB-Metallisierung 27, 27' sowie 27''.
  • Die MCM-Kachel ist als IC-Vorrichtungen 11 umfassend gezeigt und beschrieben, 12 und 13. Zusätzlich können passive oder andere Komponenten an der MCM-Kachel befestigt und in die Ausnehmung auf eine Art und Weise, die ähnlich zu derjenigen ist, die im Zusammenhang mit den Vorrichtungen 11, 12 und 13 gezeigt ist, vertieft werden.
  • Wie vorher dargelegt, ist das bevorzugte Substrat für die MCM-Kachel Silizium, und die Metallschicht 21, die in dem Fall bevorzugt wird, ist eine Kombination von Al als die primäre Massenebenenschicht, beschichtet mit Cr-Cu-Cr zum Befestigen an der Lötmittelwand 25. Die Cr-Cu-Cr-Schicht ist bevorzugterweise dieselbe wie unter der Kontakthöcker-Metallisierung, die typischerweise in Wendemontage-Kontakthöcker-Verbindungen des MCM-Substrates mit der PCB verwendet wird. Um das lokalisierte oder selektive Aufbringen von Lötmit tel auf die Anordnung von MCM-Lötmittel-Kontakthöcker-Kontaktpads zu erleichtern und um die Lötmittelwand an die Seiten der MCM haften zu lassen, sollten die Oberflächen der Pads und der Seiten der MCM mit Lötmittel benetzbar sein. Die Standard-Masseebene für das MCM-Substrat ist Aluminium, und es ist wohlbekannt, dass Aluminium nicht ein wünschenswertes Material zum Verlöten ist. Demzufolge besteht die Praxis in der Industrie darin, eine Metallbeschichtung auf die Teile des Aluminiums aufzubringen, die zu löten sind, und eine Aufschmelzlötung des Lötmittels auf der Beschichtung durchzuführen. Diese Beschichtung wird als Kontakthöcker-Unterwärts-Metallisierung [under bump metallization] (UBM) bezeichnet. Das Metall oder die Metalle, die in der UMB-Technologie verwendet werden, müssen gut auf Aluminium haften, durch typische Lötmittelrezepturen benetzbar sein, und sie müssen hochleitfähig sein. Eine Struktur, welche diese Erfordernisse erfüllt, ist eine Zusammensetzung aus Chrom und Kupfer. Chrom wird zuerst abgelagert, um an dem Aluminium zu haften, und Kupfer wird über dem Chrom aufgebracht, um eine mit Lötmittel benetzbare Oberfläche zur Verfügung zu stellen. Chrom ist dafür bekannt, dass es gut auf einer Vielfalt von Materialien haftet, sowohl organischen als auch anorganischen. Demgemäß haftet es gut auf dielektrischen Materialien, beispielsweise SiO2, SINCAPS, Polyamiden, etc., üblicherweise verwendet beim Verarbeiten von ICs, als auch auf Metallen wie Kupfer und Aluminium. Lötmittellegierungen lösen jedoch Kupfer auf und benetzen Chrom nicht. Daher wird sich eine dünne Schicht aus Kupfer direkt auf Chrom in dem geschmolzenen Lötmittel auflösen, und das Lötmittel wird dann die Chromschicht nicht benetzen. Um die Interface-Integrität zwischen dem Lötmittel und dem UBM sicherzustellen, wird typischerweise eine Verbindungs- oder Legierungsschicht aus Chrom und Kupfer zwischen der Chromschicht und der Kupferschicht verwendet.
  • Die vorstehend erwähnten Schichten werden herkömmlicherweise durch Aufstäuben aufgebracht, so dass einige Optionen für ihre Ablagerung bequem verfügbar sind. Die Schicht kann von einem Legierungsziel zerstäubt werden. Sie kann unter Verwendung eines Chrom-Zieles zerstäubt werden, dann auf ein Kupferziel wechseln. Oder sie kann unter Verwendung getrennter Chrom- und Kupfer-Ziele aufgestäubt werden, und übergehen zwischen den beiden. Die letztgenannte Option liefert eine Schicht mit einer abgestuften Zusammensetzung und stellt die bevorzugte Technik dar.
  • Die EMI-Metallisierung auf der PCB-Seite der Struktur ist typischerweise aus Kupfer und kann direkt durch Aufschmelzlöten oder andere Verfahren verlötet werden.

Claims (6)

  1. Eine IC-MCM-Baugruppe, aufweisend: a) eine Leiterplatine PCB (16) mit einer oberen Oberfläche und einer unteren Oberfläche und einer Kante zwischen der oberen Oberfläche und der unteren Oberfläche und mit einer in der oberen Oberfläche gebildeten Ausnehmung, wobei die Ausnehmung eine Seitenwand-Oberfläche und eine Bodenfläche aufweist, und mit einer Anordnung erster PCB-Verbindungsstellen auf der Oberseite der PCB, b) ein Multichip-Modul MCM, aufweisend: i. einen Verbindungsträger IS (14) mit einer Oberseite und einer Unterseite und einer Umfangskante zwischen der Oberseite und der Unterseite, wobei der IS eine erste Anordnung von IS-Verbindungsstellen (15) aufweist, die auf der Unterseite angeordnet und für die Verbindung mit einem IC-Chip geeignet sind, ii. eine zweite Anordnung von IS-Verbindungsstellen (18) auf der Unterseite des Verbindungsträgers, wobei die zweite Anordnung von IS-Verbindungsstellen zur Verbindung mit der ersten Anordnung von PCB-Verbindungsstellen geeignet ist, und iii. mindestens einen IC-Chip (13) mit einer Anordnung von IC-Chip-Verbindungsstellen auf dem IC-Chip, wobei der IC-Chip mittels Wendemontage an der Unterseite des IS befestigt ist, wobei die Anordnung von Chip-Verbindungsstellen an einer ersten Anordnung von IS-Verbindungsstellen befestigt ist, wobei der IC-Chip sich in die Ausnehmung erstreckt, wobei das MCM durch die zweite Anordnung von IS-Verbindungsstellen, die an der zweiten Anordnung von PCB-Verbindungsstellen befestigt ist, mit der mit der PCB verbunden ist, wobei dazwischen ein Abstand verbleibt, wobei die Erfindung gekennzeichnet ist durch eine erste elektromagnetische Interferenz-EMI-Metallschicht (27, 27', 27'' oder 27, 41, 27''), die die Ausnehmung einfaßt, und durch eine zweite EMI-Metallschicht (21), die die Oberseite und die Umfangskante des IS bedeckt, einen Abstand zwischen der ersten EMI-Metallschicht und der zweiten EMI-Metallschicht lassend, und durch eine Lötmittelwand (25) auf der PCB, die sich um den IS herum erstreckt und an der Umfangskante des IS und an der PCB angebracht ist, um den Abstand zwischen der ersten EMI-Metallschicht und der zweiten EMI-Metallschicht vollständig einzufassen.
  2. IC-MCM-Baugruppe nach Anspruch 1, wobei die PCB ein Mehrebenen-PCB mit mindestens zwei Platinenebenen und einer leitfähigen Schicht dazwischen ist.
  3. IC-MCM-Baugruppe nach Anspruch 2, wobei die erste EMI-Metallschicht sich von der Lötmittelwand über die Kante erstreckt und die leitfähige Schicht der Mehrebenen-PCB kontaktiert, wodurch die leitfähige Schicht einen Teil der ersten EMI-Metallschicht umfasst.
  4. IC-MCM-Baugruppe nach Anspruch 2, wobei die erste EMI-Metallschicht sich von der Lötmittelwand über die Seitenwand der Ausnehmung erstreckt und die leitfähige Schicht der Mehrebenen-PCB kontaktiert, wodurch die leitfähige Schicht einen Teil der ersten EMI-Metallschicht umfasst.
  5. IC-MCM-Baugruppe nach Anspruch 1, wobei der IC-Chip mit Draht an dem IS befestigt ist.
  6. IC-MCM-Baugruppe nach Anspruch 1, wobei die zweite Anordnung von IS-Verbindungsstellen mit der zweiten Anordnung von IPCB-Verbindungsstellen mit einem ersten Lotmaterial befestigt ist und wobei die Lötmittelwand ein zweites Lotmaterial beinhaltet, wobei die Solidus-Temperatur des zweiten Lotmaterials mindestens 20°C größer als die Liquidus-Temperatur des ersten Lotmaterials ist.
DE60037990T 1999-09-22 2000-09-11 Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften Expired - Lifetime DE60037990T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/401,690 US6297551B1 (en) 1999-09-22 1999-09-22 Integrated circuit packages with improved EMI characteristics
US401690 1999-09-22

Publications (2)

Publication Number Publication Date
DE60037990D1 DE60037990D1 (de) 2008-03-27
DE60037990T2 true DE60037990T2 (de) 2009-02-05

Family

ID=23588807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037990T Expired - Lifetime DE60037990T2 (de) 1999-09-22 2000-09-11 Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften

Country Status (4)

Country Link
US (1) US6297551B1 (de)
EP (1) EP1089336B1 (de)
JP (1) JP3590340B2 (de)
DE (1) DE60037990T2 (de)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US20030214800A1 (en) 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
JP3655181B2 (ja) * 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US7369090B1 (en) 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
KR20040025680A (ko) * 2001-05-17 2004-03-24 사이프레스 세미컨덕터 코포레이션 볼 그리드 어레이 안테나
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
GB2378042A (en) * 2001-07-24 2003-01-29 Ubinetics Ltd Fixing mechanical parts to PCBs
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6998292B2 (en) * 2001-11-30 2006-02-14 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US6606251B1 (en) 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US6949992B2 (en) 2002-03-20 2005-09-27 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
US20030213619A1 (en) * 2002-05-14 2003-11-20 Denzene Quentin S. Ground discontinuity improvement in RF device matching
US7109830B2 (en) 2002-08-26 2006-09-19 Powerwave Technologies, Inc. Low cost highly isolated RF coupler
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
GB2393326A (en) * 2002-09-21 2004-03-24 Hewlett Packard Co Shielding electronic devices from electromagnetic radiation
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
KR100521279B1 (ko) * 2003-06-11 2005-10-14 삼성전자주식회사 적층 칩 패키지
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
US7186924B2 (en) * 2003-10-21 2007-03-06 International Business Machines Corporation Dielectric structure for printed circuit board traces
US6909043B1 (en) 2003-11-12 2005-06-21 Sun Microsystems, Inc. EMI seal for system chassis
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
TWI247371B (en) * 2004-02-06 2006-01-11 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
DE102004014439A1 (de) * 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
US7239507B1 (en) 2004-03-24 2007-07-03 Sun Microsystems, Inc. Slot frame with guide tabs for reducing EMI gaps
CN100362666C (zh) * 2004-03-24 2008-01-16 宏齐科技股份有限公司 光感测芯片的封装结构及其制造方法
US7190053B2 (en) * 2004-09-16 2007-03-13 Rosemount Inc. Field device incorporating circuit card assembly as environmental and EMI/RFI shield
EP1818979B1 (de) * 2004-12-02 2012-07-04 Murata Manufacturing Co., Ltd. Elektronisches bauelement und verfahren zu dessen herstellung
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US20070014095A1 (en) * 2005-07-12 2007-01-18 Weiss Roger E High-performance separable electrical device/printed circuit board interconnection
US20070023203A1 (en) * 2005-07-26 2007-02-01 Leizerovich Gustavo D Method and system for customized radio frequency shielding using solder bumps
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
SG136009A1 (en) 2006-03-29 2007-10-29 Micron Technology Inc Packaged microelectronic devices recessed in support member cavities, and associated methods
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
JP4793099B2 (ja) * 2006-05-31 2011-10-12 日立電線株式会社 光モジュール
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
KR100840788B1 (ko) * 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US8208266B2 (en) * 2007-05-29 2012-06-26 Avx Corporation Shaped integrated passives
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
CN101878527B (zh) 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US8144479B2 (en) * 2007-12-24 2012-03-27 Universal Scientific Industrial Co., Ltd. Wireless communication module
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
EP2333828B1 (de) * 2008-09-05 2019-11-20 Mitsubishi Electric Corporation Hochfrequenzschaltungsgehäuse und sensormodul
JP2010212609A (ja) * 2009-03-12 2010-09-24 Panasonic Corp 接続構造体、回路装置、及び電子機器
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US7902851B2 (en) * 2009-06-10 2011-03-08 Medtronic, Inc. Hermeticity testing
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US8592957B2 (en) 2009-08-18 2013-11-26 Nec Corporation Semiconductor device having shield layer and chip-side power supply terminal capacitively coupled therein
US7978940B2 (en) * 2009-09-14 2011-07-12 Tyco Electronics Services Gmbh Self-aligned carrier assembly for optical device supporting wafer scale methods
US20110084406A1 (en) * 2009-10-13 2011-04-14 Sony Corporation Device and interconnect in flip chip architecture
US8502735B1 (en) 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8461698B1 (en) * 2010-09-28 2013-06-11 Rockwell Collins, Inc. PCB external ground plane via conductive coating
TWI491009B (zh) * 2010-10-08 2015-07-01 晶片級電磁干擾屏蔽結構及製造方法
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US9693492B2 (en) 2011-04-14 2017-06-27 Mitsubishi Electric Corporation High-frequency package
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US8742570B2 (en) * 2011-09-09 2014-06-03 Qualcomm Mems Technologies, Inc. Backplate interconnect with integrated passives
US10748867B2 (en) * 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
EP2739126B1 (de) * 2012-11-30 2021-06-30 Airbus Operations GmbH Elektronische Vorrichtung
EP2943980B1 (de) 2013-01-09 2020-08-19 NXP USA, Inc. Elektronische hochfrequenzvorrichtung
US8853844B2 (en) * 2013-02-07 2014-10-07 Inpaq Technology Co., Ltd. Multifunction semiconductor package structure and method of manufacturing the same
US8972921B2 (en) 2013-03-14 2015-03-03 International Business Machines Corporation Symmetric placement of components on a chip to reduce crosstalk induced by chip modes
US8865537B2 (en) 2013-03-14 2014-10-21 International Business Machines Corporation Differential excitation of ports to control chip-mode mediated crosstalk
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
JP6274917B2 (ja) * 2014-03-11 2018-02-07 三菱電機株式会社 高周波パッケージ
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
WO2016118209A2 (en) 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
FR3031256B1 (fr) * 2014-12-30 2017-01-13 Thales Sa Boitier hyperfrequence a encombrement reduit en surface et montagne d'un tel boitier sur un circuit.
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
CN108701681B (zh) * 2016-02-15 2021-04-27 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
US9721923B1 (en) 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
US10477737B2 (en) * 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10404186B2 (en) 2016-10-27 2019-09-03 General Electric Company Power module systems and methods having reduced common mode capacitive currents and reduced electromagnetic interference
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US20180233423A1 (en) * 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
TWI653919B (zh) * 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
US10548249B2 (en) * 2017-09-27 2020-01-28 Intel Corporation Shielding in electronic assemblies
KR102504293B1 (ko) * 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
TWI662664B (zh) * 2018-07-31 2019-06-11 韓商斗星產業股份有限公司 半導體固定用磁性帶
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN113766818A (zh) * 2021-08-06 2021-12-07 展讯通信（上海）有限公司 多层堆叠封装组件及多层组件的封装方法
CN116941021A (zh) 2022-08-17 2023-10-24 深圳新声半导体有限公司 射频前端模组及其制作方法、通讯装置
CN115064450B (zh) * 2022-08-17 2022-12-02 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010764A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
JPH0775279B2 (ja) * 1987-06-25 1995-08-09 イビデン株式会社 半導体装置
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH06163810A (ja) * 1992-11-25 1994-06-10 Sony Corp ハイブリッドｉｃ面実装用リードブロック
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US6201403B1 (en) * 1997-09-22 2001-03-13 Nortel Networks Limited Integrated circuit package shielding characterization method and apparatus
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding

Also Published As

Publication number Publication date
EP1089336A2 (de) 2001-04-04
DE60037990D1 (de) 2008-03-27
EP1089336B1 (de) 2008-02-13
JP3590340B2 (ja) 2004-11-17
JP2001135775A (ja) 2001-05-18
US6297551B1 (en) 2001-10-02
EP1089336A3 (de) 2005-07-20

Similar Documents

Publication Publication Date Title
DE60037990T2 (de) Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften
DE69232912T2 (de) Halbleitergehäuse
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
US6740980B2 (en) Semiconductor device
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE19940633A1 (de) IC-Gehäuse
US5926731A (en) Method for controlling solder bump shape and stand-off height
DE102007002707A1 (de) System-in Package-Modul
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102016102476B4 (de) Halbleiteranordnung, die einen mehrschichtigen Träger aufweist
DE69907263T2 (de) Löthöcker mit niedriger alphastrahlungsemission
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
US6184581B1 (en) Solder bump input/output pad for a surface mount circuit device
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
8364 No opposition during term of opposition