TWI570854B - 具中空腔室之半導體封裝結構及其下基板及製程 - Google Patents

具中空腔室之半導體封裝結構及其下基板及製程 Download PDF

Info

Publication number
TWI570854B
TWI570854B TW104125879A TW104125879A TWI570854B TW I570854 B TWI570854 B TW I570854B TW 104125879 A TW104125879 A TW 104125879A TW 104125879 A TW104125879 A TW 104125879A TW I570854 B TWI570854 B TW I570854B
Authority
TW
Taiwan
Prior art keywords
outer side
hollow chamber
exposed area
semiconductor package
area
Prior art date
Application number
TW104125879A
Other languages
English (en)
Other versions
TW201707152A (zh
Inventor
施政宏
謝永偉
林淑真
何馥言
陳彥廷
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW104125879A priority Critical patent/TWI570854B/zh
Priority to CN201510514542.5A priority patent/CN106449534B/zh
Priority to CN201520631597.XU priority patent/CN204857703U/zh
Priority to JP2015177645A priority patent/JP6140779B2/ja
Priority to US14/848,439 priority patent/US9508676B1/en
Priority to KR1020150128719A priority patent/KR101662558B1/ko
Priority to SG10201507864VA priority patent/SG10201507864VA/en
Application granted granted Critical
Publication of TWI570854B publication Critical patent/TWI570854B/zh
Publication of TW201707152A publication Critical patent/TW201707152A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

具中空腔室之半導體封裝結構及其下基板及製程
本發明是有關一種半導體封裝結構，特別是一種具中空腔室之半導體封裝結構。
習知微機電(MEMS, Micro-electromechanical Systems)封裝製程係於基板上形成連接部，並將電子元件(如電阻器、電晶體、射頻裝置、積體電路或電容器)設置於基板，利用網版印刷方式將錫膏塗佈於基板之連接部表面，再將蓋體置於基板之連接部上以熱壓合製程進行封裝，使得基板與蓋體之間形成空腔，電子元件可於空腔中穩定操作，但受限於網版印刷製程需要較大之面積進行錫膏塗佈，使得習知基板無法以微間距結構進行封裝，因此發展微間距基板結構，以大幅縮小整體封裝尺寸是微機電封裝製程的一重要課題。
本發明之主要目的在於藉由迴焊焊球而於下基板之下金屬層形成接合層，再透過接合層使下基板與上基板互相接合，並以下金屬層之角隅的特殊結構避免接合層於成形過程中產生溢流或表面起伏的現象，而能避免污染並提高接合層表面共面性(Coplanarity)。
本發明之一種具中空腔室之半導體封裝結構包含一下基板、一接合層及一上基板，該下基板具有一下底板及一下金屬層，該下底板具有一表面，該表面具有一設置區、至少一第一顯露區及一第二顯露區，該設置區為一封閉迴路，且該設置區圍繞該第二顯露區，該下金屬層形成於該設置區，該下金屬層具有至少一角隅，該角隅具有一第一外側面、一第二外側面及一外連接面，該外連接面連接該第一外側面及該第二外側面，且該外連接面位於該第一外側面及該第二外側面之間，該第一外側面具有一第一底邊，該第一底邊具有一第一端點，該第一端點延伸形成一第一延伸線，該第二外側面具有一第二底邊，該第二底邊具有一第二端點，該第二端點延伸形成一第二延伸線，該第一延伸線及該第二延伸線相交形成一相交點，連接該相交點、該第一端點及該第二端點所形成之區域為該第一顯露區，該接合層形成於該下金屬層上，該上基板具有一接合表面，該接合表面連接該接合層，使該上基板及該下基板之間形成一中空腔室。
本發明藉由迴焊該些焊球所形成的該接合層連接該下基板及該上基板，以形成密閉的該中空腔室用以容納一電子元件，並利用焊球迴焊製程使該下金屬層寬度得以降低，進而縮小該具中空腔室之半導體封裝結構的尺寸，且該下金屬層之該角隅可避免因該接合層溢流所導致的污染問題，或是因該接合層共面性不佳所導致的密合度問題，因此可提高該具中空腔室之半導體封裝結構良率。
請參閱第1圖，其為本發明之第一實施例，一種具中空腔室之半導體封裝製程10之流程圖，該具中空腔室之半導體封裝製程10包含「提供下底板」之步驟11、「形成下金屬層於設置區」之步驟12、「設置焊球於下金屬層」之步驟13、「迴焊焊球」之步驟14及「將上基板與下基板進行連接」之步驟15。
請參閱第1及2圖，於步驟11中提供一下底板110，該下底板110可選自於矽、陶瓷、玻璃、金屬、高分子材料或其他半導體材料，請參閱第2圖， 該下底板110具有一表面111，該表面111具有一設置區111a、至少一第一顯露區111b及一第二顯露區111c，該設置區111a為一封閉迴路，且該設置區111a圍繞該第二顯露區111c，一電子元件E設置於該第二顯露區111c。
請參閱第1及3圖，於步驟12中形成一下金屬層120於該設置區111a，該下底板110及該下金屬層120形成一下基板100，在本實施例中，該下金屬層120係以光阻製程及電鍍/化學鍍製程形成於該設置區111a，該下金屬層120可為多層金屬層堆疊或合金結構，用以提供黏附、潤濕及阻障等功效，其中，該下金屬層120包含鈦(Ti)、鈦/鎢(Ti/W)、銅(Cu)、鉻(Cr)及鎳/釩(Ni/V)等金屬材料。
請參閱第3圖，該下金屬層120具有至少一角隅121，在本實施例中，該下金屬層120具有四個角隅121，該角隅121具有一第一外側面121a、一第二外側面121b及一外連接面121c，該外連接面121c可為平面或弧面，在本實施例中，該外連接面121c為平面，該外連接面121c連接該第一外側面121a及該第二外側面121b，且該外連接面121c位於該第一外側面121a及該第二外側面121b之間，該第一外側面121a具有一第一底邊S1，該第一底邊S1具有一第一端點P1，該第一端點P1延伸形成一第一延伸線L1，該第二外側面121b具有一第二底邊S2，該第二底邊S2具有一第二端點P2，該第二端點P2延伸形成一第二延伸線L2，該第一延伸線L1及該第二延伸線L2相交形成一相交點P，連接該相交點P、該第一端點P1及該第二端點P2所形成之區域為該第一顯露區111b，在本實施例中，該下底板110之該表面111相對於該下金層120之該角隅121具有四個該第一顯露區111b。
請參閱第3圖，在本實施例中，該下金屬層120之該角隅121另具有相對於該第一外側面121a的一第一內側面121d及相對於該第二外側面121b的一第二內側面121e，該第一內側面121d實質上與該第一外側面121a平行，該第二內側面121e實質上與該第二外側面121b平行，該第一內側面121d及該第二內側面121e面向該第二顯露區111c，該第一外側面121a及該第一內側面121d之間具有一第一寬度W1，該第一寬度W1為該第一外側面121a及該第一內側面121d之最短距離，該第二外側面121b及該第二內側面121e之間具有一第二寬度W2，該第二寬度W2為該第二外側面121b及該第二內側面121e之最短距離，在本實施例中，該第一寬度W1實質上等於該第二寬度W2，且該第一寬度W1及該第二寬度W2介於150μm至400μm之間，該第二顯露區111c之邊緣及該外連接面121c之間具有一連接寬度W，該連接寬度W為該第二顯露區111c之邊緣及該外連接面121c之最短距離，在本實施例中，該第一寬度W1與該連接寬度W之比率介於1:0.8至1:1.4之間，且該第二寬度W2與該連接寬度W之比率介於1:0.8至1:1.4之間。
請參閱第1、4及5圖，於步驟13中設置複數個焊球B於該下金屬層120上，各該焊球B具有一直徑D，相鄰的兩個焊球B之間具有一間距G，該間距G不小於各該焊球B之該直徑D的一半，以避免植球過程中相鄰的兩個焊球B發生碰撞而偏離定位，此外，若相鄰的兩個焊球B之該間距G過大時，則會造成相鄰的兩個焊球B於迴焊後無法相互連接而形成縫隙，在本實施例中，各該焊球B之該直徑D與相鄰的兩個焊球B間的該間距G之間的比率介於1:0.5至1:3之間，較佳地，各該焊球B可選自於錫(Sn)、鉍(Bi)、銦(In)、金/錫(Au/Sn)、錫/銀(Sn/Ag)、錫/銅(Sn/Cu)、錫/鉍(Sn/Bi)、錫/銀/銅(Sn/Ag/Cu)、錫/銀/鉍(Sn/Ag/Bi)或錫/銀/銅/銻(Sn/Ag/Cu/Sb)等無鉛錫球。
請參閱第1及6圖，於步驟14中迴焊該些焊球B，使該些焊球B熔化並互相連接，以形成一接合層200於該下金屬層120上，該接合層200因表面張力而形成一球形表面，在本實施例中，該接合層200完全覆蓋該下金屬層120之表面，其中，迴焊溫度決定於該些焊球B之熔點，較佳地，迴焊溫度高於該些焊球B之熔點0度至80度之間，以確保該些焊球B於迴焊過程中能完全熔化，此外，當各該焊球B之該直徑D過大時，會使得迴焊後所形成的該接合層200溢出該下金屬層120之表面，而污染該電子元件E或整體封裝結構，反之，當各該焊球B之該直徑D過小時，會使得迴焊後所形成的該接合層200無法完全覆蓋該下金屬層120之表面，請參閱第5圖，在本實施例中，各該焊球B之該直徑D與該第一寬度W1之間的比率介於1:0.5至1:3之間，以避免上述情形發生。
請參閱第1及7圖，於步驟15中將一上基板300與該下基板100進行連接，該上基板300及該下基板100以迴焊製程或熱壓合製程進行連接，該上基板300具有一接合表面310，該上基板300之該接合表面310連接該接合層200，使得該上基板300及該下基板100之間形成一中空腔室C，該中空腔室C用以容置該電子元件E，使該電子元件E與外界環境隔離，以提高該電子元件E之穩定性，在本實施例中，該上基板300具有一上金屬層320，該上金屬層320形成於該接合表面310，因此，當該上基板300與該下基板100連接時，該上基板300之該接合表面310經由該上金屬層320連接該接合層200，其中，該上金屬層320包含鈦(Ti)、鈦/鎢(Ti/W)、銅(Cu)、鉻(Cr)及鎳/釩(Ni/V)等金屬材料，用以提供黏附、潤濕及阻障等功效。
由於迴焊該些焊球B所形成的該接合層200於該下金屬層120上具有良好的流動性，因此該接合層200可朝任一方向流動以完全覆蓋該下金屬層120，當該接合層200流動至該下金屬層120之該角隅121時，藉由該角隅121之該外連接面121c的設置，使得該接合層200於該角隅121維持良好的流動性，避免該接合層200於該角隅121產生堆積現象，以提高該接合層200之共面性(Coplanarity)，進而提高該下基板100與該上基板300之密合度。
請參閱第8圖，為本發明之第二實施例，其與第一實施例之差異在於該下金屬層120之該角隅121另具有相對於該外連接面121c的一內連接面121f，該內連接面121f可為平面或弧面，在本實施例中，該內連接面121f為一平面，且該內連接面121f實質上與該外連接面121c平行，該內連接面121f連接該第一內側面121d及該第二內側面121e，且該內連接面121f位於該第一內側面121d及該第二內側面121e之間，該內連接面121f及該外連接面121c之最短距離實質上等於該連接寬度W(該第二顯露區111c之邊緣及該外連接面121c之最短距離)，其中，該內連接面121f及該第一內側面121d之間具有一夾角θ，該夾角θ小於180度，藉由該內連接面121f的設置，使得該連接寬度W實質上等於該第一寬度W1及該第二寬度W2，而可進一步地提高該接合層200的共面性。
請參閱第9圖，其為本實施例之對照組下基板的掃描式電子顯微鏡(SEM)影像，用以顯示該接合層200於對照組下基板對角線位置的高度分佈，對照組下基板的角隅不具有本實施例之該外連接面121c及該內連接面121f，因此對照組下基板的角隅為直角結構，由圖可知，迴焊後所形成的該接合層200於對照組下基板的角隅內側產生堆積現象，因此該接合層200於對照組下基板的角隅形成內外不對稱結構，而不對稱的接合層會影響該接合層200的共面性及基板封裝密合度。
請參閱第10圖，其為本實施例之該下基板100的掃描式電子顯微鏡(SEM)影像，用以顯示該接合層200於該下基板100對角線位置的高度分佈，由圖可知，迴焊後所形成之該接合層200於該角隅121內外側呈現對稱結構，證明該 角隅121之該外連接面121c及該內連接面121f可避免該接合層200產生堆積現象。因此該角隅121可提高該接合層200之共面性，進而提高該下基板100與該上基板300之密合度，在本實施例中，該接合層200的共面性為1.7μm，而對照組下基板之該接合層200的共面性為10.2μm，由此可知，藉由本案之該外連接面121c及該內連接面121f的設置可有效提高該接合層200之共面性。
請參閱第11圖，為本發明之第三實施例，其與該第一實施例之差異在於該下底板110之該表面111另具有一第三顯露區111d，該第三顯露區111d圍繞該設置區111a及該第一顯露區111b，且該第一顯露區111b位於該第三顯露區111d及該設置區111a之間，藉由該第三顯露區的111d的設置可讓封裝製程中具有一裕度，可提高封裝製程的良率。
請參閱第12圖，為本發明之第四實施例，其與該第一實施例之差異在於該下基板100之該下底板110另具有一下凸出部112，該設置區111a及該第一顯露區111b位於該下凸出部112之表面，請參閱第13圖，為本發明之第五實施例，其與該第一實施例之差異在於該上基板300另具有一上底板330，該上底板330具有一上凸出部331，該接合表面310為該上凸出部331之表面，本發明之該第四實施例及該第五實施例藉由該下凸出部112或該上凸出部331的設置以提高該中空腔室C的高度，可容置高度較高或是需要垂直作動的該電子元件E。
本發明藉由步驟11至步驟15之封裝製程形成一具中空腔室之半導體封裝結構A，其中該下基板100藉由迴焊該些焊球B所形成的該接合層200與該上基板300連接，由於該些焊球B之該直徑D可達微米等級，因此可有效降低該下金屬層120之寬度，進而縮小該具中空腔室之半導體封裝結構A尺寸，同時藉由該角隅121之該外連接面121c的設置，以提高該接合層200的共面性及該下基板100與該上基板300的密合度。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧具中空腔室之半導體封裝製程
11‧‧‧提供下底板
12‧‧‧形成下金屬層於設置區
13‧‧‧設置焊球於下金屬層
14‧‧‧迴焊焊球
15‧‧‧將上基板與下基板進行連接
100‧‧‧下基板
110‧‧‧下底板
111‧‧‧表面
111a‧‧‧設置區
111b‧‧‧第一顯露區
111c‧‧‧第二顯露區
111d‧‧‧第三顯露區
112‧‧‧下凸出部
120‧‧‧下金屬層
121‧‧‧角隅
121a‧‧‧第一外側面
121b‧‧‧第二外側面
121c‧‧‧外連接面
121d‧‧‧第一內側面
121e‧‧‧第二內側面
121f‧‧‧內連接面
200‧‧‧接合層
300‧‧‧上基板
310‧‧‧接合表面
320‧‧‧上金屬層
330‧‧‧上底板
331‧‧‧上凸出部
A‧‧‧具中空腔室之半導體封裝結構
B‧‧‧焊球
C‧‧‧中空腔室
D‧‧‧直徑
E‧‧‧電子元件
G‧‧‧間距
L1‧‧‧第一延伸線
L2‧‧‧第二延伸線
P‧‧‧相交點
P1‧‧‧第一端點
P2‧‧‧第二端點
S1‧‧‧第一底邊
S2‧‧‧第二底邊
W‧‧‧連接寬度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
θ‧‧‧夾角
第1圖：依據本發明之第一實施例，一種具中空腔室之半導體封裝製程之流程圖。
第2圖：依據本發明之第一實施例，一下底板之立體圖。
第3圖：依據本發明之第一實施例，一下基板之立體圖。
第4圖：依據本發明之第一實施例，該具中空腔室之半導體封裝製程之示意圖。
第5圖：依據本發明之第一實施例，該具中空腔室之半導體封裝製程之示意圖。
第6圖：依據本發明之第一實施例，該具中空腔室之半導體封裝製程之示意圖。
第7圖：依據本發明之第一實施例，該具中空腔室之半導體封裝製程之示意圖。
第8圖：依據本發明之第二實施例，一下基板之立體圖。
第9圖：對照組下基板之掃描式電子顯微鏡(SEM)影像。
第10圖：依據本發明之第二實施例，該下基板之掃描式電子顯微鏡(SEM)影像。
第11圖：依據本發明之第三實施例，一下基板之立體圖。
第12圖：依據本發明之第四實施例，一具中空腔室之半導體封裝結構之剖視圖。
第13圖：依據本發明之第五實施例，一具中空腔室之半導體封裝結構之剖視圖。
100‧‧‧下基板
111b‧‧‧第一顯露區
111c‧‧‧第二顯露區
120‧‧‧下金屬層
121‧‧‧角隅
121a‧‧‧第一外側面
121b‧‧‧第二外側面
121c‧‧‧外連接面
121d‧‧‧第一內側面
121e‧‧‧第二內側面
B‧‧‧焊球
D‧‧‧直徑
E‧‧‧電子元件
G‧‧‧間距
W‧‧‧連接寬度
W1‧‧‧第一寬度
W2‧‧‧第二寬度

Claims (23)

  1. 一種具中空腔室之半導體封裝結構，其包含： 一下基板，具有一下底板及一下金屬層，該下底板具有一表面，該表面具有一設置區、至少一第一顯露區及一第二顯露區，該設置區為一封閉迴路，且該設置區圍繞該第二顯露區，該下金屬層形成於該設置區，該下金屬層具有至少一角隅，該角隅具有一第一外側面、一第二外側面及一外連接面，該外連接面連接該第一外側面及該第二外側面，且該外連接面位於該第一外側面及該第二外側面之間，該第一外側面具有一第一底邊，該第一底邊具有一第一端點，該第一端點延伸形成一第一延伸線，該第二外側面具有一第二底邊，該第二底邊具有一第二端點，該第二端點延伸形成一第二延伸線，該第一延伸線及該第二延伸線相交形成一相交點，連接該相交點、該第一端點及該第二端點所形成之區域為該第一顯露區； 一接合層，形成於該下金屬層上；以及 一上基板，具有一接合表面，該接合表面連接該接合層，使該上基板及該下基板之間形成一中空腔室。
  2. 如申請專利範圍第1項所述之具中空腔室之半導體封裝結構，其中該下金屬層之該角隅另具有相對於該第一外側面的一第一內側面及相對於該第二外側面的一第二內側面，該第一內側面及該第二內側面面向該第二顯露區，該第一外側面及該第一內側面之間具有一第一寬度，該第一寬度為該第一外側面及該第一內側面之最短距離，該第二顯露區之邊緣及該外連接面之間具有一連接寬度，該連接寬度為該第二顯露區之邊緣及該外連接面之最短距離，該第一寬度與該連接寬度之比率介於1:0.8至1:1.4之間。
  3. 如申請專利範圍第2項所述之具中空腔室之半導體封裝結構，其中該角隅另具有相對於該外連接面之一內連接面，該內連接面連接該第一內側面及該第二內側面，且該內連接面位於該第一內側面及該第二內側面之間，該內連接面及該第一內側面之間具有一夾角，該夾角小於180度。
  4. 如申請專利範圍第1項所述之具中空腔室之半導體封裝結構，其中該接合層由複數個焊球迴焊形成。
  5. 如申請專利範圍第1項所述之具中空腔室之半導體封裝結構，其中該下底板另具有一下凸出部，該設置區及該第一顯露區位於該下凸出部之表面。
  6. 如申請專利範圍第1項所述之具中空腔室之半導體封裝結構，其中該上基板具有一上金屬層，該上金屬層形成於該上基板之該接合表面，該接合表面經由該上金屬層連接該接合層。
  7. 如申請專利範圍第6項所述之具中空腔室之半導體封裝結構，其中該上基板另具有一上底板，該上底板具有一上凸出部，該接合表面為該上凸出部之表面。
  8. 如申請專利範圍第1項所述之具中空腔室之半導體封裝結構，其中該下底板之該表面另具有一第三顯露區，該第三顯露區圍繞該設置區及該第一顯露區，且該第一顯露區位於該第三顯露區及該設置區之間。
  9. 一種具中空腔室之半導體封裝結構之下基板，其包含： 一下底板，具有一表面，該表面具有一設置區、至少一第一顯露區及一第二顯露區，該設置區為一封閉迴路，且該設置區圍繞該第二顯露區；以及 一下金屬層，形成於該設置區，該下金屬層具有至少一角隅，該角隅具有一第一外側面、一第二外側面及一外連接面，該外連接面連接該第一外側面及該第二外側面，且該外連接面位於該第一外側面及該第二外側面之間，該第一外側面具有一第一底邊，該第一底邊具有一第一端點，該第一端點延伸形成一第一延伸線，該第二外側面具有一第二底邊，該第二底邊具有一第二端點，該第二端點延伸形成一第二延伸線，該第一延伸線及該第二延伸線相交形成一相交點，連接該相交點、該第一端點及該第二端點所形成之區域為該第一顯露區。
  10. 如申請專利範圍第9項所述之具中空腔室之半導體封裝結構之下基板，其中該下金屬層之該角隅另具有相對於該第一外側面的一第一內側面及相對於該第二外側面的一第二內側面，該第一內側面及該第二內側面面向該第二顯露區，該第一外側面及該第一內側面之間具有一第一寬度，該第一寬度為該第一外側面及該第一內側面之最短距離，該第二顯露區之邊緣及該外連接面之間具有一連接寬度，該連接寬度為該第二顯露區之邊緣及該外連接面之最短距離，該第一寬度與該連接寬度之比率介於1:0.8至1:1.4之間。
  11. 如申請專利範圍第10項所述之具中空腔室之半導體封裝結構之下基板，其中該下金屬層之該角隅另具有相對於該外連接面之一內連接面，該內連接面連接該第一內側面及該第二內側面，且該內連接面位於該第一內側面及該第二內側面之間，該內連接面及該第一內側面之間具有一夾角，該夾角小於180度。
  12. 如申請專利範圍第9項所述之具中空腔室之半導體封裝結構之下基板，其中該下底板另具有一下凸出部，該設置區及該第一顯露區位於該下凸出部之表面。
  13. 如申請專利範圍第9項所述之具中空腔室之半導體封裝結構之下基板，其中該下底板之該表面另具有一第三顯露區，該第三顯露區圍繞該設置區及該第一顯露區，且該第一顯露區位於該第三顯露區及該設置區之間。
  14. 一種具中空腔室之半導體封裝製程，其包含： 提供一下底板，該下底板具有一表面，該表面具有一設置區、至少一第一顯露區及一第二顯露區，該設置區為一封閉迴路，且該設置區圍繞該第二顯露區； 形成一下金屬層於該設置區，該下金屬層具有至少一角隅，該角隅具有一第一外側面、一第二外側面及一外連接面，該外連接面連接該第一外側面及該第二外側面，且該外連接面位於該第一外側面及該第二外側面之間，該第一外側面具有一第一底邊，該第一底邊具有一第一端點，該第一端點延伸形成一第一延伸線，該第二外側面具有一第二底邊，該第二底邊具有一第二端點，該第二端點延伸形成一第二延伸線，該第一延伸線及該第二延伸線相交形成一相交點，連接該相交點、該第一端點及該第二端點所形成之區域為該第一顯露區，其中，該下底板及該下金屬層形成一下基板； 設置複數個焊球於該下金屬層上； 迴焊該些焊球，使該些焊球熔化並互相連接，以形成一接合層於該下金屬層上；以及 將一上基板與該下基板進行連接，該上基板具有一接合表面，該接合表面連接該接合層，使該上基板及該下基板之間形成一中空腔室。
  15. 如申請專利範圍第14項所述之具中空腔室之半導體封裝製程，其中該下金屬層之該角隅另具有相對於該第一外側面的一第一內側面及相對於該第二外側面的一第二內側面，該第一內側面及該第二內側面面向該第二顯露區，該第一外側面及該第一內側面之間具有一第一寬度，該第一寬度為該第一外側面及該第一內側面之最短距離，該第二顯露區之邊緣及該外連接面之間具有一連接寬度，該連接寬度為該第二顯露區之邊緣及該外連接面之最短距離，該第一寬度與該連接寬度之比率介於1:0.8至1:1.4之間。
  16. 如申請專利範圍第15項所述之具中空腔室之半導體封裝製程，其中該角隅另具有相對於該外連接面之一內連接面，該內連接面連接該第一內側面及該第二內側面，且該內連接面位於該第一內側面及該第二內側面之間，該內連接面及該第一內側面之間具有一夾角，該夾角小於180度。
  17. 如申請專利範圍第15項所述之具中空腔室之半導體封裝製程，其中各該焊球具有一直徑，該直徑與該第一寬度之間的比率介於1:0.5至1:3之間。
  18. 如申請專利範圍第14項所述之具中空腔室之半導體封裝製程，其中各該焊球具有一直徑，相鄰的兩個焊球之間具有一間距，該間距不小於各該焊球之該直徑的一半。
  19. 如申請專利範圍第18項所述之具中空腔室之半導體封裝製程，其中各該焊球之該直徑與相鄰的兩個焊球間的該間距之間的比率介於1:0.5至1:3之間。
  20. 如申請專利範圍第14項所述之具中空腔室之半導體封裝製程，其中該下底板另具有一下凸出部，該設置區及該第一顯露區位於該下凸出部之表面。
  21. 如申請專利範圍第14項所述之具中空腔室之半導體封裝製程，其中該上基板具有一上金屬層，該上金屬層形成於該上基板之該接合表面，該接合表面經由該上金屬層連接該接合層。
  22. 如申請專利範圍第21項所述之具中空腔室之半導體封裝製程，其中該上基板另具有一上底板，該上底板具有一上凸出部，該接合表面為該上凸出部之表面。
  23. 如申請專利範圍第14項所述之具中空腔室之半導體封裝製程，其中該下底板之該表面另具有一第三顯露區，該第三顯露區圍繞該設置區及該第一顯露區，且該第一顯露區位於該第三顯露區及該設置區之間。
TW104125879A 2015-08-10 2015-08-10 具中空腔室之半導體封裝結構及其下基板及製程 TWI570854B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW104125879A TWI570854B (zh) 2015-08-10 2015-08-10 具中空腔室之半導體封裝結構及其下基板及製程
CN201510514542.5A CN106449534B (zh) 2015-08-10 2015-08-20 具有中空腔室的半导体封装结构及其下基板及制造过程
CN201520631597.XU CN204857703U (zh) 2015-08-10 2015-08-20 具有中空腔室的半导体封装结构及其下基板
JP2015177645A JP6140779B2 (ja) 2015-08-10 2015-09-09 中空チャンバを有する半導体パッケージの製造方法
US14/848,439 US9508676B1 (en) 2015-08-10 2015-09-09 Semiconductor package structure having hollow chamber and bottom substrate and package process thereof
KR1020150128719A KR101662558B1 (ko) 2015-08-10 2015-09-11 중공 캐비티를 구비한 반도체 패키지 구조 및 이의 하부기판 및 제조공정
SG10201507864VA SG10201507864VA (en) 2015-08-10 2015-09-22 Semiconductor package structure having hollow chamber and bottom substrate and package process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104125879A TWI570854B (zh) 2015-08-10 2015-08-10 具中空腔室之半導體封裝結構及其下基板及製程

Publications (2)

Publication Number Publication Date
TWI570854B true TWI570854B (zh) 2017-02-11
TW201707152A TW201707152A (zh) 2017-02-16

Family

ID=54748229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125879A TWI570854B (zh) 2015-08-10 2015-08-10 具中空腔室之半導體封裝結構及其下基板及製程

Country Status (6)

Country Link
US (1) US9508676B1 (zh)
JP (1) JP6140779B2 (zh)
KR (1) KR101662558B1 (zh)
CN (2) CN204857703U (zh)
SG (1) SG10201507864VA (zh)
TW (1) TWI570854B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
DE102019218866A1 (de) * 2019-12-04 2021-06-10 Albert-Ludwigs-Universität Freiburg Verfahren zum Fügen mindestens eines ersten und eines zweiten Fügebereichs, Fügeverbindung und elektronische Komponente sowie Schaltungsanordnung
JP7318572B2 (ja) * 2020-03-17 2023-08-01 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115929A1 (ko) * 2013-01-22 2014-07-31 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
TW201513272A (zh) * 2013-09-27 2015-04-01 Chipbond Technology Corp 半導體結構
TWM517908U (zh) * 2015-08-10 2016-02-21 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
KR101117049B1 (ko) * 2003-02-06 2012-03-15 가부시키가이샤 네오맥스 마테리아르 기밀 밀봉용 캡 및 그 제조 방법
JP4905968B2 (ja) * 2007-03-06 2012-03-28 三菱電機株式会社 パッケージ
JP2010003763A (ja) 2008-06-18 2010-01-07 Adwelds:Kk パッケージ封止方法およびパッケージ
US8393526B2 (en) * 2010-10-21 2013-03-12 Raytheon Company System and method for packaging electronic devices
TW201225752A (en) * 2010-12-10 2012-06-16 Askey Computer Corp Printed circuit board grounding structure for use with communication apparatus
US9693492B2 (en) 2011-04-14 2017-06-27 Mitsubishi Electric Corporation High-frequency package
JP2014216403A (ja) 2013-04-24 2014-11-17 セイコーエプソン株式会社 電子デバイス、パッケージ、電子機器および電子デバイスの製造方法
JP2015109353A (ja) 2013-12-05 2015-06-11 日本特殊陶業株式会社 パッケージ
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115929A1 (ko) * 2013-01-22 2014-07-31 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
TW201513272A (zh) * 2013-09-27 2015-04-01 Chipbond Technology Corp 半導體結構
TWM517908U (zh) * 2015-08-10 2016-02-21 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板

Also Published As

Publication number Publication date
KR101662558B1 (ko) 2016-10-05
CN106449534B (zh) 2019-06-14
TW201707152A (zh) 2017-02-16
JP2017038033A (ja) 2017-02-16
US9508676B1 (en) 2016-11-29
CN106449534A (zh) 2017-02-22
JP6140779B2 (ja) 2017-05-31
SG10201507864VA (en) 2017-03-30
CN204857703U (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP6110437B2 (ja) 半導体のパッケージング方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
TWI570854B (zh) 具中空腔室之半導體封裝結構及其下基板及製程
TWI497669B (zh) 形成於半導體基板上之導電凸塊及其製法
KR20120109309A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
KR20090040841A (ko) 배선 기판 및 그 제조 방법과 반도체 장치
US9960143B2 (en) Method for manufacturing electronic component and manufacturing apparatus of electronic component
US8742578B2 (en) Solder volume compensation with C4 process
JP2009064989A (ja) 半導体装置およびその製造方法
JP5569676B2 (ja) 電子部品の実装方法
JP2011171427A (ja) 積層型半導体装置
JP3315871B2 (ja) 半田バンプを有する配線基板及びその製造方法
TWM517908U (zh) 具中空腔室之半導體封裝結構及其下基板
US20160329269A1 (en) Chip package structure and manufacturing method thereof
JP3201128U (ja) 中空チャンバを有する半導体パッケージ装置及びその下基板
JP5778557B2 (ja) 半導体装置の製造方法、半導体装置、及び半導体素子
JP4812673B2 (ja) 半導体装置
JP4995883B2 (ja) 半導体フリップチップ構造体
JP2001230537A (ja) ハンダバンプの形成方法
CN213042906U (zh) 半导体封装结构
KR100775121B1 (ko) 범프구조 및 범프를 이용한 칩 연결방법
JP5501387B2 (ja) 配線基板及びその製造方法と半導体装置
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造