JP2017038033A - 中空チャンバを有する半導体パッケージの製造方法 - Google Patents
中空チャンバを有する半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2017038033A JP2017038033A JP2015177645A JP2015177645A JP2017038033A JP 2017038033 A JP2017038033 A JP 2017038033A JP 2015177645 A JP2015177645 A JP 2015177645A JP 2015177645 A JP2015177645 A JP 2015177645A JP 2017038033 A JP2017038033 A JP 2017038033A
- Authority
- JP
- Japan
- Prior art keywords
- hollow chamber
- semiconductor package
- metal layer
- bonding
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 229910000679 solder Inorganic materials 0.000 claims description 44
- 238000009434 installation Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009510 drug design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/164—Material
- H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
【課題】中空チャンバを有する半導体パッケージ装置及びその下基板を提供する。【解決手段】下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下金属層は下底板の設置区に形成される。下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有し、第一外側面の第一端点から延伸されて第一延長線が形成され、第二外側面の第二端点から延伸されて第二延長線が形成され、第一延長線及び第二延長線が交差することで交差点が形成される。交差点、第一端点及び第二端点により形成される区域は表面の第一露出区であり、接合層は下金属層に形成され、上基板が接合層に接合されることで、上基板と前記下基板との間に中空チャンバが形成される。【選択図】図４
Description
本発明は、中空チャンバを有する半導体パッケージ装置、その下基板、およびその製造方法に関する。
従来のＭＥＭＳ（ＭＥＭＳ、Ｍｉｃｒｏ−ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）のパッケージング工程では、基板上に連接部が形成され、電子素子（例えば、抵抗器、トランジスタ、周波数装置、集積回路、或いはコンデンサ）が基板に設置され、スクリーン印刷方式により半田ペーストが基板の連接部の表面に塗布され、蓋体が基板の連接部に設置されて熱圧着によりパッケージングが行われ、基板と蓋体との間にチャンバが形成され、電子素子をチャンバ中で安定的に操作可能にする。
しかしながら、前述した従来の技術では、即ち、スクリーン印刷（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）工程では半田ペースト（ｓｏｌｄｅｒ ｐａｓｔｅ）の塗布を行うためには大きな面積が必要であり、従来の基板では微小ピッチ構造でのパッケージングが行えない。故に、微小ピッチ基板構造を発展させて、パッケージ全体のサイズを大幅に縮小させることがＭＥＭＳパッケージング工程の重要な課題となっている。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明は、半田ボールのリフローにより下基板の下金属層に接合層を形成させ、接合層を介して下基板と上基板とが相互に接合され、下金属層の隅部の特殊な構造により、成形過程において、接合層がはみだす、または、表面に起伏が発生するのを回避させ、汚染を防いで接合層の表面の共平面性（Ｃｏｐｌａｎａｒｉｔｙ）を高めることを主目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る中空チャンバを有する半導体パッケージ装置は、下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下底板は設置区、少なくとも１つの第一露出区及び第二露出区からなる表面を有し、設置区は閉回路である。設置区により第二露出区が包囲され、下金属層は設置区に形成され、下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有する。外部接続面は第一外側面及び第二外側面に連接されると共に第一外側面と第二外側面との間に位置しており、第一外側面は第一底辺を有し、第一底辺は第一端点を有し、第一端点から延伸する仮想直線を第一延長線と定義し、第二外側面は第二底辺を有し、第二底辺は第二端点を有し、第二端点から延伸する仮想直線を第二延長線と定義する。第一延長線及び第二延長線が交差する点を交差点と定義し、交差点、第一端点及び第二端点を連結することで形成される区域を第一露出区であると定義する。接合層は下金属層に形成され、上基板は接合表面を有し、接合表面が接合層に接合されることで、上基板と下基板との間に中空チャンバが形成される。
本発明によれば、これら半田ボールがリフローされて形成される接合層を介して下基板及び上基板が接合され、密閉する中空チャンバが形成されて電子素子の収納に用いられ、半田ボールのリフロー工程により下金属層の広さを狭め、中空チャンバを有する半導体パッケージ装置のサイズを縮小させる。また、下金属層の隅部は接合層がはみ出すことで汚染される問題を回避させ、或いは接合層の共平面性が不足することによる適合度の問題を防止させ、中空チャンバを有する半導体パッケージ装置の歩留りを向上させることができる。
本発明における実施形態について、添付図面を参照して説明する。尚、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
（第１実施形態）
図１は本発明の第１実施形態に係る中空チャンバを有する半導体パッケージの製造方法１０を示すフローチャートであり、下底板を提供する工程１１と、設置区に下金属層を形成する工程１２と、半田ボールを下金属層に設置する工程１３と、半田ボールのリフローを行う工程１４と、上基板と下基板との接合を行う工程１５とを含む。
図１は本発明の第１実施形態に係る中空チャンバを有する半導体パッケージの製造方法１０を示すフローチャートであり、下底板を提供する工程１１と、設置区に下金属層を形成する工程１２と、半田ボールを下金属層に設置する工程１３と、半田ボールのリフローを行う工程１４と、上基板と下基板との接合を行う工程１５とを含む。
図１及び図２に示すように、工程１１では下底板１１０を提供する。下底板１１０はシリコン、セラミック、ガラス、金属、高分子材料或いは他の半導体材料から任意で選択される。下底板１１０は設置区１１１ａ、少なくとも１つの第一露出区１１１ｂ及び第二露出区１１１ｃからなる表面１１１を有し、設置区１１１ａは閉回路であり、且つ設置区１１１ａにより第二露出区１１１ｃが包囲され、電子素子Ｅは第二露出区１１１ｃに設置される（図２参照）。
工程１２では下金属層１２０が設置区１１１ａに形成され、下底板１１０及び下金属層１２０により下基板１００が形成される。本実施形態において、下金属層１２０はフォトレジスト工程及び電気めっき／化学めっき工程により設置区１１１ａに形成される。下金属層１２０は多層の金属層が堆積される構造か合金構造であり、粘着、湿潤及び阻害等の効果を提供する。下金属層１２０はチタン（Ｔｉ）、チタン／タングステン（Ｔｉ／Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）及びニッケル／バナジウム（Ｎｉ／Ｖ）等の金属材料を含む（図１及び図３参照）。
図３に示すように、下金属層１２０は少なくとも１つの隅部１２１を有する。本実施形態では、下金属層１２０は第一外側面１２１ａ、第二外側面１２１ｂ及び外部接続面１２１ｃからなる４つの隅部１２１を有し、外部接続面１２１ｃは平面或いは弧面である。本実施形態によれば、外部接続面１２１ｃは平面であり、外部接続面１２１ｃは第一外側面１２１ａ及び第二外側面１２１ｂに連接されると共に第一外側面１２１ａと第二外側面１２１ｂとの間に位置している。第一外側面１２１ａは第一端点Ｐ１からなる第一底辺Ｓ１を有し、第一端点Ｐ１から延伸されて第一延長線Ｌ１が形成され、第二外側面１２１ｂは第二端点Ｐ２からなる第二底辺Ｓ２を有し、第二端点Ｐ２から延伸されて第二延長線Ｌ２が形成される。第一延長線Ｌ１及び第二延長線Ｌ２が交差することで交差点Ｐが形成され、交差点Ｐ、第一端点Ｐ１及び第二端点Ｐ２が包接されることで形成される区域は第一露出区１１１ｂである。本実施形態によると、下底板１１０の表面１１１は下金属層１２０の隅部１２１に対する４つの第一露出区１１１ｂを有する。
本実施形態では、下金属層１２０の隅部１２１は第一外側面１２１ａに対する第一内側面１２１ｄ及び第二外側面１２１ｂに対する第二内側面１２１ｅをさらに有し、第一内側面１２１ｄは実質的に第一外側面１２１ａに平行し、第二内側面１２１ｅは実質的に第二外側面１２１ｂに平行し、第一内側面１２１ｄ及び第二内側面１２１ｅは第二露出区１１１ｃとは対向する。第一外側面１２１ａと第一内側面１２１ｄとの間には第一広さＷ１を有し、第一広さＷ１は第一外側面１２１ａ及び第一内側面１２１ｄの最短距離である。第二外側面１２１ｂと第二内側面１２１ｅとの間には第二広さＷ２を有し、第二広さＷ２は第二外側面１２１ｂ及び第二内側面１２１ｅの最短距離であり、本実施形態では、第一広さＷ１は実質的に第二広さＷ２に等しく、且つ第一広さＷ１及び第二広さＷ２は１５０μｍから４００μｍの間である。第二露出区１１１ｃの辺縁と外部接続面１２１ｃとの間には接続広さＷを有し、接続広さＷは第二露出区１１１ｃの辺縁及び外部接続面１２１ｃの最短距離である。本実施形態では、第一広さＷ１と接続広さＷとの比率は１：０．８から１：１．４の間であり、且つ第二広さＷ２と接続広さＷとの比率は１：０．８から１：１．４の間である（図３参照）。
また、図１、図４及び図５に示すように、工程１３では、複数の半田ボールＢが下金属層１２０に設置され、各半田ボールＢは直径Ｄを有し、隣接する２つの半田ボールＢの間にはピッチＧを有し、ピッチＧは各半田ボールＢの直径Ｄの半分より小さくなく、ボールを設置する過程で隣接する２つの半田ボールＢがぶつかって偏移して定位されるのを回避させる。このほか、隣接する２つの半田ボールＢのピッチＧが大き過ぎる場合、隣接する２つの半田ボールＢがリフロー後に相互に接合されず隙間が形成されない。本実施形態において、各半田ボールＢの直径Ｄと隣接する２つの半田ボールＢの間のピッチＧとの比率は１：０．５から１：３の間である。好ましくは、各半田ボールＢは錫（Ｓｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、金／錫（Ａｕ／Ｓｎ）、錫／銀（Ｓｎ／Ａｇ）、錫／銅（Ｓｎ／Ｃｕ）、錫／ビスマス（Ｓｎ／Ｂｉ）、錫／銀／銅（Ｓｎ／Ａｇ／Ｃｕ）、錫／銀／ビスマス（Ｓｎ／Ａｇ／Ｂｉ）或いは錫／銀／銅／アンチモン（Ｓｎ／Ａｇ／Ｃｕ／Ｓｂ）等から任意で選択される無鉛錫ボールである。
次は、図１及び図６に示すように、工程１４では、これら半田ボールＢをリフローし、これら半田ボールＢを溶融させると共に相互に接合させて、接合層２００を下金属層１２０に形成させる。接合層２００は表面張力のため球形の表面に形成される。本実施形態では、接合層２００により下金属層１２０の表面が完全に被覆され、リフロー温度はこれら半田ボールＢの融点により決定される。好ましくは、リフロー温度がこれら半田ボールＢの融点より０度から８０度高く、これら半田ボールＢがリフロー過程で完全に溶融されるようにする。このほか、各半田ボールＢの直径Ｄが大き過ぎる場合、リフロー後に形成される接合層２００が下金属層１２０の表面からはみ出して電子素子Ｅやパッケージ装置全体を汚染させる。反対に、各半田ボールＢの直径Ｄが小さ過ぎる場合、リフロー後に形成される接合層２００が下金属層１２０の表面を完全に被覆できなくなる（図５参照）。本実施形態では、各半田ボールＢの直径Ｄと第一広さＷ１との比率は１：０．５から１：３の間であり、上述の状況を招かないようにする。
なお、図１及び図７に示すように、工程１５では、上基板３００と下基板１００との接合が行われ、上基板３００及び下基板１００はリフロー工程或いは熱圧着工程により接合される。上基板３００は接合表面３１０を有し、上基板３００の接合表面３１０は接合層２００に接合され、上基板３００と下基板１００との間に電子素子Ｅを収納するための中空チャンバＣが形成され、電子素子Ｅを外界環境から隔離させて電子素子Ｅの安定性を高める。本実施形態では、上基板３００は上金属層３２０を有し、上金属層３２０は接合表面３１０に形成され、上基板３００と下基板１００とが接合されると、上基板３００の接合表面３１０は上金属層３２０連接を介して接合層２００に接合される。上金属層３２０はチタン（Ｔｉ）、チタン／タングステン（Ｔｉ／Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）及びニッケル／バナジウム（Ｎｉ／Ｖ）等の金属材料を含み、粘着、湿潤及び阻害等の効果を提供する。
これら半田ボールＢがリフローされて形成される接合層２００は下金属層１２０に対して良好な流動性を有し、このため、接合層２００は何れかの方向に流動して下金属層１２０を完全に被覆させる。接合層２００が下金属層１２０の隅部１２１に流動すると、隅部１２１の外部接続面１２１ｃの設置により、接合層２００は隅部１２１に対して良好な流動性を維持させ、接合層２００が隅部１２１に堆積する現象を回避させて接合層２００の共平面性を高め、下基板１００と上基板３００との適合度をさらに高める。
（第２実施形態）
図８の第１実施形態との差異は、下金属層１２０の隅部１２１が外部接続面１２１ｃに対する内部接続面１２１ｆをさらに有し、且つ内部接続面１２１ｆは平面或いは弧面である点である。本実施形態において、内部接続面１２１ｆは平面であり、且つ内部接続面１２１ｆは実質的に外部接続面１２１ｃに平行し、内部接続面１２１ｆは第一内側面１２１ｄ及び第二内側面１２１ｅに連接されると共に第一内側面１２１ｄと第二内側面１２１ｅとの間に位置しており、内部接続面１２１ｆ及び外部接続面１２１ｃの最短距離は実質的に接続広さＷに等しい。内部接続面１２１ｆと第一内側面１２１ｄとの間には１８０度より小さい夾角θを有し、内部接続面１２１ｆの設置により、接続広さＷは実質的に第一広さＷ１及び第二広さＷ２に等しくなり、接合層２００の共平面性をさらに高める。
図８の第１実施形態との差異は、下金属層１２０の隅部１２１が外部接続面１２１ｃに対する内部接続面１２１ｆをさらに有し、且つ内部接続面１２１ｆは平面或いは弧面である点である。本実施形態において、内部接続面１２１ｆは平面であり、且つ内部接続面１２１ｆは実質的に外部接続面１２１ｃに平行し、内部接続面１２１ｆは第一内側面１２１ｄ及び第二内側面１２１ｅに連接されると共に第一内側面１２１ｄと第二内側面１２１ｅとの間に位置しており、内部接続面１２１ｆ及び外部接続面１２１ｃの最短距離は実質的に接続広さＷに等しい。内部接続面１２１ｆと第一内側面１２１ｄとの間には１８０度より小さい夾角θを有し、内部接続面１２１ｆの設置により、接続広さＷは実質的に第一広さＷ１及び第二広さＷ２に等しくなり、接合層２００の共平面性をさらに高める。
図９は走査型電子顕微鏡を用いて対照組の下基板を観察した結果を示す画像であり、対照組の下基板の対角線の位置において、接合層２００の高さの分布を示す。対照組の下基板の隅部は、本実施形態による外部接続面１２１ｃ及び内部接続面１２１ｆを有しない。よって、対照組の下基板の隅部は直角構造である。図に示すように、リフロー後に形成される接合層２００は、対照組の下基板の隅部の内側において堆積現象が発生していることが分かる。このため、接合層２００は、対照組の下基板の隅部において、内外が非対称である構造が形成される。非対称の接合層は接合層２００の共平面性及び基板のパッケージングの密閉度に影響を与える。
図１０は本発明の第２実施形態に係る下基板１００の走査型電子顕微鏡（ＳＥＭ）を示す画像である。接合層２００の下基板１００の対角線の位置の高さでの分布を示し、図からは、リフロー後に形成される接合層２００は隅部１２１の内側及び外側が対称になる構造を呈し、隅部１２１の外部接続面１２１ｃ及び内部接続面１２１ｆが接合層２００の堆積現象を回避させていることが分かり、これにより、隅部１２１は接合層２００の共平面性を高めることで、下基板１００と上基板３００との適合度を高める。本実施形態では、接合層２００の共平面性は１．７μｍであり、下基板の接合層２００の共平面性が１０．２μｍであるのに比べ、本案は外部接続面１２１ｃ及び内部接続面１２１ｆの設置により接合層２００の共平面性が有効的に高められていることが分かる。
（第３実施形態）
図１１の第１実施形態との差異は、下底板１１０の表面１１１が第三露出区１１１ｄをさらに有し、且つ第三露出区１１１ｄにより設置区１１１ａ及び第一露出区１１１ｂが包囲され、第一露出区１１１ｂは第三露出区１１１ｄと設置区１１１ａとの間に位置している点である。このため、第三露出区１１１ｄの設置によりパッケージング工程ではマージンを有し、パッケージング工程の歩留りを向上させている。
図１１の第１実施形態との差異は、下底板１１０の表面１１１が第三露出区１１１ｄをさらに有し、且つ第三露出区１１１ｄにより設置区１１１ａ及び第一露出区１１１ｂが包囲され、第一露出区１１１ｂは第三露出区１１１ｄと設置区１１１ａとの間に位置している点である。このため、第三露出区１１１ｄの設置によりパッケージング工程ではマージンを有し、パッケージング工程の歩留りを向上させている。
（第４実施形態）
図１２の第１実施形態との差異は、下基板１００の下底板１１０が下凸部１１２をさらに有し、且つ設置区１１１ａ及び第一露出区１１１ｂが下凸部１１２の表面に位置している点である。図１３を参照すると、本発明の第５実施形態の第１実施形態との差異は、上基板３００が上底板３３０をさらに有し、且つ上底板３３０が上凸部３３１を有し、接合表面３１０が上凸部３３１の表面である点である。本発明の第４実施形態及び第５実施形態は下凸部１１２或いは上凸部３３１の設置により、中空チャンバＣの高さを増加させ、より高い、或いは垂直に作動する電子素子Ｅの収納に用いられる。
図１２の第１実施形態との差異は、下基板１００の下底板１１０が下凸部１１２をさらに有し、且つ設置区１１１ａ及び第一露出区１１１ｂが下凸部１１２の表面に位置している点である。図１３を参照すると、本発明の第５実施形態の第１実施形態との差異は、上基板３００が上底板３３０をさらに有し、且つ上底板３３０が上凸部３３１を有し、接合表面３１０が上凸部３３１の表面である点である。本発明の第４実施形態及び第５実施形態は下凸部１１２或いは上凸部３３１の設置により、中空チャンバＣの高さを増加させ、より高い、或いは垂直に作動する電子素子Ｅの収納に用いられる。
本発明では、工程１１乃至工程１５のパッケージング工程により中空チャンバを有する半導体パッケージ装置Ａが形成される。下基板１００はこれら半田ボールＢがリフローされて形成される接合層２００と上基板３００とが接合され、これら半田ボールＢの直径Ｄがマイクロメートル級に達するため、下金属層１２０の広さを有効的に狭め、中空チャンバを有する半導体パッケージ装置Ａのサイズをさらに縮小させる。また、隅部１２１の外部接続面１２１ｃの設置により、接合層２００の共平面性及び下基板１００と上基板３００との適合度を向上させる。
上述の実施形態は本発明の技術思想及び特徴を説明するためのものにすぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施することを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、請求項に含まれるものとする。
１０：中空チャンバを有する半導体パッケージの製造方法、
１１：下底板を提供する工程、
１２：設置区に下金属層を形成する工程、
１３：半田ボールを下金属層に設置する工程、
１４：半田ボールのリフローを行う工程、
１５：上基板と下基板との接合を行う工程、
１００：下基板、
１１０：下底板、
１１１：表面、
１１１ａ：設置区、
１１１ｂ：第一露出区、
１１１ｃ：第二露出区、
１１１ｄ：第三露出区、
１１２：下凸部、
１２０：下金属層、
１２１：隅部、
１２１ａ：第一外側面、
１２１ｂ：第二外側面、
１２１ｃ：外部接続面、
１２１ｄ：第一内側面、
１２１ｅ：第二内側面、
１２１ｆ：内部接続面、
２００：接合層、
３００：上基板、
３１０：接合表面、
３２０：上金属層、
３３０：上底板、
３３１：上凸部、
Ａ：中空チャンバを有する半導体パッケージ装置、
Ｂ：半田ボール、
Ｃ：中空チャンバ、
Ｄ：直径、
Ｅ：電子素子、
Ｇ：ピッチ、
Ｌ１：第一延長線、
Ｌ２：第二延長線、
Ｐ：交差点、
Ｐ１：第一端点、
Ｐ２：第二端点、
Ｓ１：第一底辺、
Ｓ２：第二底辺、
Ｗ：接続広さ、
Ｗ１：第一広さ、
Ｗ２：第二広さ、
θ：夾角。
１１：下底板を提供する工程、
１２：設置区に下金属層を形成する工程、
１３：半田ボールを下金属層に設置する工程、
１４：半田ボールのリフローを行う工程、
１５：上基板と下基板との接合を行う工程、
１００：下基板、
１１０：下底板、
１１１：表面、
１１１ａ：設置区、
１１１ｂ：第一露出区、
１１１ｃ：第二露出区、
１１１ｄ：第三露出区、
１１２：下凸部、
１２０：下金属層、
１２１：隅部、
１２１ａ：第一外側面、
１２１ｂ：第二外側面、
１２１ｃ：外部接続面、
１２１ｄ：第一内側面、
１２１ｅ：第二内側面、
１２１ｆ：内部接続面、
２００：接合層、
３００：上基板、
３１０：接合表面、
３２０：上金属層、
３３０：上底板、
３３１：上凸部、
Ａ：中空チャンバを有する半導体パッケージ装置、
Ｂ：半田ボール、
Ｃ：中空チャンバ、
Ｄ：直径、
Ｅ：電子素子、
Ｇ：ピッチ、
Ｌ１：第一延長線、
Ｌ２：第二延長線、
Ｐ：交差点、
Ｐ１：第一端点、
Ｐ２：第二端点、
Ｓ１：第一底辺、
Ｓ２：第二底辺、
Ｗ：接続広さ、
Ｗ１：第一広さ、
Ｗ２：第二広さ、
θ：夾角。
本発明は、中空チャンバを有する半導体パッケージ装置の製造方法に関する。
上述した課題を解決し、目的を達成するために、本発明に係る中空チャンバを有する半導体パッケージ装置は、下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下底板は設置区、少なくとも１つの第一露出区及び第二露出区からなる表面を有し、設置区は閉回路である。設置区により第二露出区が包囲され、下金属層は設置区に形成され、下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有する。外部接続面は第一外側面及び第二外側面に連接されると共に第一外側面と第二外側面との間に位置しており、第一外側面は第一底辺を有し、第一底辺は第一端点を有し、第一端点から延伸する仮想直線を第一延長線と定義し、第二外側面は第二底辺を有し、第二底辺は第二端点を有し、第二端点から延伸する仮想直線を第二延長線と定義する。第一延長線及び第二延長線が交差する点を交差点と定義し、交差点、第一端点及び第二端点を連結することで形成される区域を第一露出区であると定義する。
この中空チャンバを有する半導体パッケージの製造方法は、下底板及び下金属層により下基板を形成する工程と、複数の半田ボールを下金属層に設置する工程と、接合表面を有する上基板と前記下基板との接合を行う前に、複数の半田ボールのリフローを行い、複数の半田ボールを溶解かつ互いに接続させ、下金属層に接合層を形成する工程と、上基板と下基板との接合を行い、接合表面が接合層に接合されることで上基板と下基板との間に中空チャンバを形成する工程とを含む。
この中空チャンバを有する半導体パッケージの製造方法は、下底板及び下金属層により下基板を形成する工程と、複数の半田ボールを下金属層に設置する工程と、接合表面を有する上基板と前記下基板との接合を行う前に、複数の半田ボールのリフローを行い、複数の半田ボールを溶解かつ互いに接続させ、下金属層に接合層を形成する工程と、上基板と下基板との接合を行い、接合表面が接合層に接合されることで上基板と下基板との間に中空チャンバを形成する工程とを含む。
Claims (23)
- 下底板及び下金属層を有し、前記下底板が、設置区、少なくとも１つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であり、且つ前記設置区により前記第二露出区が包囲されており、前記下金属層が前記設置区に形成されていると共に第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有し、前記外部接続面が前記第一外側面及び前記第二外側面に連接されていると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面が第一底辺を有し、前記第一底辺が第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線とし、前記第二外側面が第二底辺を有し、前記第二底辺が第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線とし、前記第一延長線及び前記第二延長線が交差する点を交差点と定義し、前記交差点、前記第一端点及び前記第二端点を連結することで形成する区域を前記第一露出区と定義する下基板と、
前記下金属層に形成される接合層と、
接合表面を有し、前記接合表面が前記接合層に接合されることで、それと前記下基板との間に中空チャンバが形成される上基板とを備えることを特徴とする中空チャンバを有する半導体パッケージ装置。 - 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
前記第一広さと前記接続広さとの比率は１：０．８から１：１．４の間であることを特徴とする、請求項１に記載の中空チャンバを有する半導体パッケージ装置。 - 前記隅部は前記外部接続面に対する内部接続面をさらに有し、
前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面及び前記第二内側面との間に位置しており、前記内部接続面と前記第一内側面との間に１８０度より小さい夾角が形成されていることを特徴とする、請求項２に記載の中空チャンバを有する半導体パッケージ装置。 - 前記接合層は複数の半田ボールがリフローされていることで形成されることを特徴とする、請求項１に記載の中空チャンバを有する半導体パッケージ装置。
- 前記下底板は下凸部をさらに有し、
前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項１に記載の中空チャンバを有する半導体パッケージ装置。 - 前記上基板は上金属層を有し、
前記上金属層は前記上基板の前記接合表面に形成されており、
前記接合表面は前記上金属層を介して前記接合層に接合されていることを特徴とする、請求項１に記載の中空チャンバを有する半導体パッケージ装置。 - 前記上基板は上凸部からなる上底板をさらに有し、
前記接合表面は前記上凸部の表面であることを特徴とする、請求項６に記載の中空チャンバを有する半導体パッケージ装置。 - 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項１に記載の中空チャンバを有する半導体パッケージ装置。 - 設置区、少なくとも１つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であると共に前記第二露出区を包囲する下底板と、
前記設置区に形成されており、第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有し、前記外部接続面が前記第一外側面及び前記第二外側面に連接されていると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面が第一底辺を有し、前記第一底辺が第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線と定義し、前記第二外側面が第二底辺を有し、前記第二底辺が第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線とし、前記第一延長線と前記第二延長線とが交差する点を交差点とし、前記交差点、前記第一端点及び前記第二端点が連結することで形成される区域を前記第一露出区と定義する下金属層と、を備えることを特徴とする中空チャンバを有する半導体パッケージ装置の下基板。 - 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
前記第一広さと前記接続広さとの比率は１：０．８から１：１．４の間であることを特徴とする、請求項９に記載の中空チャンバを有する半導体パッケージ装置の下基板。 - 前記下金属層の前記隅部は前記外部接続面に対する内部接続面をさらに有し、
前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面と前記第二内側面との間に位置されており、前記内部接続面と前記第一内側面との間に１８０度より小さい夾角が形成されていることを特徴とする、請求項１０に記載の中空チャンバを有する半導体パッケージ装置の下基板。 - 前記下底板は下凸部をさらに有し、
前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項９に記載の中空チャンバを有する半導体パッケージ装置の下基板。 - 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項９に記載の中空チャンバを有する半導体パッケージ装置の下基板。 - 設置区、少なくとも１つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であり前記第二露出区を包囲する下底板を提供する工程と、
前記設置区に下金属層を形成し、前記下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも１つの隅部を有し、前記外部接続面は前記第一外側面及び前記第二外側面に連接されると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面は第一底辺を有し、前記第一底辺は第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線と定義し、前記第二外側面は第二底辺を有し、第二底辺は第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線と定義し、前記第一延長線及び前記第二延長線が交差する点を交差点と定義し、前記交差点、前記第一端点及び前記第二端点を連結することで形成される区域を前記第一露出区と定義し、前記下底板及び前記下金属層により下基板を形成する工程と、
複数の半田ボールを前記下金属層に設置する工程と、
複数の前記半田ボールのリフローを行い、複数の前記半田ボールを溶解かつ互いに接続させ、前記下金属層に接合層を形成する工程と、
接合表面を有する上基板と前記下基板との接合を行い、前記接合表面が前記接合層に接合されることで前記上基板と前記下基板との間に中空チャンバが形成する工程とを含むことを特徴とする中空チャンバを有する半導体パッケージの製造方法。 - 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
前記第一広さと前記接続広さとの比率は１：０．８から１：１．４の間であることを特徴とする、請求項１４に記載の中空チャンバを有する半導体パッケージの製造方法。 - 前記隅部は前記外部接続面に対する内部接続面をさらに有し、
前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面と前記第二内側面との間に位置しており、前記内部接続面と前記第一内側面との間に１８０度より小さい夾角が形成されていることを特徴とする、請求項１５に記載の中空チャンバを有する半導体パッケージの製造方法。 - 各前記半田ボールは直径を有し、
前記半田ボールの前記直径と前記第一広さとの比率は１：０．５から１：３の間であることを特徴とする、請求項１５に記載の中空チャンバを有する半導体パッケージの製造方法。 - 各前記半田ボールは直径を有し、
隣接する２つの半田ボールの間にはピッチを有し、
前記ピッチは各前記半田ボールの前記直径の半分以上であることを特徴とする、請求項１４に記載の中空チャンバを有する半導体パッケージの製造方法。 - 各前記半田ボールの前記直径と隣接する２つの半田ボールの間の前記ピッチとの比率は１：０．５から１：３の間であることを特徴とする、請求項１８に記載の中空チャンバを有する半導体パッケージの製造方法。
- 前記下底板は下凸部をさらに有し、
前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項１４に記載の中空チャンバを有する半導体パッケージの製造方法。 - 前記上基板は上金属層を有し、
前記上金属層は前記上基板の前記接合表面に形成されており、
前記接合表面は前記上金属層を介して前記接合層に接合されていることを特徴とする、請求項１４に記載の中空チャンバを有する半導体パッケージの製造方法。 - 前記上基板は上底板をさらに有し、
前記上底板は上凸部を有し、
前記接合表面は前記上凸部の表面であることを特徴とする、請求項２１に記載の中空チャンバを有する半導体パッケージの製造方法。 - 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項１４に記載の中空チャンバを有する半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104125879A TWI570854B (zh) | 2015-08-10 | 2015-08-10 | 具中空腔室之半導體封裝結構及其下基板及製程 |
| TW104125879 | 2015-08-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017038033A true JP2017038033A (ja) | 2017-02-16 |
| JP6140779B2 JP6140779B2 (ja) | 2017-05-31 |
Family
ID=54748229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015177645A Active JP6140779B2 (ja) | 2015-08-10 | 2015-09-09 | 中空チャンバを有する半導体パッケージの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9508676B1 (ja) |
| JP (1) | JP6140779B2 (ja) |
| KR (1) | KR101662558B1 (ja) |
| CN (2) | CN204857703U (ja) |
| SG (1) | SG10201507864VA (ja) |
| TW (1) | TWI570854B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021150348A (ja) * | 2020-03-17 | 2021-09-27 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI570854B (zh) * | 2015-08-10 | 2017-02-11 | 頎邦科技股份有限公司 | 具中空腔室之半導體封裝結構及其下基板及製程 |
| CN109037082B (zh) * | 2018-07-19 | 2021-01-22 | 通富微电子股份有限公司 | 封装结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004070836A1 (ja) * | 2003-02-06 | 2004-08-19 | Neomax Co., Ltd. | 気密封止用キャップおよびその製造方法 |
| JP2008218837A (ja) * | 2007-03-06 | 2008-09-18 | Mitsubishi Electric Corp | はんだ接合構造及び封止パッケージ |
| JP2013541850A (ja) * | 2010-10-21 | 2013-11-14 | レイセオン カンパニー | 電子デバイスをパッケージングするためのシステムおよび方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
| US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
| JP2010003763A (ja) | 2008-06-18 | 2010-01-07 | Adwelds:Kk | パッケージ封止方法およびパッケージ |
| TW201225752A (en) * | 2010-12-10 | 2012-06-16 | Askey Computer Corp | Printed circuit board grounding structure for use with communication apparatus |
| WO2012140934A1 (ja) | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
| KR101470946B1 (ko) * | 2013-01-22 | 2014-12-09 | 아이쓰리시스템 주식회사 | 반도체칩의 밀폐형 패키지 및 공정 방법 |
| JP2014216403A (ja) | 2013-04-24 | 2014-11-17 | セイコーエプソン株式会社 | 電子デバイス、パッケージ、電子機器および電子デバイスの製造方法 |
| TWI493662B (zh) * | 2013-09-27 | 2015-07-21 | Chipbond Technology Corp | 半導體結構 |
| JP2015109353A (ja) | 2013-12-05 | 2015-06-11 | 日本特殊陶業株式会社 | パッケージ |
| TWI570854B (zh) * | 2015-08-10 | 2017-02-11 | 頎邦科技股份有限公司 | 具中空腔室之半導體封裝結構及其下基板及製程 |
| TWM517908U (zh) * | 2015-08-10 | 2016-02-21 | 頎邦科技股份有限公司 | 具中空腔室之半導體封裝結構及其下基板 |
-
2015
- 2015-08-10 TW TW104125879A patent/TWI570854B/zh active
- 2015-08-20 CN CN201520631597.XU patent/CN204857703U/zh not_active Withdrawn - After Issue
- 2015-08-20 CN CN201510514542.5A patent/CN106449534B/zh active Active
- 2015-09-09 JP JP2015177645A patent/JP6140779B2/ja active Active
- 2015-09-09 US US14/848,439 patent/US9508676B1/en active Active
- 2015-09-11 KR KR1020150128719A patent/KR101662558B1/ko active IP Right Grant
- 2015-09-22 SG SG10201507864VA patent/SG10201507864VA/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004070836A1 (ja) * | 2003-02-06 | 2004-08-19 | Neomax Co., Ltd. | 気密封止用キャップおよびその製造方法 |
| JP2008218837A (ja) * | 2007-03-06 | 2008-09-18 | Mitsubishi Electric Corp | はんだ接合構造及び封止パッケージ |
| JP2013541850A (ja) * | 2010-10-21 | 2013-11-14 | レイセオン カンパニー | 電子デバイスをパッケージングするためのシステムおよび方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021150348A (ja) * | 2020-03-17 | 2021-09-27 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7318572B2 (ja) | 2020-03-17 | 2023-08-01 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI570854B (zh) | 2017-02-11 |
| US9508676B1 (en) | 2016-11-29 |
| CN204857703U (zh) | 2015-12-09 |
| CN106449534B (zh) | 2019-06-14 |
| SG10201507864VA (en) | 2017-03-30 |
| TW201707152A (zh) | 2017-02-16 |
| CN106449534A (zh) | 2017-02-22 |
| KR101662558B1 (ko) | 2016-10-05 |
| JP6140779B2 (ja) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6110437B2 (ja) | 半導体のパッケージング方法 | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
| TWI567908B (zh) | 半導體基板及具有半導體基板之半導體封裝結構 | |
| US8222749B2 (en) | Wiring substrate and semiconductor device | |
| JP6140779B2 (ja) | 中空チャンバを有する半導体パッケージの製造方法 | |
| US7694869B2 (en) | Universal mold for injection molding of solder | |
| KR20130130685A (ko) | 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법 | |
| WO2012102303A1 (ja) | 電子部品モジュールおよび電子部品素子 | |
| JP2011171427A (ja) | 積層型半導体装置 | |
| JP3201128U (ja) | 中空チャンバを有する半導体パッケージ装置及びその下基板 | |
| JP2009049248A (ja) | 半導体装置及びその製造方法 | |
| JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| TWM517908U (zh) | 具中空腔室之半導體封裝結構及其下基板 | |
| WO2021030927A1 (zh) | 显示背板及其制作方法、显示装置 | |
| US20160329269A1 (en) | Chip package structure and manufacturing method thereof | |
| TW201322393A (zh) | 具有導電凸塊之半導體裝置、封裝結構及製法 | |
| KR101128645B1 (ko) | 솔더 볼 실장용 마스크 프레임 장치 | |
| TWI705533B (zh) | 半導體裝置 | |
| JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
| TW201113964A (en) | Method for manufacturing semiconductor device | |
| US8168537B2 (en) | Semiconductor component and assumbly with projecting electrode | |
| CN213042906U (zh) | 半导体封装结构 | |
| TW201306203A (zh) | 避免銲料橋接金屬柱之半導體封裝構造 | |
| JP5501387B2 (ja) | 配線基板及びその製造方法と半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6140779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |