JP2017038033A - 中空チャンバを有する半導体パッケージの製造方法 - Google Patents

中空チャンバを有する半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017038033A
JP2017038033A JP2015177645A JP2015177645A JP2017038033A JP 2017038033 A JP2017038033 A JP 2017038033A JP 2015177645 A JP2015177645 A JP 2015177645A JP 2015177645 A JP2015177645 A JP 2015177645A JP 2017038033 A JP2017038033 A JP 2017038033A
Authority
JP
Japan
Prior art keywords
hollow chamber
semiconductor package
metal layer
bonding
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015177645A
Other languages
English (en)
Other versions
JP6140779B2 (ja
Inventor
政宏 施
Cheng-Hung Shii
政宏 施
永偉 謝
yong wei Xie
永偉 謝
淑真 林
su-zhen Lin
淑真 林
馥言 何
Fu-Yen Ho
馥言 何
▲彦▼廷 陳
Yen-Ting Chen
▲彦▼廷 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2017038033A publication Critical patent/JP2017038033A/ja
Application granted granted Critical
Publication of JP6140779B2 publication Critical patent/JP6140779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/14179Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/164Material
    • H01L2924/165Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】中空チャンバを有する半導体パッケージ装置及びその下基板を提供する。【解決手段】下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下金属層は下底板の設置区に形成される。下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有し、第一外側面の第一端点から延伸されて第一延長線が形成され、第二外側面の第二端点から延伸されて第二延長線が形成され、第一延長線及び第二延長線が交差することで交差点が形成される。交差点、第一端点及び第二端点により形成される区域は表面の第一露出区であり、接合層は下金属層に形成され、上基板が接合層に接合されることで、上基板と前記下基板との間に中空チャンバが形成される。【選択図】図4

Description

本発明は、中空チャンバを有する半導体パッケージ装置、その下基板、およびその製造方法に関する。
従来のMEMS(MEMS、Micro−electromechanical Systems)のパッケージング工程では、基板上に連接部が形成され、電子素子(例えば、抵抗器、トランジスタ、周波数装置、集積回路、或いはコンデンサ)が基板に設置され、スクリーン印刷方式により半田ペーストが基板の連接部の表面に塗布され、蓋体が基板の連接部に設置されて熱圧着によりパッケージングが行われ、基板と蓋体との間にチャンバが形成され、電子素子をチャンバ中で安定的に操作可能にする。
しかしながら、前述した従来の技術では、即ち、スクリーン印刷(screen printing)工程では半田ペースト(solder paste)の塗布を行うためには大きな面積が必要であり、従来の基板では微小ピッチ構造でのパッケージングが行えない。故に、微小ピッチ基板構造を発展させて、パッケージ全体のサイズを大幅に縮小させることがMEMSパッケージング工程の重要な課題となっている。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明は、半田ボールのリフローにより下基板の下金属層に接合層を形成させ、接合層を介して下基板と上基板とが相互に接合され、下金属層の隅部の特殊な構造により、成形過程において、接合層がはみだす、または、表面に起伏が発生するのを回避させ、汚染を防いで接合層の表面の共平面性(Coplanarity)を高めることを主目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る中空チャンバを有する半導体パッケージ装置は、下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下底板は設置区、少なくとも1つの第一露出区及び第二露出区からなる表面を有し、設置区は閉回路である。設置区により第二露出区が包囲され、下金属層は設置区に形成され、下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有する。外部接続面は第一外側面及び第二外側面に連接されると共に第一外側面と第二外側面との間に位置しており、第一外側面は第一底辺を有し、第一底辺は第一端点を有し、第一端点から延伸する仮想直線を第一延長線と定義し、第二外側面は第二底辺を有し、第二底辺は第二端点を有し、第二端点から延伸する仮想直線を第二延長線と定義する。第一延長線及び第二延長線が交差する点を交差点と定義し、交差点、第一端点及び第二端点を連結することで形成される区域を第一露出区であると定義する。接合層は下金属層に形成され、上基板は接合表面を有し、接合表面が接合層に接合されることで、上基板と下基板との間に中空チャンバが形成される。
本発明によれば、これら半田ボールがリフローされて形成される接合層を介して下基板及び上基板が接合され、密閉する中空チャンバが形成されて電子素子の収納に用いられ、半田ボールのリフロー工程により下金属層の広さを狭め、中空チャンバを有する半導体パッケージ装置のサイズを縮小させる。また、下金属層の隅部は接合層がはみ出すことで汚染される問題を回避させ、或いは接合層の共平面性が不足することによる適合度の問題を防止させ、中空チャンバを有する半導体パッケージ装置の歩留りを向上させることができる。
本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法を示すフローチャートである。 本発明の第1実施形態に係る下底板を示す斜視図である。 本発明の第1実施形態に係る下基板を示す斜視図である。 本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法を示す模式図である。 本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法を示す模式図である。 本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法を示す模式図である。 本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法を示す模式図である。 本発明の第2実施形態に係る下底板を示す斜視図である。 走査型電子顕微鏡を用いて対照組の下基板を観察した結果を示す図である。 走査型電子顕微鏡を用いて本発明の第2実施形態に係る下基板を観察した結果を示す図である。 本発明の第3実施形態に係る下基板を示す斜視図である。 本発明の第4実施形態に係る中空チャンバを有する半導体パッケージ装置を示す断面図である。 本発明の第5実施形態に係る中空チャンバを有する半導体パッケージ装置を示す断面図である。
本発明における実施形態について、添付図面を参照して説明する。尚、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
(第1実施形態)
図1は本発明の第1実施形態に係る中空チャンバを有する半導体パッケージの製造方法10を示すフローチャートであり、下底板を提供する工程11と、設置区に下金属層を形成する工程12と、半田ボールを下金属層に設置する工程13と、半田ボールのリフローを行う工程14と、上基板と下基板との接合を行う工程15とを含む。
図1及び図2に示すように、工程11では下底板110を提供する。下底板110はシリコン、セラミック、ガラス、金属、高分子材料或いは他の半導体材料から任意で選択される。下底板110は設置区111a、少なくとも1つの第一露出区111b及び第二露出区111cからなる表面111を有し、設置区111aは閉回路であり、且つ設置区111aにより第二露出区111cが包囲され、電子素子Eは第二露出区111cに設置される(図2参照)。
工程12では下金属層120が設置区111aに形成され、下底板110及び下金属層120により下基板100が形成される。本実施形態において、下金属層120はフォトレジスト工程及び電気めっき/化学めっき工程により設置区111aに形成される。下金属層120は多層の金属層が堆積される構造か合金構造であり、粘着、湿潤及び阻害等の効果を提供する。下金属層120はチタン(Ti)、チタン/タングステン(Ti/W)、銅(Cu)、クロム(Cr)及びニッケル/バナジウム(Ni/V)等の金属材料を含む(図1及び図3参照)。
図3に示すように、下金属層120は少なくとも1つの隅部121を有する。本実施形態では、下金属層120は第一外側面121a、第二外側面121b及び外部接続面121cからなる4つの隅部121を有し、外部接続面121cは平面或いは弧面である。本実施形態によれば、外部接続面121cは平面であり、外部接続面121cは第一外側面121a及び第二外側面121bに連接されると共に第一外側面121aと第二外側面121bとの間に位置している。第一外側面121aは第一端点P1からなる第一底辺S1を有し、第一端点P1から延伸されて第一延長線L1が形成され、第二外側面121bは第二端点P2からなる第二底辺S2を有し、第二端点P2から延伸されて第二延長線L2が形成される。第一延長線L1及び第二延長線L2が交差することで交差点Pが形成され、交差点P、第一端点P1及び第二端点P2が包接されることで形成される区域は第一露出区111bである。本実施形態によると、下底板110の表面111は下金属層120の隅部121に対する4つの第一露出区111bを有する。
本実施形態では、下金属層120の隅部121は第一外側面121aに対する第一内側面121d及び第二外側面121bに対する第二内側面121eをさらに有し、第一内側面121dは実質的に第一外側面121aに平行し、第二内側面121eは実質的に第二外側面121bに平行し、第一内側面121d及び第二内側面121eは第二露出区111cとは対向する。第一外側面121aと第一内側面121dとの間には第一広さW1を有し、第一広さW1は第一外側面121a及び第一内側面121dの最短距離である。第二外側面121bと第二内側面121eとの間には第二広さW2を有し、第二広さW2は第二外側面121b及び第二内側面121eの最短距離であり、本実施形態では、第一広さW1は実質的に第二広さW2に等しく、且つ第一広さW1及び第二広さW2は150μmから400μmの間である。第二露出区111cの辺縁と外部接続面121cとの間には接続広さWを有し、接続広さWは第二露出区111cの辺縁及び外部接続面121cの最短距離である。本実施形態では、第一広さW1と接続広さWとの比率は1:0.8から1:1.4の間であり、且つ第二広さW2と接続広さWとの比率は1:0.8から1:1.4の間である(図3参照)。
また、図1、図4及び図5に示すように、工程13では、複数の半田ボールBが下金属層120に設置され、各半田ボールBは直径Dを有し、隣接する2つの半田ボールBの間にはピッチGを有し、ピッチGは各半田ボールBの直径Dの半分より小さくなく、ボールを設置する過程で隣接する2つの半田ボールBがぶつかって偏移して定位されるのを回避させる。このほか、隣接する2つの半田ボールBのピッチGが大き過ぎる場合、隣接する2つの半田ボールBがリフロー後に相互に接合されず隙間が形成されない。本実施形態において、各半田ボールBの直径Dと隣接する2つの半田ボールBの間のピッチGとの比率は1:0.5から1:3の間である。好ましくは、各半田ボールBは錫(Sn)、ビスマス(Bi)、インジウム(In)、金/錫(Au/Sn)、錫/銀(Sn/Ag)、錫/銅(Sn/Cu)、錫/ビスマス(Sn/Bi)、錫/銀/銅(Sn/Ag/Cu)、錫/銀/ビスマス(Sn/Ag/Bi)或いは錫/銀/銅/アンチモン(Sn/Ag/Cu/Sb)等から任意で選択される無鉛錫ボールである。
次は、図1及び図6に示すように、工程14では、これら半田ボールBをリフローし、これら半田ボールBを溶融させると共に相互に接合させて、接合層200を下金属層120に形成させる。接合層200は表面張力のため球形の表面に形成される。本実施形態では、接合層200により下金属層120の表面が完全に被覆され、リフロー温度はこれら半田ボールBの融点により決定される。好ましくは、リフロー温度がこれら半田ボールBの融点より0度から80度高く、これら半田ボールBがリフロー過程で完全に溶融されるようにする。このほか、各半田ボールBの直径Dが大き過ぎる場合、リフロー後に形成される接合層200が下金属層120の表面からはみ出して電子素子Eやパッケージ装置全体を汚染させる。反対に、各半田ボールBの直径Dが小さ過ぎる場合、リフロー後に形成される接合層200が下金属層120の表面を完全に被覆できなくなる(図5参照)。本実施形態では、各半田ボールBの直径Dと第一広さW1との比率は1:0.5から1:3の間であり、上述の状況を招かないようにする。
なお、図1及び図7に示すように、工程15では、上基板300と下基板100との接合が行われ、上基板300及び下基板100はリフロー工程或いは熱圧着工程により接合される。上基板300は接合表面310を有し、上基板300の接合表面310は接合層200に接合され、上基板300と下基板100との間に電子素子Eを収納するための中空チャンバCが形成され、電子素子Eを外界環境から隔離させて電子素子Eの安定性を高める。本実施形態では、上基板300は上金属層320を有し、上金属層320は接合表面310に形成され、上基板300と下基板100とが接合されると、上基板300の接合表面310は上金属層320連接を介して接合層200に接合される。上金属層320はチタン(Ti)、チタン/タングステン(Ti/W)、銅(Cu)、クロム(Cr)及びニッケル/バナジウム(Ni/V)等の金属材料を含み、粘着、湿潤及び阻害等の効果を提供する。
これら半田ボールBがリフローされて形成される接合層200は下金属層120に対して良好な流動性を有し、このため、接合層200は何れかの方向に流動して下金属層120を完全に被覆させる。接合層200が下金属層120の隅部121に流動すると、隅部121の外部接続面121cの設置により、接合層200は隅部121に対して良好な流動性を維持させ、接合層200が隅部121に堆積する現象を回避させて接合層200の共平面性を高め、下基板100と上基板300との適合度をさらに高める。
(第2実施形態)
図8の第1実施形態との差異は、下金属層120の隅部121が外部接続面121cに対する内部接続面121fをさらに有し、且つ内部接続面121fは平面或いは弧面である点である。本実施形態において、内部接続面121fは平面であり、且つ内部接続面121fは実質的に外部接続面121cに平行し、内部接続面121fは第一内側面121d及び第二内側面121eに連接されると共に第一内側面121dと第二内側面121eとの間に位置しており、内部接続面121f及び外部接続面121cの最短距離は実質的に接続広さWに等しい。内部接続面121fと第一内側面121dとの間には180度より小さい夾角θを有し、内部接続面121fの設置により、接続広さWは実質的に第一広さW1及び第二広さW2に等しくなり、接合層200の共平面性をさらに高める。
図9は走査型電子顕微鏡を用いて対照組の下基板を観察した結果を示す画像であり、対照組の下基板の対角線の位置において、接合層200の高さの分布を示す。対照組の下基板の隅部は、本実施形態による外部接続面121c及び内部接続面121fを有しない。よって、対照組の下基板の隅部は直角構造である。図に示すように、リフロー後に形成される接合層200は、対照組の下基板の隅部の内側において堆積現象が発生していることが分かる。このため、接合層200は、対照組の下基板の隅部において、内外が非対称である構造が形成される。非対称の接合層は接合層200の共平面性及び基板のパッケージングの密閉度に影響を与える。
図10は本発明の第2実施形態に係る下基板100の走査型電子顕微鏡(SEM)を示す画像である。接合層200の下基板100の対角線の位置の高さでの分布を示し、図からは、リフロー後に形成される接合層200は隅部121の内側及び外側が対称になる構造を呈し、隅部121の外部接続面121c及び内部接続面121fが接合層200の堆積現象を回避させていることが分かり、これにより、隅部121は接合層200の共平面性を高めることで、下基板100と上基板300との適合度を高める。本実施形態では、接合層200の共平面性は1.7μmであり、下基板の接合層200の共平面性が10.2μmであるのに比べ、本案は外部接続面121c及び内部接続面121fの設置により接合層200の共平面性が有効的に高められていることが分かる。
(第3実施形態)
図11の第1実施形態との差異は、下底板110の表面111が第三露出区111dをさらに有し、且つ第三露出区111dにより設置区111a及び第一露出区111bが包囲され、第一露出区111bは第三露出区111dと設置区111aとの間に位置している点である。このため、第三露出区111dの設置によりパッケージング工程ではマージンを有し、パッケージング工程の歩留りを向上させている。
(第4実施形態)
図12の第1実施形態との差異は、下基板100の下底板110が下凸部112をさらに有し、且つ設置区111a及び第一露出区111bが下凸部112の表面に位置している点である。図13を参照すると、本発明の第5実施形態の第1実施形態との差異は、上基板300が上底板330をさらに有し、且つ上底板330が上凸部331を有し、接合表面310が上凸部331の表面である点である。本発明の第4実施形態及び第5実施形態は下凸部112或いは上凸部331の設置により、中空チャンバCの高さを増加させ、より高い、或いは垂直に作動する電子素子Eの収納に用いられる。
本発明では、工程11乃至工程15のパッケージング工程により中空チャンバを有する半導体パッケージ装置Aが形成される。下基板100はこれら半田ボールBがリフローされて形成される接合層200と上基板300とが接合され、これら半田ボールBの直径Dがマイクロメートル級に達するため、下金属層120の広さを有効的に狭め、中空チャンバを有する半導体パッケージ装置Aのサイズをさらに縮小させる。また、隅部121の外部接続面121cの設置により、接合層200の共平面性及び下基板100と上基板300との適合度を向上させる。
上述の実施形態は本発明の技術思想及び特徴を説明するためのものにすぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施することを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、請求項に含まれるものとする。
10:中空チャンバを有する半導体パッケージの製造方法、
11:下底板を提供する工程、
12:設置区に下金属層を形成する工程、
13:半田ボールを下金属層に設置する工程、
14:半田ボールのリフローを行う工程、
15:上基板と下基板との接合を行う工程、
100:下基板、
110:下底板、
111:表面、
111a:設置区、
111b:第一露出区、
111c:第二露出区、
111d:第三露出区、
112:下凸部、
120:下金属層、
121:隅部、
121a:第一外側面、
121b:第二外側面、
121c:外部接続面、
121d:第一内側面、
121e:第二内側面、
121f:内部接続面、
200:接合層、
300:上基板、
310:接合表面、
320:上金属層、
330:上底板、
331:上凸部、
A:中空チャンバを有する半導体パッケージ装置、
B:半田ボール、
C:中空チャンバ、
D:直径、
E:電子素子、
G:ピッチ、
L1:第一延長線、
L2:第二延長線、
P:交差点、
P1:第一端点、
P2:第二端点、
S1:第一底辺、
S2:第二底辺、
W:接続広さ、
W1:第一広さ、
W2:第二広さ、
θ:夾角。
本発明は、中空チャンバを有する半導体パッケージ装置の製造方法に関する。
上述した課題を解決し、目的を達成するために、本発明に係る中空チャンバを有する半導体パッケージ装置は、下基板と、接合層と、上基板とを備え、下基板は下底板及び下金属層を有し、下底板は設置区、少なくとも1つの第一露出区及び第二露出区からなる表面を有し、設置区は閉回路である。設置区により第二露出区が包囲され、下金属層は設置区に形成され、下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有する。外部接続面は第一外側面及び第二外側面に連接されると共に第一外側面と第二外側面との間に位置しており、第一外側面は第一底辺を有し、第一底辺は第一端点を有し、第一端点から延伸する仮想直線を第一延長線と定義し、第二外側面は第二底辺を有し、第二底辺は第二端点を有し、第二端点から延伸する仮想直線を第二延長線と定義する。第一延長線及び第二延長線が交差する点を交差点と定義し、交差点、第一端点及び第二端点を連結することで形成される区域を第一露出区であると定義する。
この中空チャンバを有する半導体パッケージの製造方法は、下底板及び下金属層により下基板を形成する工程と、複数の半田ボールを下金属層に設置する工程と、接合表面を有する上基板と前記下基板との接合を行う前に、複数の半田ボールのリフローを行い、複数の半田ボールを溶解かつ互いに接続させ、下金属層に接合層を形成する工程と、上基板と下基板との接合を行い、接合表面が接合層に接合されることで上基板と下基板との間に中空チャンバを形成する工程とを含む。

Claims (23)

  1. 下底板及び下金属層を有し、前記下底板が、設置区、少なくとも1つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であり、且つ前記設置区により前記第二露出区が包囲されており、前記下金属層が前記設置区に形成されていると共に第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有し、前記外部接続面が前記第一外側面及び前記第二外側面に連接されていると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面が第一底辺を有し、前記第一底辺が第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線とし、前記第二外側面が第二底辺を有し、前記第二底辺が第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線とし、前記第一延長線及び前記第二延長線が交差する点を交差点と定義し、前記交差点、前記第一端点及び前記第二端点を連結することで形成する区域を前記第一露出区と定義する下基板と、
    前記下金属層に形成される接合層と、
    接合表面を有し、前記接合表面が前記接合層に接合されることで、それと前記下基板との間に中空チャンバが形成される上基板とを備えることを特徴とする中空チャンバを有する半導体パッケージ装置。
  2. 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
    前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
    前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
    前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
    前記第一広さと前記接続広さとの比率は1:0.8から1:1.4の間であることを特徴とする、請求項1に記載の中空チャンバを有する半導体パッケージ装置。
  3. 前記隅部は前記外部接続面に対する内部接続面をさらに有し、
    前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面及び前記第二内側面との間に位置しており、前記内部接続面と前記第一内側面との間に180度より小さい夾角が形成されていることを特徴とする、請求項2に記載の中空チャンバを有する半導体パッケージ装置。
  4. 前記接合層は複数の半田ボールがリフローされていることで形成されることを特徴とする、請求項1に記載の中空チャンバを有する半導体パッケージ装置。
  5. 前記下底板は下凸部をさらに有し、
    前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項1に記載の中空チャンバを有する半導体パッケージ装置。
  6. 前記上基板は上金属層を有し、
    前記上金属層は前記上基板の前記接合表面に形成されており、
    前記接合表面は前記上金属層を介して前記接合層に接合されていることを特徴とする、請求項1に記載の中空チャンバを有する半導体パッケージ装置。
  7. 前記上基板は上凸部からなる上底板をさらに有し、
    前記接合表面は前記上凸部の表面であることを特徴とする、請求項6に記載の中空チャンバを有する半導体パッケージ装置。
  8. 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
    前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項1に記載の中空チャンバを有する半導体パッケージ装置。
  9. 設置区、少なくとも1つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であると共に前記第二露出区を包囲する下底板と、
    前記設置区に形成されており、第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有し、前記外部接続面が前記第一外側面及び前記第二外側面に連接されていると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面が第一底辺を有し、前記第一底辺が第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線と定義し、前記第二外側面が第二底辺を有し、前記第二底辺が第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線とし、前記第一延長線と前記第二延長線とが交差する点を交差点とし、前記交差点、前記第一端点及び前記第二端点が連結することで形成される区域を前記第一露出区と定義する下金属層と、を備えることを特徴とする中空チャンバを有する半導体パッケージ装置の下基板。
  10. 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
    前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
    前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
    前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
    前記第一広さと前記接続広さとの比率は1:0.8から1:1.4の間であることを特徴とする、請求項9に記載の中空チャンバを有する半導体パッケージ装置の下基板。
  11. 前記下金属層の前記隅部は前記外部接続面に対する内部接続面をさらに有し、
    前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面と前記第二内側面との間に位置されており、前記内部接続面と前記第一内側面との間に180度より小さい夾角が形成されていることを特徴とする、請求項10に記載の中空チャンバを有する半導体パッケージ装置の下基板。
  12. 前記下底板は下凸部をさらに有し、
    前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項9に記載の中空チャンバを有する半導体パッケージ装置の下基板。
  13. 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
    前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項9に記載の中空チャンバを有する半導体パッケージ装置の下基板。
  14. 設置区、少なくとも1つの第一露出区及び第二露出区からなる表面を有し、前記設置区が閉回路であり前記第二露出区を包囲する下底板を提供する工程と、
    前記設置区に下金属層を形成し、前記下金属層は第一外側面、第二外側面及び外部接続面からなる少なくとも1つの隅部を有し、前記外部接続面は前記第一外側面及び前記第二外側面に連接されると共に前記第一外側面と前記第二外側面との間に位置しており、前記第一外側面は第一底辺を有し、前記第一底辺は第一端点を有し、前記第一端点から延伸する仮想直線を第一延長線と定義し、前記第二外側面は第二底辺を有し、第二底辺は第二端点を有し、前記第二端点から延伸する仮想直線を第二延長線と定義し、前記第一延長線及び前記第二延長線が交差する点を交差点と定義し、前記交差点、前記第一端点及び前記第二端点を連結することで形成される区域を前記第一露出区と定義し、前記下底板及び前記下金属層により下基板を形成する工程と、
    複数の半田ボールを前記下金属層に設置する工程と、
    複数の前記半田ボールのリフローを行い、複数の前記半田ボールを溶解かつ互いに接続させ、前記下金属層に接合層を形成する工程と、
    接合表面を有する上基板と前記下基板との接合を行い、前記接合表面が前記接合層に接合されることで前記上基板と前記下基板との間に中空チャンバが形成する工程とを含むことを特徴とする中空チャンバを有する半導体パッケージの製造方法。
  15. 前記下金属層の前記隅部は、前記第一外側面に対する第一内側面及び前記第二外側面に対する第二内側面をさらに有し、
    前記第一内側面及び前記第二内側面は前記第二露出区と対向し、
    前記第一外側面と前記第一内側面との間には第一広さを有し、前記第一広さが前記第一外側面と前記第一内側面との間の最短距離であり、
    前記第二露出区の辺縁と前記外部接続面との間には接続広さを有し、前記接続広さが前記第二露出区の辺縁と前記外部接続面との間の最短距離であり、
    前記第一広さと前記接続広さとの比率は1:0.8から1:1.4の間であることを特徴とする、請求項14に記載の中空チャンバを有する半導体パッケージの製造方法。
  16. 前記隅部は前記外部接続面に対する内部接続面をさらに有し、
    前記内部接続面は、前記第一内側面及び前記第二内側面に連接されており、前記第一内側面と前記第二内側面との間に位置しており、前記内部接続面と前記第一内側面との間に180度より小さい夾角が形成されていることを特徴とする、請求項15に記載の中空チャンバを有する半導体パッケージの製造方法。
  17. 各前記半田ボールは直径を有し、
    前記半田ボールの前記直径と前記第一広さとの比率は1:0.5から1:3の間であることを特徴とする、請求項15に記載の中空チャンバを有する半導体パッケージの製造方法。
  18. 各前記半田ボールは直径を有し、
    隣接する2つの半田ボールの間にはピッチを有し、
    前記ピッチは各前記半田ボールの前記直径の半分以上であることを特徴とする、請求項14に記載の中空チャンバを有する半導体パッケージの製造方法。
  19. 各前記半田ボールの前記直径と隣接する2つの半田ボールの間の前記ピッチとの比率は1:0.5から1:3の間であることを特徴とする、請求項18に記載の中空チャンバを有する半導体パッケージの製造方法。
  20. 前記下底板は下凸部をさらに有し、
    前記設置区及び前記第一露出区は前記下凸部の表面に位置していることを特徴とする、請求項14に記載の中空チャンバを有する半導体パッケージの製造方法。
  21. 前記上基板は上金属層を有し、
    前記上金属層は前記上基板の前記接合表面に形成されており、
    前記接合表面は前記上金属層を介して前記接合層に接合されていることを特徴とする、請求項14に記載の中空チャンバを有する半導体パッケージの製造方法。
  22. 前記上基板は上底板をさらに有し、
    前記上底板は上凸部を有し、
    前記接合表面は前記上凸部の表面であることを特徴とする、請求項21に記載の中空チャンバを有する半導体パッケージの製造方法。
  23. 前記下底板の前記表面は第三露出区をさらに有し、前記第三露出区により前記設置区及び前記第一露出区が包囲されており、
    前記第一露出区は前記第三露出区と前記設置区との間に位置していることを特徴とする、請求項14に記載の中空チャンバを有する半導体パッケージの製造方法。
JP2015177645A 2015-08-10 2015-09-09 中空チャンバを有する半導体パッケージの製造方法 Active JP6140779B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104125879A TWI570854B (zh) 2015-08-10 2015-08-10 具中空腔室之半導體封裝結構及其下基板及製程
TW104125879 2015-08-10

Publications (2)

Publication Number Publication Date
JP2017038033A true JP2017038033A (ja) 2017-02-16
JP6140779B2 JP6140779B2 (ja) 2017-05-31

Family

ID=54748229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177645A Active JP6140779B2 (ja) 2015-08-10 2015-09-09 中空チャンバを有する半導体パッケージの製造方法

Country Status (6)

Country Link
US (1) US9508676B1 (ja)
JP (1) JP6140779B2 (ja)
KR (1) KR101662558B1 (ja)
CN (2) CN204857703U (ja)
SG (1) SG10201507864VA (ja)
TW (1) TWI570854B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150348A (ja) * 2020-03-17 2021-09-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070836A1 (ja) * 2003-02-06 2004-08-19 Neomax Co., Ltd. 気密封止用キャップおよびその製造方法
JP2008218837A (ja) * 2007-03-06 2008-09-18 Mitsubishi Electric Corp はんだ接合構造及び封止パッケージ
JP2013541850A (ja) * 2010-10-21 2013-11-14 レイセオン カンパニー 電子デバイスをパッケージングするためのシステムおよび方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2010003763A (ja) 2008-06-18 2010-01-07 Adwelds:Kk パッケージ封止方法およびパッケージ
TW201225752A (en) * 2010-12-10 2012-06-16 Askey Computer Corp Printed circuit board grounding structure for use with communication apparatus
WO2012140934A1 (ja) 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
KR101470946B1 (ko) * 2013-01-22 2014-12-09 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
JP2014216403A (ja) 2013-04-24 2014-11-17 セイコーエプソン株式会社 電子デバイス、パッケージ、電子機器および電子デバイスの製造方法
TWI493662B (zh) * 2013-09-27 2015-07-21 Chipbond Technology Corp 半導體結構
JP2015109353A (ja) 2013-12-05 2015-06-11 日本特殊陶業株式会社 パッケージ
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程
TWM517908U (zh) * 2015-08-10 2016-02-21 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070836A1 (ja) * 2003-02-06 2004-08-19 Neomax Co., Ltd. 気密封止用キャップおよびその製造方法
JP2008218837A (ja) * 2007-03-06 2008-09-18 Mitsubishi Electric Corp はんだ接合構造及び封止パッケージ
JP2013541850A (ja) * 2010-10-21 2013-11-14 レイセオン カンパニー 電子デバイスをパッケージングするためのシステムおよび方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150348A (ja) * 2020-03-17 2021-09-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7318572B2 (ja) 2020-03-17 2023-08-01 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI570854B (zh) 2017-02-11
US9508676B1 (en) 2016-11-29
CN204857703U (zh) 2015-12-09
CN106449534B (zh) 2019-06-14
SG10201507864VA (en) 2017-03-30
TW201707152A (zh) 2017-02-16
CN106449534A (zh) 2017-02-22
KR101662558B1 (ko) 2016-10-05
JP6140779B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6110437B2 (ja) 半導体のパッケージング方法
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
TWI567908B (zh) 半導體基板及具有半導體基板之半導體封裝結構
US8222749B2 (en) Wiring substrate and semiconductor device
JP6140779B2 (ja) 中空チャンバを有する半導体パッケージの製造方法
US7694869B2 (en) Universal mold for injection molding of solder
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
WO2012102303A1 (ja) 電子部品モジュールおよび電子部品素子
JP2011171427A (ja) 積層型半導体装置
JP3201128U (ja) 中空チャンバを有する半導体パッケージ装置及びその下基板
JP2009049248A (ja) 半導体装置及びその製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
TWM517908U (zh) 具中空腔室之半導體封裝結構及其下基板
WO2021030927A1 (zh) 显示背板及其制作方法、显示装置
US20160329269A1 (en) Chip package structure and manufacturing method thereof
TW201322393A (zh) 具有導電凸塊之半導體裝置、封裝結構及製法
KR101128645B1 (ko) 솔더 볼 실장용 마스크 프레임 장치
TWI705533B (zh) 半導體裝置
JP4995883B2 (ja) 半導体フリップチップ構造体
TW201113964A (en) Method for manufacturing semiconductor device
US8168537B2 (en) Semiconductor component and assumbly with projecting electrode
CN213042906U (zh) 半导体封装结构
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
JP5501387B2 (ja) 配線基板及びその製造方法と半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250