JP2021150348A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150348A
JP2021150348A JP2020045930A JP2020045930A JP2021150348A JP 2021150348 A JP2021150348 A JP 2021150348A JP 2020045930 A JP2020045930 A JP 2020045930A JP 2020045930 A JP2020045930 A JP 2020045930A JP 2021150348 A JP2021150348 A JP 2021150348A
Authority
JP
Japan
Prior art keywords
sealing surface
solder
recess
semiconductor device
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020045930A
Other languages
English (en)
Other versions
JP7318572B2 (ja
Inventor
聖一 辻
Seiichi Tsuji
聖一 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020045930A priority Critical patent/JP7318572B2/ja
Priority to US16/935,521 priority patent/US11227850B2/en
Publication of JP2021150348A publication Critical patent/JP2021150348A/ja
Application granted granted Critical
Publication of JP7318572B2 publication Critical patent/JP7318572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ＰＩＮＤ試験不良が低減された半導体装置の構造と半導体装置の気密封止方法を提供すること提供することを目的とする。【解決手段】第１のシール面１６ａに第１の窪み１８と第１のはんだ流れ出し防止部２６ａを備えたパッケージ本体１０ａを用意する工程と、第１のシール面１６ａに対向する第２のシール面１６ｂを備えたキャップ９２を用意する工程と、第１の窪み１８にボールはんだ６０を載置する工程と、ボールはんだ６０にキャップ９２を載置する工程と、ボールはんだ６０を一旦溶融しその後凝固させて第１のシール面１６ａと第２のシール面１６ｂとを接合させる気密封止工程を備える。【選択図】図７

Description

本開示は気密封止された中空構造を有するパッケージを用いた半導体装置及び半導体装置の製造方法に関する。
図２０は、従来の気密封止された半導体装置の断面図である。９１は凹型のパッケージ本体である。パッケージ本体９１は底面を成す実装部１２を有する。実装部１２上面の中央付近は平面であり、半導体チップを含む電子部品２を実装するためのチップ搭載領域４である。電子部品２は、はんだ９４によりチップ搭載領域４に接合されている。はんだ９４は金錫はんだである。側壁部１４は実装部１２の上面にチップ搭載領域４を取り囲んで設けられている。パッケージ本体９１は外部と内部を電気的に接続する端子を有し、電子部品２と端子は金属ワイヤ等により接続されている。なお端子及び金属ワイヤ等は図示されていない。
パッケージ本体９１とキャップ９２は、はんだ９３によりはんだ付けされており、実装部１２と側壁部１４とキャップ９２によって囲まれた空間６が気密封止されている。側壁部１４の上端は第１のシール面１６ａである。キャップ９２は第１のシール面１６ａにはんだ付けにより接合されている。キャップ９２の第１のシール面１６ａに対向する部分は第２のシール面１６ｂである。つまり、第１のシール面１６ａと第２のシール面１６ｂは、はんだ９３により接合されている。パッケージ本体９１及びキャップ９２は金メッキが施されている。
図２１は、従来の半導体装置における封止方法を示した説明図である。図２１（ａ）は全体を示した斜視図であり、図２１（ｂ）は図２１（ａ）に点線で示したＡ部の断面図である。
従来の半導体装置の製造では、まずチップ搭載領域４に半導体チップを含む電子部品２がはんだ９４（図示せず）によって接合される。次いで、電子部品２とパッケージ本体９１の端子（図示せず）が金属ワイヤ等（図示せず）により電気的に接続される。
次いで、パッケージ本体９１のシール面１６ａの上に、シール面１６ａに合わせて成形されたリボン状のはんだ９３が載置され、更にその上にキャップ９２が載置される。次いで、ヒーターへ移動させて一定時間加熱される。次いで、リボン状のはんだ９３が溶融した状態でスクラブを実施することによりはんだ９３を馴染ませる。次いで、冷却されてはんだは再度凝固する。こうしてパッケージ本体９１とキャップ９２が接合され、空間６が気密封止される。
リボン状のはんだ９３は、溶けたはんだを空気環境下でひも状に整形しこれを圧延加工して製造されるので、表面に酸化膜が形成されやすい。
このため従来の半導体装置の封止では、安定した接合を得るにははんだ９３の酸化膜を除去することが必要である。よってスクラブを行ってはんだを馴染ませる必要があった。
スクラブとは、はんだ９３を溶融させた状態でキャップ９２をパッケージ本体９１に対し、ピンセット等を用いて揺り動かし、はんだ表面の酸化膜を破壊する作業である。
実開平０２−０２４５５２号公報
図２２は封止後の従来の半導体装置を示した斜視図である。図２２（ａ）は、封止後の従来の半導体装置の外観を示した斜視図であり、図２２（ｂ）は、図２２（ａ）の線Ｙで切断された従来の半導体装置の内部を示した斜視図である。
図２２（ａ）において９９ａはパッケージ本体９１の外側の側面に流れ出したはんだ９３である。図２２（ｂ）において、９６はパッケージ本体９１の内部に落下したはんだ９３のはんだ屑であり、９９ｂはパッケージ本体９１の内側の側面に流れ出したはんだ９３である。
このように従来の半導体装置の封止方法は、スクラブすることではんだ９３の表面の酸化部分が屑となり半導体装置の内部へ落下する場合がある。落下したはんだ屑はパッケージ内の異物を検出するＰＩＮＤ試験（Ｐａｒｔｉｃｌｅ Ｉｍｐａｃｔ Ｎｏｉｓｅ Ｄｅｔｅｃｔｉｏｎ：微粒子衝撃雑音検出試験）における不良原因となる問題があった。
本開示は、上述のような課題を解決するためになされたもので、ＰＩＮＤ試験における不良が低減された半導体装置の構造と気密封止方法を提供することを目的とする。
本開示に係る半導体装置の製造方法は、半導体チップを搭載するためのチップ搭載領域を有した実装部と、その全周に渡り連続した第１のシール面を有し、チップ搭載領域を取り囲み実装部に設けられた側壁部と、第１のシール面に設けられた第１の窪みと、第１のシール面に設けられ第１の窪みよりチップ搭載領域の側に位置する連続した第１のはんだ流れ出し防止部とを備えたパッケージ本体を用意する工程と、第１のシール面に対向する第２のシール面を備えたキャップを用意する工程と、金と錫を主成分とする合金からなるボールはんだを用意する工程と、第１の窪みにボールはんだを載置する工程と、ボールはんだにキャップを載置する工程と、ボールはんだを一旦溶融しその後凝固させて第１のシール面と第２のシール面とを接合させる気密封止工程と、を備える。
本開示に係る半導体装置は、半導体チップを搭載するためのチップ搭載領域を有した実装部と、実装部に設けられチップ搭載領域を取り囲む側壁部とを有したパッケージ本体と、キャップとを備える。また側壁部の全周に渡り連続して設けられた第１のシール面とキャップに設けられ第１のシール面に対向する第２のシール面とが接合材により接合され、実装部と側壁部とキャップによって囲まれた空間が封止された半導体装置である。そして、接合材である金と錫を主成分とする合金からなるボールはんだが載置可能な第１の窪みと、第１の窪みより空間の側に位置する連続した第１のはんだ流れ出し防止部と、第１の窪みを取り囲む連続した第２のはんだ流れ出し防止部と、が第１のシール面に設けられている。
本開示によれば、ボールはんだを用いる場合であっても凹型パッケージ本体のシール面にボールはんだが固定でき、ＰＩＮＤ試験における不良が低減された、半導体装置及び半導体装置の製造方法が提供できる。
実施の形態１に係るパッケージ本体１０ａの正面図ある。 実施の形態１に係るパッケージ本体１０ａの上面図である。 図２のＢ−Ｂ‘位置でのパッケージ本体１０ａの断面図である。 キャップ９２を示す説明図である。 はんだとキャップを載置することを示す半完成品の斜視図である 図５のＣ−Ｃ‘位置でのＸ−Ｚ平面に平行な断面における断面図である。 実施の形態１に係る半導体装置の封止後の断面図である。 実施の形態２に係る半導体装置の半完成品の斜視図である。 実施の形態３に係るパッケージ本体１０ｃの上面図と断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の半完成品の斜視図である。 実施の形態５に係るキャップ５１ａを示す図である キャップにはんだと半完成品を載置することを示す斜視図である 実施の形態５に係る半導体装置の断面図である。 実施の形態６に係るキャップ５１ｂを示す図である。 実施の形態７に係るパッケージ本体１０ｅを示す図である。 実施の形態７に係るキャップ５１ｃを示す図である。 実施の形態７に係る半導体装置の断面図である。 実施の形態８に係るキャップ５１ｄを示す図である。 従来の気密封止された半導体装置の断面図である。 従来の半導体装置における封止方法を示した説明図である。 封止後の従来の半導体装置を示した斜視図である。
実施の形態１．
実施の形態１に係る半導体装置について、図面を参照して説明する。
なお図において同一の符号を付したものは同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また図面は概略的に示されるものであり、説明の便宜のために適宜構成の省略または構成の簡略化がなされるものである。また異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は必ずしも正確に記載されるものではなく、適宜変更され得るものである。
図１は実施の形態１に係るパッケージ本体１０ａの正面図である。図２は実施の形態１に係るパッケージ本体１０ａの上面図である。図３は図２のＢ−Ｂ‘位置でのパッケージ本体１０ａの断面図である。
図１、２に示すように、パッケージ本体１０ａは底面を成す実装部１２及び実装部１２の上面の外周に設けられた側壁部１４を有する。
実装部１２は、半導体チップと線膨張係数が近い銅タングステンや銅モリブデンや、安価な銅材等を材料として構成された、放熱性が良い金属の板材で形成される。チップ搭載領域４は実装部１２上面の露出した平面部であり電子部品を搭載するための領域である。
側壁部１４は、チップ搭載領域４を取り囲んで実装部１２の上面に設けられている。側壁部１４は、あらかじめ側壁部の形状に整形された金属のパイプ材が切断され、パッケージ本体１０ａの外部と内部を電気的に接続する端子（図示せず）を嵌め込む溝が形成され、端子と共に実装部１２にロウ材により接合され形成される。
なお端子は図１から図３において図示されず、以降の図においても端子は図示されない。
図１の矢印Ａで示された側壁部１４の上端は、第１のシール面１６ａである。図２に示すように、第１のシール面１６ａは側壁部１４の上端全周に渡り途切れることなく連続して設けられている。第１のシール面１６ａは、下地にニッケルメッキが施されその表面に金メッキが施されている。
なお、側壁部１４はセラミックにより形成されても良く、実装部１２と側壁部１４は別部材として形成される例を示したが一体として形成されても良い。
ところで、融けたはんだ溶体を油中に滴下し、あるいは微細に切断したはんだを油中に添加して加熱溶解し、次いで冷却する油中アトマイズ法と呼ばれる方法がある。油中アトマイズ法によって得られたボールはんだは、従来のリボン状はんだと比較してはんだ表面の酸化物が生じにくく、はんだ濡れ性が良い。このはんだ馴染みの良いボールはんだを用いてパッケージ本体９１とキャップ９２を接合すれば、キャップ９２をスクラブすることなく良好に接合することが出来、ＰＩＮＤ試験における不良を低減できると考えられる。
しかし、ボールはんだの形状は球状であり、パッケージ本体９１のシール面１６ａは平面であるので、ボールはんだがシール面１６ａに固定できずこぼれ落ちてしまう。このため、従来の半導体装置の製造方法において、ボールはんだによるキャップ封止は困難であった。
一方、実施の形態１に係るパッケージ本体１０ａは、図２に示すように上面から見た第１のシール面１６ａの中央部には、後述するボールはんだ６０を載置可能な第１の窪み１８が複数設けられている。言い換えると第１の窪み１８は側壁部１４の上端に設けられている。上面から見た第１の窪み１８の開口の形状は円形である。
図２、３に示すように、第１のシール面１６ａには第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂが設けられている。
第１のはんだ流れ出し防止部２６ａは、第１の窪み１８の全てよりもチップ搭載領域４の側、すなわち実装部１２と側壁部１４と後述するキャップ９２により封止される空間６の側に、第１のシール面１６ａの全周に渡って連続して設けられている。
第２のはんだ流れ出し防止部２６ｂは、第１の窪み１８の全てを取り囲み、第１のシール面１６ａの全周に渡って連続して設けられている。なお、第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂは図１において図示されていない。
第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂは、はんだ濡れ性の悪い酸化ニッケル被膜の露出部である。
例えば、メッキが施された第１のシール面１６ａにレーザー加工機でレーザー光を照射して表面の金メッキを除去し、下地のニッケルメッキを露出させて形成する事ができる。この際にニッケルメッキが酸化される。
また、下地のニッケルメッキに金メッキを施す際にはんだ流れ防止部のみをマスクして金メッキを施さず、その後にはんだ流れ防止部のニッケルメッキに酸化処理を施して形成しても良い。
また、はんだ流れ防止部は酸化ニッケル被膜に限定されるものではなく、はんだ濡れ性が悪ければ他の代替品で良い。例えば、側壁部１４をセラミック材料で構成した場合は、はんだ流れ防止部は金メッキを施さず、セラミックを露出させることで構成することが出来る。
図４はキャップ９２を示す説明図である。図４中の（ａ）はキャップ９２の上面を示す。図４中の（ｂ）は（ａ）を裏返した状態であり、キャップ９２の下面を示す。
実施の形態１においてキャップ９２は、コバール等の金属を材料とした平板である。キャップ９２の全面は下地にニッケルメッキが施され表面に金メッキが施されている。
図４（ｂ）にドットで示された第２のシール面１６ｂは、キャップ９２をパッケージ本体１０ａと接合させた場合に第１のシール面１６ａと対向するキャップ９２の下面の領域である。
なお、キャップ９２の材料は金属でもセラミックでも良く、また第２のシール面１６ｂに上述のメッキが施されていれば他の部分はメッキが施されていなくても良い。
次に、実施の形態１に係る半導体装置の製造方法を説明する。
まず、第１のシール面１６ａの全体に金メッキが施されている場合、レーザー加工機で第１のシール面１６ａの表面を覆う金メッキにレーザーを照射して第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂを形成する（ステップＳ０１）。
これには広く市場で入手可能な、一般にレーザーマーカー（刻印機）と呼ばれるレーザー加工機も使用可能である。レーザー加工機のパッケージ本体１０ａの製造工程ではんだ流れ出し防止部を作成しようとした場合、はんだ流れ出し防止部をマスクで覆ってからパッケージ本体１０ａにメッキを施したのちにマスクを除去する必要がある。一方、本開示のレーザー照射によるはんだ流れ出し防止部の作成方法では、パッケージ本体１０ａのメッキ工程においてマスクを用いる必要が無くなる。
次いで、低酸素濃度の雰囲気下で電子部品２をチップ搭載領域４に接合させる（ステップＳ０２）。
次いで、電子部品２とパッケージ本体１０ａの端子とを金属ワイヤ等により電気的に接続し半完成品を完成させる（ステップＳ０３）。電子部品２の接合と金属ワイヤ等による結線は一般的な半導体装置の製造工程と同じである。
次いで、こうしてできた半完成品を構成するパッケージ本体１０ａの複数の第１の窪み１８のそれぞれにボールはんだ６０を載置する（ステップＳ０４）。
図５は、はんだとキャップを載置することを示す半完成品の斜視図である。
図６は、半完成品にボールはんだ６０を載置した後の状態を示す、図５のＣ−Ｃ‘位置でのＸ−Ｚ平面に平行な断面における断面図である。図６（ａ）は半完成品の全体を示した図であり、図６（ｂ）は図６（ａ）のＤ部の拡大図である。
図６（ａ）に示すように、電子部品２ははんだ９４によってチップ搭載領域４に接合されている。電子部品２は能動素子である半導体チップを含む。半導体チップは、例えば窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、Ｓｉ、シリコンゲルマニウム（ＳｉＧｅ）等の基板上に形成されたトランジスタ、ＩＣ、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等である。電子部品２は単数であっても複数であっても良く、セラミック基板上に形成された平面回路、抵抗やコンデンサやインダクタ等の受動素子、チップ部品を含んでいてもよい。電子部品２とパッケージ本体１０ａの端子（図示せず）は、金属ワイヤ等（図示せず）により電気的に接続されている。
はんだ９４は金錫（Ａｕ−Ｓｎ）はんだ、金ゲルマニウム（Ａｕ−Ｇｅ）はんだ等の高信頼性用途の高温はんだである。これらは接合にフラックスを用いずアウトガスによる信頼性低下を生じない。
ボールはんだ６０は、第１のシール面１６ａと第２のシール面１６ｂを接合する接合材であり、油中アトマイズ法により製造されたほぼ球形のはんだである。ボールはんだ６０は金と錫を主成分とする合金であり、フラックスを含まない。ボールはんだ６０は従来のリボン形状と比べて体積当たりの表面積が小さいこと、製法上オイル中で液体から急冷され凝固してボール形状となるためにラメラ組成が微細であることから、良好なはんだ濡れ性を有する。なお良好なはんだ濡れ性が確保できれば、ボールはんだの製法は油中アトマイズ法には限らず他の製法であっても良い。
第１の窪み１８の形状は、ボールはんだ６０が容易に移動したり、シール面から転げ落ちたりすることのないように設定されている。図２に示すように、平面視での第１の窪み１８の開口の形状は円形である。図６（ｂ）に示すように、第１の窪み１８の直径Ｒはボールはんだ６０の半径ｒの２倍よりやや大きく、第１の窪み１８の断面は円弧もしくはおわん型の、なめらかに下に凸の形状である。第１の窪み１８の深さＨはボールはんだ６０の半径ｒよりやや小さく設定されている。具体的には第１の窪み１８の深さＨはｒの０．７倍以上かつ０．９倍以下が望ましい。
このように第１の窪み１８の形状は適切に設定されているために、ステップＳ０４において第１の窪み１８にボールはんだ６０を安定して載置する事ができる。なお第１の窪み１８の開口形状は円形であり、円形の場合は切削加工により容易に形成できる利点があるが、ボールはんだ６０を安定して載置する事ができる形状であれば必ずしも円形である必要はない。
次いで、ボールはんだ６０の上にキャップ９２を載置する（ステップＳ０５）。第１の窪み１８の形状が適切に設定されているため、キャップ９２を安定して載置する事ができる。
次いで、低酸素濃度の雰囲気下でボールはんだ６０とキャップ９２が載置された半完成品は、一旦加熱され、ボールはんだ６０は溶融される（ステップＳ０６）。
溶融したボールはんだ６０は側壁部１４の全周に渡って連続して設けられた第１のシール面１６ａに沿って濡れ広がる。その後冷却されてボールはんだ６０が再凝固したはんだ６１により、パッケージ本体１０ａとキャップ９２は接合され気密封止される（ステップＳ０７）。加熱と冷却は、例えば窒素雰囲気または一定の流量で窒素ガスを流した環境に置かれたリフロー炉やヒーター等が利用できる。
なお、複数の第１の窪み１８にそれぞれボールはんだ６０が載置された半完成品をリフロー炉やヒーター等に移動させてからキャップ９２を載置してもよい。実施の形態１のように第１の窪み１８の形状を適切に設定することで、この移動時の振動によってボールはんだ６０が第１の窪み１８から脱落する事を軽減することが出来る。
図７は、実施の形態１に係る半導体装置の封止後の断面図であり、図５のＣ−Ｃ‘位置でＸ−Ｚ平面に平行な面における断面を示している。
図７に示すように第１のシール面１６ａと第２のシール面１６ｂは対向しており、はんだ６１により接合されている。実装部１２と側壁部１４とキャップ９２によって囲まれた空間６は気密封止されている。
上述したようにボールはんだ６０ははんだ濡れ性が良好である。また、第１のはんだ流れ出し防止部２６ａ及び第２のはんだ流れ出し防止部２６ｂは、はんだ濡れ性の悪い露出された酸化ニッケル被膜で形成されている。
よって、溶融したボールはんだ６０はスクラブすること無しに第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂとの間の、金メッキが施された第１のシール面１６ａに濡れ広がる。
一方、溶融したボールはんだ６０は第１のはんだ流れ出し防止部２６ａ及び第２のはんだ流れ出し防止部２６ｂを乗り越えて濡れ広がる事は無い。
つまり本開示によれば、キャップ９２とパッケージ本体１０ａとを気密封止する場合にスクラブ無しで良好な気密封止を示す接合が実現できる。よって、はんだ屑の発生が抑制できるのでＰＩＮＤ試験での不良が抑制される効果を奏する。加えて、パッケージ本体１０ａの外部側面へのはんだ６１の流れ出しが無くなるので、外観検査における不良が抑制される効果を奏する。
以上のように実施の形態１に係る半導体装置は、半導体チップを搭載するためのチップ搭載領域４を有した実装部１２と、実装部１２に設けられチップ搭載領域４を取り囲む側壁部１４とを有したパッケージ本体１０ａと、キャップ９２とを備える。そして側壁部１４の全周に渡り連続して設けられた第１のシール面１６ａと、キャップ９２に設けられ第１のシール面１６ａに対向する第２のシール面１６ｂとが接合材により接合され、実装部１２と側壁部１４とキャップ９２によって囲まれた空間６が封止された半導体装置である。
ここで第１のシール面１６ａには、接合材である金と錫を主成分とする合金からなるボールはんだ６０が載置可能な第１の窪み１８と、第１の窪み１８より空間６の側に位置する連続した第１のはんだ流れ出し防止部２６ａと、第１の窪み１８を取り囲む連続した第２のはんだ流れ出し防止部２６ｂとが設けられている。第１のはんだ流れ出し防止部２６ａ及び第２のはんだ流れ出し防止部２６ｂは、酸化ニッケル被膜である。
また、実施の形態１に係る半導体装置の製造方法は、半導体チップを搭載するためのチップ搭載領域４を有した実装部１２と、その全周に渡り連続した第１のシール面１６ａを有し、チップ搭載領域４を取り囲み実装部１２に設けられた側壁部１４と、第１のシール面１６ａに設けられた第１の窪み１８と、第１のシール面１６ａに設けられ第１の窪み１８よりチップ搭載領域４の側に位置する連続した第１のはんだ流れ出し防止部２６ａとを備えたパッケージ本体１０ａを用意する工程と、第１のシール面１６ａに対向する第２のシール面１６ｂを備えたキャップ９２を用意する工程と、金と錫を主成分とする合金からなるボールはんだ６０を用意する工程と、第１の窪み１８にボールはんだ６０を載置する工程と、先に載置されたボールはんだ６０にキャップ９２を載置する工程と、ボールはんだ６０を一旦溶融しその後凝固させて第１のシール面１６ａと第２のシール面１６ｂとを接合させる気密封止工程とを備える。
このような構成によれば、ボールはんだ６０を載置可能な第１の窪み１８が第１のシール面１６ａに設けられたので、第１のシール面１６ａにボールはんだ６０をこぼれ落ちることなく固定できる。よってパッケージ本体１０ａとキャップ９２の接合にはんだ馴染みの良いボールはんだ６０が使用可能となるので、スクラブすることなく半導体装置を良好に気密封止する事が出来る。この結果、気密封止された空間６へのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
また第１の窪み１８の内側に第１のはんだ流れ出し防止部２６ａを設け、外側に第２のはんだ流れ出し防止部２６ｂを設けた。よって、パッケージ本体１０ａの側面へのはんだの流れ出しが無くなるとともに、外観不良を抑制できるという効果を奏する。
なお、第１の窪み１８及び第１の窪み１８に載置されるボールはんだ６０の数量は、ボールはんだ６０が溶融した時にシール面全体に充分行き渡る量であればよく、必ずしも全ての第１の窪み１８に載置する必要は無い。
実施の形態１において、第１の窪み１８の形状は上面から見た開口形状が円形であり、垂直な断面が円弧もしくはおわん型のなめらかに下に凸の形状である例を示したが、必ずしもこれに限るものではない。ボールはんだ６０が容易に移動したり、シール面から転げ落ちたりすることのない形状であれば良く、例えば楕円、円錐、円筒、角錐、直方体等であってもよい。
実施の形態２．
実施の形態２について説明する。
実施の形態１と実施の形態２の相違点は、実施の形態１に係るパッケージ本体１０ａは第１のシール面１６ａに第１の窪み１８が複数設けられていたが、実施の形態２に係るパッケージ本体１０ｂでは第１の窪み１８に替えて、第１のシール面１６ａに第１の溝２２が設けられている。
図８は実施の形態２に係る半導体装置の半完成品の斜視図である。図８（ａ）は電子部品２が接合された実施の形態２に係るパッケージ本体１０ｂにボールはんだ６０を載置した後の斜視図である。図８（ｂ）は図８（ａ）に点線で示されたＡ部を矢印の方向から見た拡大図である。
図８（ａ）に示すように、第１の溝２２は第１のシール面１６ａの全周に渡り連続して設けられている。図８（ｂ）に示すように、第１のシール面１６ａには第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂが設けられている。なお、第１のはんだ流れ出し防止部２６ａと第２のはんだ流れ出し防止部２６ｂは図８（ａ）に図示されていない。
第１のはんだ流れ出し防止部２６ａは第１の溝２２の全てよりもチップ搭載領域４の側、すなわち実装部１２と側壁部１４とキャップ９２により封止される空間６の側に設けられている。第２のはんだ流れ出し防止部２６ｂは第１の溝２２の全てを取り囲み、第１のシール面１６ａの全周に渡って連続して設けられている。
第１の溝２２の形状は、第１の窪み１８の形状と同じく、ボールはんだ６０が容易にシール面から転げ落ちたりすることのないように設定されている。上面から見た第１の溝２２の幅Ｗはボールはんだ６０の半径ｒの２倍よりやや大きい。第１の溝２２の断面は円弧もしくはおわん型のなめらかに下に凸の形状であり、第１の溝２２の深さＨはボールはんだ６０の半径ｒよりやや小さく設定されている。具体的には第１の溝２２の深さＨはｒの０．７倍以上かつ０．９倍以下が望ましい。
他の部分は実施の形態１と同じであり、説明を省略する
このように構成された実施の形態２にあっても、実施の形態１と同様にはんだ馴染みのよいボールはんだ６０がこぼれ落ちることなく固定でき、スクラブすることなくパッケージ本体１０ｂとキャップ９２を良好に接合し気密封止できる。よって、気密封止された空間６でのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。また第１の溝２２の内側に第１のはんだ流れ出し防止部２６ａを設け、外側に第２のはんだ流れ出し防止部２６ｂを設けたので、パッケージ本体１０ｂの側面へのはんだの流れ出しが無くなるとともに、外観不良を抑制できるという効果を奏する。
さらに第１の溝２２は第１の窪み１８よりも第１のシール面１６ａへの形成時の加工がし易い、またボールはんだ６０が投入し易いという効果を奏する。また溶融したボールはんだ６０が第１の溝２２をつたってパッケージ本体１０ｂの全周へ行き渡り易いという効果を奏する。
実施の形態３．
実施の形態３について説明する。
実施の形態１に係るパッケージ本体１０ａの第１のシール面１６ａには、第１のはんだ流れ出し防止部２６ａ及び第２のはんだ流れ出し防止部２６ｂが設けられていた。一方、実施の形態３に係るパッケージ本体１０ｃはこれに替えて、第１のシール面１６ａに第１の段差２８ａ及び第２の段差２８ｂが設けられている。この点が実施の形態３と実施の形態１の相違点である。その他は同じである。
図９は実施の形態３に係るパッケージ本体１０ｃの上面図と断面図である。図９（ａ）は上面図であり、図９（ｂ）は図９（ａ）の矢印Ａからみたパッケージ本体１０ｃの断面図である。
パッケージ本体１０ａと同じく、パッケージ本体１０ｃは半導体チップを搭載するためのチップ搭載領域４を有した実装部１２と、実装部１２に設けられチップ搭載領域４を取り囲む側壁部１４とを有する。チップ搭載領域４の上部は空間６である。側壁部１４の上面は第１のシール面１６ａである。第１のシール面１６ａにはボールはんだ６０が載置可能な第１の窪み１８が設けられている。第１のシール面１６ａには第１の段差２８ａと第２の段差２８ｂが設けられている。
第１の段差２８ａは、第１のシール面１６ａから一段下がった側面３０ａ及び底面３２ａを有する、階段状の段差である。第１の段差２８ａは、第１のシール面１６ａの内側の縁に、側壁部１４の全周に渡り途切れなく連続して設けられている。これは第１の窪み１８よりもチップ搭載領域の側、つまり実装部１２と側壁部１４とキャップ９２によって封止される空間６の側である。言い換えると側面３０ａ及び底面３２ａは第１のシール面１６ａよりチップ搭載領域４に近い側に位置している。
第２の段差２８ｂは、第１のシール面１６ａの外側の縁に、第１の窪み１８を取り囲んで、側壁部１４の全周に渡り途切れなく連続して設けられている。
第２の段差２８ｂは、第１のシール面１６ａから一段下がった側面３０ｂ及び底面３２ｂを有する、階段状の段差である。言い換えると側面３０ｂ及び底面３２ｂは第１のシール面１６ａより実装部１２に近い側に位置している。
実施の形態１と同様に、実施の形態３にあってもパッケージ本体１０ｃを用いて半完成品が製造され（ステップＳ０２、Ｓ０３）、次いで半完成品を構成するパッケージ本体１０ｃの複数の第１の窪み１８のそれぞれにボールはんだ６０が載置され（ステップＳ０４）、次いで、ボールはんだ６０の上にキャップ９２が載置される（ステップＳ０５）。次いで全体が加熱されボールはんだ６０が一旦溶融し（ステップＳ０６）、次いで冷却され再び凝固したはんだ６１によりパッケージ本体１０ｃとキャップ９２が接合され半導体装置が気密封止される（ステップＳ０７）。
図１０は実施の形態３に係る半導体装置の断面図である。図１０（ａ）はステップＳ０４において図９（ｂ）のＢ部の位置を見た断面図であり、図１０（ｂ）はステップＳ０７においてに図９（ｂ）のＢ部の位置を見た断面図である。
図１０（ｂ）に示すように、パッケージ本体１０ｃとキャップ９２は、ボールはんだ６０が一旦溶融し再び凝固したはんだ６１により結合されている。パッケージ本体１０ｃに第１及び第２のはんだ流れ出し防止部は設けられていない。よって、溶融したボールはんだ６０はパッケージ本体１０ｃの第１のシール面１６ａからはパッケージ内外の方向へ流れ出す可能性がある。
しかしながら、パッケージ本体１０ｃはフィレット６４を形成しやすいよう第１の段差２８ａ及び第２の段差２８ｂが設けられている。このため流れ出したはんだは底面３２ａ及び３２ｂにフィレット６４を形成する。
第１の段差２８ａ及び第２の段差２８ｂは、フィレット６４を形成させることで流れ出したはんだを第１の段差２８ａ及び第２の段差２８ｂの周辺に留まらせ、パッケージ本体１０ｃの側面へのはんだの流出を低減させる。よって外観不良を抑制できるという効果を奏する。
なお、フィレット６４が形成されやすくするため、第１の段差２８ａ及び第２の段差２８ｂの高さは０．５ｍｍ程度が望ましい。
他の部分は実施の形態１と同じであり、説明を省略する
このように構成された実施の形態３にあっても、実施の形態１と同様にはんだ馴染みのよいボールはんだ６０がこぼれ落ちることなく固定でき、スクラブすることなくパッケージ本体１０ａとキャップ９２を良好に接合し気密封止できる。よって、気密封止された空間６でのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
また、第１の窪み１８の内側に第１の段差２８ａを設け、外側に第２の段差２８ｂを設けたので、パッケージ本体１０ｃの側面へのはんだの流れ出しが無くなるとともに、外観不良を抑制できるという効果を奏する。
実施の形態４．
実施の形態４について説明する。図１１は実施の形態４に係る半導体装置の半完成品の斜視図である。図１１（ａ）は電子部品２が接合されたパッケージ本体１０ｄにボールはんだ６０を載置した後の斜視図である。図１１（ｂ）は図１１（ａ）に点線で示されたＡ部を矢印の方向から見た拡大図である。
実施の形態４に係るパッケージ本体１０ｄは、実施の形態２に係るパッケージ本体１０ｂと同様に、第１のシール面１６ａに第１の溝２２が設けられている。また実施の形態４に係るパッケージ本体１０ｄは、実施の形態３に係るパッケージ本体１０ｃと同様に、第１のシール面１６ａに第１の段差２８ａと第２の段差２８ｂが設けられている。
その他の部分は実施の形態２または３と同様であり、説明を省略する。
このように構成された実施の形態４にあっても、実施の形態１と同様にはんだ馴染みのよいボールはんだ６０がこぼれ落ちることなく固定でき、スクラブすることなくパッケージ本体１０ａとキャップ９２を良好に接合し気密封止できる。よって、気密封止された空間６でのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
また、第１の窪み１８の内側に第１の段差２８ａを設け、外側に第２の段差２８ｂを設けたので、パッケージ本体１０ｃの側面へのはんだの流れ出しが無くなり、外観不良を抑制できるという効果を奏する。
また、第１の窪み１８に替えて第１の溝２２を採用した。第１の溝２２は第１の窪み１８よりも第１のシール面１６ａへの形成時の加工がし易い、またボールはんだ６０が投入し易いという効果を奏する。
実施の形態５．
実施の形態５について説明する。
図１２は実施の形態５に係るキャップ５１ａを示す図である。図１２（ａ）は上下が反転されたキャップ５１ａの上面図である。つまり図１２（ａ）はキャップ５１ａの下面を示している。図１２（ｂ）は図１２（ａ）の矢印Ａから見た断面図であり、図１２（ｃ）は矢印Ｂから見た断面図である。
キャップ９２とキャップ５１ａの相違点は、キャップ５１ａはキャップ５１ａの下面に設定された第２のシール面１６ｂに、第２の窪み２０、第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄが設けられた点である。他は同じである。
キャップ９２と同じく、キャップ５１ａはコバール等の金属を材料とした平板である。第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄを除き、キャップ５１の全面には下地にニッケルメッキが施され表面に金メッキが施されている。なおキャップ５１ａの材料は金属でもセラミックでも良く、また第２のシール面１６ｂに上述のメッキが施されていれば他の部分はメッキが施されていなくても良い。
図１２（ａ）に示すようにキャップ５１ａの第２のシール面１６ｂの中央部にはボールはんだを載置可能な第２の窪み２０が複数設けられている。第２の窪み２０の形状は、ボールはんだ６０が容易に移動したり、シール面から転げ落ちたりすることのないように設定されている。平面視した第２の窪み２０の開口の形状は円形であり、その直径Ｒはボールはんだ６０の半径ｒの２倍よりやや大きい。開口の形状が円形の場合、切削加工により容易に形成できる利点があるが、必ずしも円形である必要はない。
図１２（ｂ）、（ｃ）に示すように、第２の窪み２０の断面は円弧もしくはおわん型のなめらかに下に凸の形状であり、第２の窪み２０の深さＨはボールはんだ６０の半径ｒよりやや小さく設定されている。具体的には第２の窪み２０の深さＨはｒの０．７倍以上かつ０．９倍以下が望ましい。
図１２（ａ）に示すように、第２のシール面１６ｂには第３のはんだ流れ出し防止部２６ｃと第４のはんだ流れ出し防止部２６ｄが設けられている。第３のはんだ流れ出し防止部２６ｃは第２の窪み２０の全てよりもチップ搭載領域４の側、すなわち実装部１２と側壁部１４とキャップ５１ａにより封止される空間６の側に、第２のシール面１６ｂの全周に渡って連続して設けられている。第４のはんだ流れ出し防止部２６ｄは第２の窪み２０の全てを取り囲み、第２のシール面１６ｂの全周に渡って連続して設けられている。
第１のはんだ流れ出し防止部２６ａ及び第２のはんだ流れ出し防止部２６ｂと同様に、第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄは、はんだ濡れ性の悪い酸化ニッケル被膜の露出部である。例えばメッキが施された第２のシール面１６ｂにレーザー加工機でレーザー光を照射して表面の金メッキを除去し、下地のニッケルメッキを露出させて形成する事ができる。この際にニッケルメッキが酸化される。下地のニッケルメッキに金メッキを施す際にはんだ流れ防止部のみをマスクして金メッキを施さず、その後にはんだ流れ防止部のニッケルメッキに酸化処理を施して形成しても良い。またはんだ流れ防止部は酸化ニッケル被膜に限定されるものではなく、はんだ濡れ性が悪ければ他の代替品で良い。例えば、キャップ５１ａをセラミック材料で構成した場合は、はんだ流れ防止部は金メッキを施さず、セラミックの母材を露出させることで構成することが出来る。
次に実施の形態５に係る半導体装置の製造方法を説明する。
まず、第２のシール面１６ｂの全体に金メッキが施されている場合、レーザー加工機で第２のシール面１６ｂの表面を覆う金メッキにレーザーを照射して第３のはんだ流れ出し防止部２６ｃと第４のはんだ流れ出し防止部２６ｄを形成する。（ステップＳ１１）
次いで、低酸素濃度の雰囲気下で電子部品２をパッケージ本体９１のチップ搭載領域４に接合させる（ステップＳ１２）。次いで、電子部品２とパッケージ本体９１の端子とを金属ワイヤ等により電気的に接続し、半完成品４０を作成する（ステップＳ１３）。電子部品２の接合と金属ワイヤ等による結線は一般的な半導体装置の製造工程と同じである。
次いで図１３に示すように、キャップ５１ａの下面を上の状態として、複数の第２の窪み２０のそれぞれにボールはんだ６０を載置する（ステップＳ１４）。図１３は実施の形態５においてキャップにはんだと半完成品を載置することを示す斜視図である。
第２の窪み２０の形状が適切に設定されているために、第２の窪み２０にボールはんだ６０を安定して載置する事ができる。
次いで半完成品４０は、上下が逆転され第１のシール面１６ａを下にした状態で、キャップ５１ａに載置されたボールはんだ６０の上に、載置される（ステップＳ１５）。
第２の窪み２０の形状が適切に設定されているために、半完成品４０をボールはんだ６０の上に安定して載置できる。
次いで、低酸素濃度の雰囲気下でボールはんだ６０が載置されたキャップ５１ａとボールはんだ６０と半完成品は一旦加熱され、ボールはんだ６０は溶融される（ステップＳ１６）。
その後全体は冷却されてボールはんだ６０は再凝固し、再凝固したはんだ６１により、パッケージ本体９１とキャップ５１ａは接合され気密封止される（ステップＳ１７）。
加熱と冷却は、例えば窒素雰囲気または一定の流量で窒素ガスを流した環境に置かれたリフロー炉やヒーター等が利用できる。
なお、第２の窪み２０にボールはんだ６０が載置されたキャップ５１ａをリフロー炉やヒーター等に移動させてから半完成品４０を載置してもよい。第２の窪み２０の形状が適切に設定されているため、この移動時の振動によってボールはんだ６０が第２の窪み２０から脱落する事は無い。加熱前のリフロー炉やヒーター等で複数の第２の窪み２０のそれぞれにボールはんだ６０を載置し、更に半完成品４０を載置してもよい。
図１４は、実施の形態５に係る半導体装置の断面図である。図１４はステップＳ１７直後の状態を示しており、キャップ５１ａの上にパッケージ本体９１が位置している。第１のシール面１６ａと第２のシール面１６ｂが対抗しており、はんだ６１により接合されている。実装部１２と側壁部１４とキャップ５１ａよって囲まれた空間６は気密封止されている。
上述したように、第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄは、はんだ濡れ性の悪い露出された酸化ニッケル被膜で形成されている。またボールはんだ６０は、はんだ濡れ性が良好である。よって、溶融したボールはんだ６０は、第３のはんだ流れ出し防止部２６ｃと第４のはんだ流れ出し防止部２６ｄとの間の、金メッキが施された第２のシール面１６ｂに、スクラブすること無しに濡れ広がる。一方、溶融したボールはんだ６０は第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄを乗り越えて濡れ広がる事は無い。
つまり本開示によれば、キャップ５１ａとパッケージ本体９１とを気密封止する場合にスクラブ無しで良好な気密封止を示す接合が実現できる。よってはんだ屑の発生が抑制され、ＰＩＮＤ試験での不良が抑制される効果を奏する。また、キャップ５１ａの外部側面へのはんだ６１の流れ出しが無くなるので外観検査における不良が抑制される効果を奏する。その他の部分は説明を省略する。
以上のように実施の形態５に係る半導体装置は、半導体チップを搭載するためのチップ搭載領域４を有した実装部１２と、実装部１２に設けられチップ搭載領域４を取り囲む側壁部１４とを有するパッケージ本体９１と、キャップ５１ａとを備え、側壁部１４の全周に渡り連続して設けられた第１のシール面１６ａとキャップ５１ａに設けられ第１のシール面１６ａに対向する第２のシール面１６ｂとが接合材により接合されており、実装部１２と側壁部１４とキャップ５１ａによって囲まれた空間６が封止された半導体装置である。
ここで第２のシール面１６ｂには、接合材である金と錫を主成分とする合金からなるボールはんだ６０が載置可能な第２の窪み２０と、第２の窪み２０より空間６の側に位置する連続した第３のはんだ流れ出し防止部２６ｃと、第２の窪み２０を取り囲む連続した第４のはんだ流れ出し防止部２６ｄとが設けられている。第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄは、酸化ニッケル被膜である。
また、実施の形態５に係る導体装置の製造方法は、半導体チップを搭載するためのチップ搭載領域４を有した実装部１２と、その全周に渡り連続した第１のシール面１６ａを有し、チップ搭載領域４を取り囲み実装部１２に設けられた側壁部１４と、を備えたパッケージ本体９１を用意する工程と、第１のシール面１６ａに対向する第２のシール面１６ｂを備え、第２のシール面１６ｂに第２の窪み２０及び第２の窪み２０よりチップ搭載領域４の側に位置する連続した第３のはんだ流れ出し防止部２６ｃが設けられたキャップ５１ａを用意する工程と、金と錫を主成分とする合金からなるボールはんだ６０を用意する工程と、第２の窪み２０にボールはんだ６０を載置する工程と、ボールはんだ６０にパッケージ本体９１を載置する工程と、ボールはんだ６０を一旦溶融しその後凝固させて第１のシール面１６ａと第２のシール面１６ｂとを接合させる気密封止工程とを備える。
このような構成によれば、ボールはんだ６０が載置可能な第２の窪み２０をキャップ５１ａの第２のシール面１６ｂに設けたので、ボールはんだ６０がこぼれ落ちることなく固定できる。つまり、パッケージ本体９１とキャップ５１ａの接合にはんだ馴染みの良いボールはんだ６０が使用可能となり、スクラブすることなく半導体装置を良好に気密封止する事が出来る。この結果、気密封止された空間６へのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
また第２の窪み２０の内側に第３のはんだ流れ出し防止部２６ｃを設け、外側に第４のはんだ流れ出し防止部２６ｄを設けたので、パッケージ本体９１の内外へのはんだの流れ出しを防止できる効果を奏する。
なお、第２の窪み２０及び第２の窪み２０に搭載されるボールはんだ６０の数量は、ボールはんだ６０が溶融した時にシール面全体に充分行き渡る量になる数量が搭載されればよく、必ずしも全ての第２の窪み２０に載置する必要は無い。第２の窪み２０の形状は、平面視で見た開口形状は円形であり、垂直な断面は円弧もしくはおわん型のなめらかに下に凸の形状である例を示したが、必ずしもこれに限るものではない。例えば円錐、円筒、直方体等であっても、ボールはんだ６０が容易に移動したり、シール面から転げ落ちたりすることのない形状であれば良い。
実施の形態６．
実施の形態６について説明する。図１５は実施の形態６に係るキャップ５１ｂを示す図である。図１５（ａ）は上下が反転されたキャップ５１ｂの上面図である。つまり、図１５（ａ）はキャップ５１ｂの下面を示している。図１５（ｂ）は図１５（ａ）の矢印Ａから見た断面図であり、図１５（ｃ）は矢印Ｂから見た断面図である。
キャップ５１ｂとキャップ５１ａの相違点は、第２の窪み２０に替えて第２の溝２４がキャップ５１ｂの下面に設定された第２のシール面１６ｂに設けられたことである。他は同じである。
第２の溝２４は第２のシール面１６ｂの中央部に連続して設けられている。第３のはんだ流れ出し防止部２６ｃは第２の溝２４よりもチップ搭載領域４の側、すなわち実装部１２と側壁部１４とキャップ５１ｂにより封止される空間６の側に、第２のシール面１６ｂの全周に渡って連続して設けられている。第４のはんだ流れ出し防止部２６ｄは第２の溝２４の全てを取り囲み、第２のシール面１６ｂの全周に渡って連続して設けられている。
第２の溝２４の形状は、第２の窪み２０の形状と同じく、ボールはんだ６０がシール面から転げ落ちたりしないように設定されている。上面から見た第２の溝２４の幅Ｗはボールはんだ６０の半径ｒの２倍よりやや大きい。第２の溝２４の断面は円弧もしくはおわん型のなめらかに下に凸の形状であり、第２の溝２４の深さＨはボールはんだ６０の半径ｒよりやや小さく設定されている。具体的には第２の溝２４の深さＨはｒの０．７倍以上かつ０．９倍以下が望ましい。その他はキャップ５１ａと同じである。
実施の形態６に係る半導体装置の製造について説明する。ステップＳ１１からＳ１３は実施の形態５と同じである。次いで、キャップ５１ｂの下面を上の状態とし、第２の溝２４にボールはんだ６０を載置する（ステップＳ１４）。次いで、キャップ５１ｂに載置されたボールはんだ６０の上に、半完成品４０は上下が逆転され第１のシール面１６ａを下にして載置される（ステップＳ１５）。その後、キャップ５１ｂとボールはんだ６０とパッケージ本体９１は一旦加熱されてボールはんだ６０は溶融され（ステップＳ１６）、その後冷却されてボールはんだ６０が再凝固したはんだ６１により、パッケージ本体９１とキャップ５１ｂは接合され気密封止される（ステップＳ１７）。
以上のように、実施の形態６に係る半導体装置では、ボールはんだ６０が載置可能な第２の溝２４をキャップ５１ｂの第２のシール面１６ｂに設けたので、ボールはんだ６０がこぼれ落ちることなく固定できる。
よってパッケージ本体９１とキャップ５１ｂの接合にはんだ馴染みの良いボールはんだ６０が使用可能となり、スクラブすることなく半導体装置を良好に気密封止する事が出来る。この結果、気密封止された空間６へのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
また第２の溝２４の内側に第３のはんだ流れ出し防止部２６ｃを設け、外側に第４のはんだ流れ出し防止部２６ｄを設けたので、パッケージ本体９１の内外へのはんだの流れ出しを防止できる効果を奏する。
さらに実施の形態６では、第２の窪み２０に替えて第２の溝２４を採用した。第２の溝２４は第２の窪み２０よりも第２のシール面１６ｂへの形成時の加工がし易い、またボールはんだ６０が投入し易いという効果を奏する。
他の部分は実施の形態５と同じであり、説明を省略する
実施の形態７．
実施の形態７について説明する。図１６は実施の形態７に係るパッケージ本体１０ｅを示す図である。図１６（ａ）はパッケージ本体１０ｅの上面図である。図１６（ｂ）は図１６（ａ）の矢印Ａから見た断面図である。
パッケージ本体１０ｅの構成は、第１の窪み１８を有さない点を除いてパッケージ本体１０ｃと同じである。言い換えるとパッケージ本体１０ｅの構成は、第１のシール面１６ａに第１の段差２８ａと第２の段差２８ｂが設けられた点を除いてパッケージ本体９１と同じである。
図１７は実施の形態７に係るキャップ５１ｃを示す図である。図１７（ａ）は上下が反転されたキャップ５１ｃの上面図である。つまり図１７（ａ）はキャップ５１ｃの下面を示している。図１７（ｂ）は図１７（ａ）の矢印Ａから見た断面図であり、図１７（ｃ）は矢印Ｂから見た断面図である。
キャップ５１ｃの構成は、第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄを有さない点を除いて、キャップ５１ａと同じである。言い換えるとキャップ５１ｃの構成は、キャップ５１ｃの下面に設定された第２のシール面１６ｂに第２の窪み２０が設けられた点を除いて、キャップ９２と同じである。
実施の形態７に係る半導体装置の製造は実施の形態５と同様である。図１８は実施の形態７に係る半導体装置の断面図である。図１８はステップＳ１７直後の状態を示している。実施の形態３においては、パッケージ本体１０ｃに第１の窪み１８と第１の段差２８ａと第２の段差２８ｂが設けられていた。一方、実施の形態７においては、第２の窪み２０はキャップ５１ｃに、第１の段差２８ａ及び第２の段差２８ｂはパッケージ本体１０ｅに設けられている。
図１８に示すように、Ｚ方向からみた平面視において、第１の段差２８ａは第２の窪み２０に対し、チップ搭載領域４の側、すなわち実装部１２と側壁部１４とキャップ５１ｃにより封止される空間６の側、に位置する。Ｚ方向からみた平面視において、第２の段差２８ｂは第２の窪み２０に対し、第２の窪み２０を取り囲み連続して配置されている。
つまり、実施の形態７における第２の窪み２０と第１の段差２８ａ及び第２の段差２８ｂの位置関係は、実施の形態１における第１の窪み１８と第１の段差２８ａと第２の段差２８ｂの位置関係と同じである。
実施の形態５に係るキャップ５１ａと異なり、キャップ５１ｃには第３及び第４のはんだ流れ出し防止部は設けられていない。よって、ステップＳ１６で溶融したボールはんだ６０は第２のシール面１６ｂから流れ出す可能性がある。
しかしパッケージ本体１０ｅの第１のシール面１６ａには、第１の段差２８ａ及び第２の段差２８ｂが設けられている。流れ出したはんだは、表面張力によりキャップ５１ｃとパッケージ本体１０ｅの隙間にフィレット６４を形成するので、第１の段差２８ａ及び第２の段差２８ｂの周辺に留まる。
よって、パッケージ本体１０ｃの側面へのはんだの流れ出しが無くなり、外観不良を抑制できるという効果を奏する。なお、フィレット６４を形成しやすくするため、第１の段差２８ａ及び第２の段差２８ｂの高さは０．５ｍｍ程度が望ましい。
その他の部分は説明を省略する
以上のように実施の形態７に係る半導体装置にあっても、キャップ５１ｃの第２のシール面１６ｂにボールはんだ６０が載置可能な第２の窪み２０を設けたので、ボールはんだ６０がこぼれ落ちることなく固定できる。つまり、パッケージ本体１０ｅとキャップ５１ｃの接合にはんだ馴染みの良いボールはんだ６０が使用可能となり、スクラブすることなく半導体装置を良好に気密封止する事が出来る。この結果、気密封止された空間６へのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
またパッケージ本体１０ｅの第１のシール面１６ａの内縁に第１の段差２８ａを設け、外縁に第２の段差２８ｂを設けたので、パッケージ本体１０ｅの側面へのはんだの流れ出しによる外観不良が抑制できるという効果を奏する。
実施の形態８．
実施の形態８について説明する。実施の形態８と実施の形態７の相違点は、キャップ５１ｃに替えてキャップ５１ｄを用いる点である。
図１９は実施の形態８に係るキャップ５１ｄを示す図である。図１９（ａ）は上下が反転されたキャップ５１ｄの上面図である。つまり図１９（ａ）はキャップ５１ｄの下面を示している。図１９（ｂ）は図１９（ａ）の矢印Ａから見た断面図であり、図１９（ｃ）は矢印Ｂから見た断面図である。
キャップ５１ｄの構成は、第３のはんだ流れ出し防止部２６ｃ及び第４のはんだ流れ出し防止部２６ｄを有さない点を除いて、キャップ５１ｂと同じである。言い換えるとキャップ５１ｄの構成は、キャップ５１ｄの下面に設定された第２のシール面１６ｂに第２の溝２４が設けられた点がキャップ９２との相違点である。
実施の形態８に係る半導体装置の製造は実施の形態６と同様である。
他の部分は実施の形態７と同じであり、説明を省略する
以上のように実施の形態８に係る半導体装置にあっても、キャップ５１ｄの第２のシール面１６ｂにボールはんだ６０が載置可能な第２の溝２４を設けたので、ボールはんだ６０がこぼれ落ちることなく固定できる。つまり、パッケージ本体１０ｅとキャップ５１ｄの接合にはんだ馴染みの良いボールはんだ６０が使用可能となり、スクラブすることなく半導体装置を良好に気密封止する事が出来る。この結果、気密封止された空間６へのはんだ屑の落下を抑制できるので、ＰＩＮＤ試験における不良を低減できるという効果を奏する。
またパッケージ本体１０ｅの第１のシール面１６ａの内縁に第１の段差２８ａを設け、外縁に第２の段差２８ｂを設けたので、パッケージ本体１０ｅの側面へのはんだの流れ出しが無くなり、外観不良を抑制できるという効果を奏する。
本開示における半導体装置及び半導体装置の製造方法はＰＩＮＤ試験での不良低減に有効であり、特に航空機・ロケット・人工衛星や回転機器等に使用される半導体製品に好適である。
なお、本開示は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本開示を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、ある実施例の構成に他の実施例の構成を加えることも可能である。さらに、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
２ 電子部品、４ チップ搭載領域、６ 空間、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、９１ パッケージ本体、１２ 実装部１２ 側壁部、１６ａ 第１のシール面、１６ｂ 第２のシール面、１８ 第１の窪み、２０ 第２の窪み、２２ 第１の溝、２４ 第２の溝、２６ａ 第１のはんだ流れ出し防止部、２６ｂ 第２のはんだ流れ出し防止部、２６ｃ 第３のはんだ流れ出し防止部、２６ｄ 第４のはんだ流れ出し防止部、２８ａ 第１の段差、２８ｂ 第２の段差、３０ａ、３０ｂ 側面、３２ａ、３２ｂ 底面、４０ 半完成品、５１ａ、５１ｂ、５１ｃ、５１ｄ、９２ キャップ、６０ ボールはんだ、６１ はんだ、６４ フィレット、Ｈ 窪みの深さ、ｒ ボールはんだの半径。

Claims (22)

  1. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、その全周に渡り連続した第１のシール面を有し、前記チップ搭載領域を取り囲み前記実装部に設けられた側壁部と、前記第１のシール面に設けられた第１の窪みと、前記第１のシール面に設けられ前記第１の窪みより前記チップ搭載領域の側に位置する連続した第１のはんだ流れ出し防止部とを備えたパッケージ本体を用意する工程と、
    前記第１のシール面に対向する第２のシール面を備えたキャップを用意する工程と、
    金と錫を主成分とする合金からなるボールはんだを用意する工程と、
    前記第１の窪みに前記ボールはんだを載置する工程と、
    前記ボールはんだに前記キャップを載置する工程と、
    前記ボールはんだを一旦溶融しその後凝固させて前記第１のシール面と第２のシール面とを接合させる気密封止工程と
    を備えた半導体装置の製造方法。
  2. 前記第１の窪みの深さは前記ボールはんだの半径の０．７倍以上かつ０．９倍以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のはんだ流れ出し防止部は、酸化ニッケル被膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１のシール面に、前記第１の窪みを取り囲む連続した第２のはんだ流れ出し防止部が設けられたことを特徴とする、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第２のはんだ流れ出し防止部は、酸化ニッケル被膜であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、その全周に渡り連続した第１のシール面を有し、前記チップ搭載領域を取り囲み前記実装部に設けられた側壁部と、前記第１のシール面に設けられた第１の窪みと、前記第１のシール面に設けられ前記第１の窪みより前記チップ搭載領域の側に位置する側面及び底面を有する連続した第１の段差とを備えたパッケージ本体を用意する工程と、
    前記第１のシール面に対向する第２のシール面を備えたキャップを用意する工程と、
    金と錫を主成分とする合金からなるボールはんだを用意する工程と、
    前記第１の窪みに前記ボールはんだを載置する工程と、
    前記ボールはんだに前記キャップを載置する工程と、
    前記ボールはんだを一旦溶融しその後凝固させて前記第１のシール面と第２のシール面とを接合させる気密封止工程と
    を備えた半導体装置の製造方法。
  7. 前記第１の窪みの深さは前記ボールはんだの半径の０．７倍以上かつ０．９倍以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し、前記第１の窪みを取り囲む連続した第２の段差が前記第１のシール面に設けられたことを特徴とする、請求項６または７に記載の半導体装置の製造方法。
  9. 前記第１の窪みは前記第１のシール面の全周に渡って設けられた第１の溝である事を特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。
  10. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、その全周に渡り連続した第１のシール面を有し、前記チップ搭載領域を取り囲み前記実装部に設けられた側壁部と、を備えたパッケージ本体を用意する工程と、
    前記第１のシール面に対向する第２のシール面を備え、前記第２のシール面に第２の窪み及び前記第２の窪みより前記チップ搭載領域の側に位置する連続した第３のはんだ流れ出し防止部が設けられたキャップを用意する工程と、
    金と錫を主成分とする合金からなるボールはんだを用意する工程と、
    前記第２の窪みに前記ボールはんだを載置する工程と、
    前記ボールはんだに前記パッケージ本体を載置する工程と、
    前記ボールはんだを一旦溶融しその後凝固させて前記第１のシール面と前記第２のシール面とを接合させる気密封止工程と
    を備えた半導体装置の製造方法。
  11. 前記第２の窪みの深さは前記ボールはんだの半径の０．７倍以上かつ０．９倍以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第３のはんだ流れ出し防止部は、酸化ニッケル被膜であることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記第２のシール面に、前記第２の窪みを取り囲む連続した第４のはんだ流れ出し防止部が設けられたことを特徴とする、請求項１０から１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記第４のはんだ流れ出し防止部は、酸化ニッケル被膜であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、その全周に渡り連続した第１のシール面を有し、前記チップ搭載領域を取り囲み前記実装部に設けられた側壁部と、を備えたパッケージ本体を用意する工程と、
    前記第１のシール面に対向する第２のシール面を備え、前記第２のシール面に第２の窪みが設けられたキャップを用意する工程と、
    金と錫を主成分とする合金からなるボールはんだを用意する工程と、
    前記第２の窪みに前記ボールはんだを載置する工程と、
    前記ボールはんだに前記パッケージ本体を載置する工程と、
    前記ボールはんだを一旦溶融しその後凝固させて前記第１のシール面と前記第２のシール面とを接合させる気密封止工程と
    を備えた半導体装置の製造方法であって、
    前記第１のシール面は平面視において前記第２の窪みより前記チップ搭載領域の側に位置する側面及び底面を有し連続した第１の段差が設けられた
    ことを特徴とする半導体装置の製造方法。
  16. 前記第２の窪みの深さは前記ボールはんだの半径の０．７倍以上かつ０．９倍以下であることを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し、平面視において前記第２の窪みを取り囲む連続した第２の段差が前記第１のシール面に設けられたことを特徴とする、請求項１５または１６に記載の半導体装置の製造方法。
  18. 前記第２の窪みは前記第１のシール面の全周に渡って設けられた第２の溝である事を特徴とする請求項１０から１７のいずれか一項に記載の半導体装置の製造方法。
  19. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、前記実装部に設けられ前記チップ搭載領域を取り囲む側壁部とを有したパッケージ本体と、
    キャップと、を備え
    前記側壁部の全周に渡り連続して設けられた第１のシール面と前記キャップに設けられ前記第１のシール面に対向する第２のシール面とが接合材により接合され、前記実装部と前記側壁部と前記キャップによって囲まれた空間が封止された半導体装置であって、
    前記接合材である金と錫を主成分とする合金からなるボールはんだが載置可能な第１の窪みと、前記第１の窪みより前記空間の側に位置する連続した第１のはんだ流れ出し防止部と、前記第１の窪みを取り囲む連続した第２のはんだ流れ出し防止部と、が前記第１のシール面に設けられた
    ことを特徴とする半導体装置。
  20. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、前記実装部に設けられ前記チップ搭載領域を取り囲む側壁部とを有するパッケージ本体と、
    キャップと、を備え
    前記側壁部の全周に渡り連続して設けられた第１のシール面と前記キャップに設けられ前記第１のシール面に対向する第２のシール面とが接合材により接合され、前記実装部と前記側壁部と前記キャップによって囲まれた空間が封止された半導体装置であって、
    前記接合材である金と錫を主成分とする合金からなるボールはんだが載置可能な第１の窪みと、前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し前記第１の窪みよりも前記空間の側に位置する連続した第１の段差と、前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し前記第１の窪みを取り囲む連続した第２の段差と、が前記第１のシール面に設けられた
    ことを特徴とする半導体装置。
  21. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、前記実装部に設けられ前記チップ搭載領域を取り囲む側壁部とを有するパッケージ本体と、
    キャップと、を備え
    前記側壁部の全周に渡り連続して設けられた第１のシール面と前記キャップに設けられ前記第１のシール面に対向する第２のシール面とが接合材により接合され、前記実装部と前記側壁部と前記キャップによって囲まれた空間が封止された半導体装置であって、
    前記接合材である金と錫を主成分とする合金からなるボールはんだが載置可能な第２の窪みと、前記第２の窪みより前記空間の側に位置する連続した第３のはんだ流れ出し防止部と、前記第２の窪みを取り囲む連続した第４のはんだ流れ出し防止部と、が前記第２のシール面に設けられた
    ことを特徴とする半導体装置。
  22. 半導体チップを搭載するためのチップ搭載領域を有した実装部と、前記実装部に設けられ前記チップ搭載領域を取り囲む側壁部とを有するパッケージ本体と、
    キャップと、を備え
    前記側壁部の全周に渡り連続して設けられた第１のシール面と前記キャップに設けられ前記第１のシール面に対向する第２のシール面とが接合材により接合され、前記実装部と前記側壁部と前記キャップによって囲まれた空間が封止された半導体装置であって、
    前記接合材である金と錫を主成分とする合金からなるボールはんだが載置可能な第２の窪みが前記第２のシール面に設けられ、
    前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し平面視において前記第２の窪みよりも前記空間の側に位置する連続した第１の段差と、前記第１のシール面より前記実装部に近い側に位置する側面及び底面を有し平面視において前記第２の窪みを取り囲む連続した第２の段差が前記第１のシール面に設けられた
    ことを特徴とする半導体装置。
JP2020045930A 2020-03-17 2020-03-17 半導体装置及び半導体装置の製造方法 Active JP7318572B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020045930A JP7318572B2 (ja) 2020-03-17 2020-03-17 半導体装置及び半導体装置の製造方法
US16/935,521 US11227850B2 (en) 2020-03-17 2020-07-22 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020045930A JP7318572B2 (ja) 2020-03-17 2020-03-17 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021150348A true JP2021150348A (ja) 2021-09-27
JP7318572B2 JP7318572B2 (ja) 2023-08-01

Family

ID=77748233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020045930A Active JP7318572B2 (ja) 2020-03-17 2020-03-17 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11227850B2 (ja)
JP (1) JP7318572B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114062165B (zh) * 2022-01-12 2022-04-19 南通森威钢球有限公司 一种轴承钢球试验台

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151053A (ja) * 1986-12-16 1988-06-23 Mitsubishi Electric Corp 半導体装置
JPH03181153A (ja) * 1989-12-11 1991-08-07 Hitachi Ltd 半導体集積回路装置
JPH09199622A (ja) * 1996-01-18 1997-07-31 Ngk Spark Plug Co Ltd 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP2011134831A (ja) * 2009-12-24 2011-07-07 Kyocera Corp 電子部品の実装方法
US20160318756A1 (en) * 2015-05-01 2016-11-03 Chipbond Technology Corporation Process for manufacturing semiconductor package having hollow chamber
US9508676B1 (en) * 2015-08-10 2016-11-29 Chipbond Technology Corporation Semiconductor package structure having hollow chamber and bottom substrate and package process thereof
US20190386192A1 (en) * 2018-06-15 2019-12-19 Nichia Corporation Method of manufacturing semiconductor device
JP2019220672A (ja) * 2018-06-15 2019-12-26 日亜化学工業株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104058A (en) 1976-02-27 1977-09-01 Hitachi Ltd Production of semiconductor device
JPH0224552U (ja) 1988-07-30 1990-02-19
US6989122B1 (en) * 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
US7426117B2 (en) * 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
US7811863B1 (en) * 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
JP4880050B2 (ja) 2009-09-24 2012-02-22 日本電波工業株式会社 圧電振動デバイス及び圧電振動デバイスの製造方法
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151053A (ja) * 1986-12-16 1988-06-23 Mitsubishi Electric Corp 半導体装置
JPH03181153A (ja) * 1989-12-11 1991-08-07 Hitachi Ltd 半導体集積回路装置
JPH09199622A (ja) * 1996-01-18 1997-07-31 Ngk Spark Plug Co Ltd 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP2011134831A (ja) * 2009-12-24 2011-07-07 Kyocera Corp 電子部品の実装方法
US20160318756A1 (en) * 2015-05-01 2016-11-03 Chipbond Technology Corporation Process for manufacturing semiconductor package having hollow chamber
JP2016213426A (ja) * 2015-05-01 2016-12-15 ▲き▼邦科技股▲分▼有限公司 半導体のパッケージング方法
US9508676B1 (en) * 2015-08-10 2016-11-29 Chipbond Technology Corporation Semiconductor package structure having hollow chamber and bottom substrate and package process thereof
JP2017038033A (ja) * 2015-08-10 2017-02-16 ▲き▼邦科技股▲分▼有限公司 中空チャンバを有する半導体パッケージの製造方法
US20190386192A1 (en) * 2018-06-15 2019-12-19 Nichia Corporation Method of manufacturing semiconductor device
JP2019220672A (ja) * 2018-06-15 2019-12-26 日亜化学工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20210296272A1 (en) 2021-09-23
JP7318572B2 (ja) 2023-08-01
US11227850B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
KR101115245B1 (ko) 기밀 밀봉용 캡, 전자 부품 수납용 패키지 및 기밀 밀봉용캡의 제조 방법
JPH08510358A (ja) 集積回路チップと基板との相互接続
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JP3432988B2 (ja) 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法
JP5368377B2 (ja) 電子部品パッケージおよびその製造方法
JPWO2008018222A1 (ja) 圧電振動デバイス
US7164202B2 (en) Quad flat flip chip package and leadframe thereof
JP2021150348A (ja) 半導体装置及び半導体装置の製造方法
US5115964A (en) Method for bonding thin film electronic device
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6598151B2 (ja) 半導体装置およびその製造方法
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
US3786556A (en) Mounting semiconductor bodies
JP4864728B2 (ja) 封着板およびその製造方法
US20200058598A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP7022297B2 (ja) 気密封止用キャップおよび電子部品収納パッケージ
JP4968079B2 (ja) 電子部品及びその製造方法
JPH03187247A (ja) 半導体集積回路装置およびその製造方法
JP2017028255A (ja) 気密封止用キャップおよび電子部品収納パッケージ
JP4349170B2 (ja) 電子部品収容パッケージ、及び電子部品収容パッケージの製造方法
JP3214638B2 (ja) 半導体パッケージ用のセラミック製リッド及びその製造方法
JP6390803B2 (ja) 半導体モジュール
JP4659653B2 (ja) 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法
JP3091344B2 (ja) 半導体パッケージ用のセラミック製リッド
JP2024048084A (ja) キャップ用筐体、キャップ及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R151 Written notification of patent or utility model registration

Ref document number: 7318572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151