JP4968079B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP4968079B2
JP4968079B2 JP2008008920A JP2008008920A JP4968079B2 JP 4968079 B2 JP4968079 B2 JP 4968079B2 JP 2008008920 A JP2008008920 A JP 2008008920A JP 2008008920 A JP2008008920 A JP 2008008920A JP 4968079 B2 JP4968079 B2 JP 4968079B2
Authority
JP
Japan
Prior art keywords
frame
electronic component
side wall
shaped side
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008008920A
Other languages
English (en)
Other versions
JP2008252065A (ja
Inventor
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008008920A priority Critical patent/JP4968079B2/ja
Publication of JP2008252065A publication Critical patent/JP2008252065A/ja
Application granted granted Critical
Publication of JP4968079B2 publication Critical patent/JP4968079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、例えば弾性表面波装置のような電子部品の製造方法に関し、より詳細には、ベース基板と、金属箔からなる蓋材及び該蓋材の片面に形成された枠状側壁を有する金属キャップとを備えたパッケージに電子部品素子が収納されている構造を有する電子部品及びその製造方法に関する。
従来、電子部品素子をパッケージに収納してなる構造を有する様々な電子部品が提案されている。例えば、下記の特許文献1には、図8に示す弾性表面波デバイス501が開示されている。
弾性表面波デバイス501は、ベース基板502と、金属キャップ503とからなるパッケージを有する。ベース基板502上には、弾性表面波素子チップ504が実装されている。ベース基板502の下面から複数のリード端子505が引き出されている。リード端子505は、内部に収納されている弾性表面波素子チップ504に電気的に接続されている。金属キャップ503は、天板部503aと、天板部503aの外周縁から下方に至る環状側壁503bとを有する。金属キャップ503は、ベース基板502の上面に抵抗溶接により接合されている。ここでは、金属キャップ503の天板部503aの下面に粘着剤層506が形成されている。粘着剤506を設けることにより、パッケージ内に残留する金属粉末を捕捉し、固定することができると考えられている。
他方、下記の特許文献2には、図9に示す圧電デバイスが開示されている。圧電デバイス511は、実装基板512を有する。実装基板512の上面には、電極パッド513a,513bが形成されている。この電極パッド513a,513b上に、圧電振動素子としてのSAWチップ514が搭載されている。
SAWチップ514を気密封止するように、金属キャップ515が、銀ロウ516により実装基板512の上面に接合されている。
金属キャップ515は、平板状の蓋材515aと、蓋材515aの下面に接合されている環状シールリング515bとを有する。上記シールリングは、例えばコバールからなり、プレス加工により予め形成されている。
製造に際しては、先ず実装基板512上に、プレス加工により予め製造されていたシールリング515bを、銀ロウ516により接合する。しかる後、シールリング515bの上面に、シーム溶接により、金属からなる蓋材515aが接合される。このようにして、実装基板512上に搭載されたSAWチップ514が実装基板512と金属キャップ515とからなるパッケージ内に気密封止されている。
特許文献2に記載の圧電デバイスでは、プレス加工により形成されたシールリング515bを用いているため、シールリング515bの高さHと、幅Wとの寸法比H/Wを1.01以上とすることができ、それによって、小型化及び低背化を促進することができるとされている。
特開平05−327386号公報 特開2005−101220号公報
特許文献1に記載の弾性表面波デバイス501のように、金属キャップ503を用いた従来の電子部品のパッケージ構造では、金属キャップ503は、通常、金属板を絞り加工することにより形成されていた。この場合、金属キャップ503の加工精度が十分でないため、金属キャップ503の天板部503aの下面と、内部に収納されている電子部品素子504との上面の間に比較的大きなマージンを確保しなければならなかった。そのため、低背化が困難であった。
また、絞り加工などにより金属キャップ503を作製した場合、コーナー部分が丸みを帯びるため、また金属キャップ503のベース基板502に接合される部分に溶接部分を加工する必要があった。そのため、小型化が困難であった。
これに対して、特許文献2に記載の圧電デバイス511では、絞り加工等により形成された金属キャップを用いないため、低背化が可能であるとされている。すなわち、シールリング515bを予めプレス加工等により形成しておき、シールリング515b上に平板状の蓋材515aを溶接すればよいため、シールリング515bを正確な高さ方向寸法を有するように形成することができる。従って、低背化を進めることができる。
しかしながら、プレス加工等により金属からなるシールリング515bを形成する場合、シールリング515bの幅Wはさほど細くすることはできなかった。従って、特許文献2では、H/Wが1.01以上とされているが、実際には、H/Wは大きくとも1.3前後にすぎなかった。よって、特許文献2に記載の圧電デバイス511では、全体の寸法を十分に小さくすることはできなかった。
また、多数の圧電部品511を製造する際には、個々の圧電デバイス511の実装基板512毎にシールリング515bを銀ロウ等により接合し、しかる後、蓋材515aを溶接等により固定しなければならなかった。そのため、個々の圧電デバイス511毎にシールリング515bが接合される位置にばらつきが生じがちであった。従って、SAWチップ514の接触をさけるには、ある程度のマージンを確保してシールリング515bを載置しなければならなかった。よって、それによっても、圧電デバイス511を十分に小さくすることはできなかった。
本発明の目的は、上述した従来技術の欠点を解消し、金属キャップを用いて電子部品素子を気密封止してなる電子部品であって、低背化及び小型化をより一層進めることを可能とする電子部品及び電子部品の製造方法を提供することにある。
本発明に係る電子部品は、ベース基板と、前記ベース基板上に実装された電子部品素子と、 前記ベース基板上の電子部品素子を気密封止するようにベース基板上に固定された
金属キャップとを備え、前記金属キャップが、前記電子部品素子の上方に配置され、かつ金属箔からなる蓋材と、金属からなり、かつ前記蓋材の下面において電解メッキにより形成された枠状側壁とを有し、前記枠状側壁の横断面形状が、前記ベース基板に接合される側の端部に向かうにつれて細くなる形状とされており、前記枠状側壁と前記ベース基板とが半田により接合されて、前記電子部品素子が気密封止されていることを特徴とする。
本発明に係る電子部品では、好ましくは、前記枠状側壁の高さが、前記電子部品素子の高さ方向寸法よりも低くされており、前記蓋材が、前記電子部品素子の上面に接触されており、かつ前記電子部品素子の上面に接触されている部分から、前記枠状側壁に結合されている部分に向かって屈曲している。このように、枠状側壁の高さは、電子部品素子の高さよりも低くされていてもよく、また、蓋材の下面が電子部品素子の上面に接触されていてもよい。蓋材が電子部品素子の上面に接触されている場合には、電子部品素子と蓋材との間に隙間が生じない。よって、より一層の低背化を進めることができる。
上記金属箔を構成する材料は、特に限定されないが、好ましくは、コバール、NiまたはCuを主体とする金属箔が用いられ、それによって、高強度かつ安価とすることができる。
本発明に係る電子部品においては、前記枠状側壁の横断面形状が、前記ベース基板に接続される側の端部に向かうにつれて細くなる形状とされている。この場合には、枠状側壁をベース基板に接合するための半田が該枠状側壁の薄くなっている部分の側方に充填される。そのため、半田のはみ出し寸法を小さくすることができる。より好ましくは、前記枠状側壁の横断面形状は、前記枠状側壁がベース基板に接合される側の端部において半円形状とされている。この場合には、枠状側壁の内部側及び外側のいずれにおいても、半田への側方へのはみ出しを抑制することができる。
本発明に係る電子部品において、ベース基板と、金属キャップとからなるパッケージに収納される電子部品素子は特に限定されないが、本発明のある特定の曲面では、電子部品素子として、弾性表面波素子が用いられる。その場合には、本発明に従って、弾性表面波素子が収納された弾性表面波装置の低背化及び小型化を進めることができる。
本発明の電子部品の製造方法は、ベース基板上に電子部品素子を実装する工程と、金属箔からなる蓋材の一方面に、電解メッキにより金属からなり、前記枠状側壁の横断面形状が、前記ベース基板に接合される側の端部に向かうにつれて細くなる形状とされている枠状側壁を形成して金属キャップを得る工程と、前記金属キャップを、前記枠状側壁が形成されている側から前記ベース基板に、電子部品素子を囲繞するように半田により接合して電子部品素子を気密封止する工程とを備える。
本発明に係る電子部品の製造方法では、好ましくは、前記枠状側壁として、前記電子部品素子の高さ方向寸法よりも高さの低い枠状側壁が形成され、前記気密封止に際し、前記金属からなる蓋材が前記電子部品素子の上面に接触し、かつ前記枠状側壁に結合されている部分に向かって屈曲するようにして気密封止が行われる。この場合には、蓋材が電子部品素子の上面に接触し、両者の間に隙間が生じない。従って、より一層電子部品の低背化を進めることができる。
本発明の電子部品の製造方法では、上記枠状側壁を形成する工程は特に限定されないが、好ましくは、前記枠状側壁を前記蓋材の一方面に形成するに際し、前記蓋材の一方面にレジスト層を形成した後、フォトリソグラフィー技術により枠状側壁が形成される領域に溝を形成する。この場合には、フォトリソグラフィー技術によるパターニングにより、枠状側壁形成部分に対応した溝を高精度にかつ容易に形成することができる。
また、本発明においては、前記枠状側壁を前記蓋材の一方面に形成するに際し、前記蓋材の一方にレジスト層を形成した後に、レーザを用いてパターニングすることにより前記枠状側壁形成部分に溝を形成する工程がさらに備えられていてもよい。この場合においても、レーザを用いたパターニングにより、高精度にかつ容易に枠状側壁形成部分に対応した溝を形成することができる。
本発明に係る電子部品の製造方法では、好ましくは、前記枠状側壁が、前記ベース基板に接続される部分に半田層を有し、前記金属キャップを前記ベース基板に半田層を介して当接させた構造を金属箔からなるガスバリア性を有する袋内に挿入する工程と、前記袋内を減圧して、前記袋の内面を前記蓋材の外側の面及び前記ベース基板の外側の面に密着させ、それによって前記蓋材の片面に形成された前記枠状側壁を前記ベース基板に密着させつつ半田層により接合する工程とがさらに備えられる。この場合には、袋内が減圧された際に、袋の内面が、蓋材の外側の面及びベース基板の外側の面に密着されることになるため、枠状側壁をベース基板に半田層を介して密着させつつ、確実にかつ容易に接合することができる。
本発明に係る電子部品では、ベース基板上に実装された電子部品素子が、金属キャップにより囲繞され、気密封止されているが、該金属キャップが、金属箔からなる蓋材と、蓋材の下面に電解メッキにより形成された枠状側壁とを有するため、低背化及び小型化を進めることが可能となる。
特許文献2に記載のようなプレス加工法により形成されたシールリングでは、H/Wは大きくとも1.3前後であったのに対し、電解メッキ法により、枠状側壁が形成されているので、枠状側壁における幅方向寸法Wを小さくすることができ、従って、H/Wを大きくすることができ、電子部品の小型化を進めることが可能となる。また、従来の絞り加工により形成された金属キャップでは、加工精度が十分でなかったのに対し、電解メッキにより形成された枠状側壁は、高精度に形成され得るため、低背化を進めることも可能となる。
さらに、予め金属箔からなる蓋材の一方面に電解メッキにより枠状側壁が形成されているので、枠状側壁が高精度に形成される。従って、多数の電子部品を製造するに際し、多数の電子部品用の蓋材が連なったマザーの蓋材の一方面に、複数の枠状側壁を電解メッキ法により高精度にかつ容易に形成することができるので、枠状側壁の位置ずれを考慮した大きなマージンを必要としない。そのため、小型化をより一層進めることが可能となる。加えて、上記マザーの蓋材に複数の枠状側壁を形成することにより、電子部品の量産性を高めるとこができ、それによって、電子部品のコストの低減も果たすことが可能となる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)〜(d)、図2(a)〜(c)及び図3を参照して、本発明の第1の実施形態の電子部品及びその製造方法を説明する。
先ず、図1(a)に示すように、合成樹脂からなるキャリアフィルム1上に支持された金属箔からなるマザーの蓋材2を用意する。上記キャリアフィルム1を構成する合成樹脂は特に限定されない。すなわち、5〜30μm程度の厚みの金属箔を裏打ちし得る強度及び厚みの適宜の合成樹脂フィルムをキャリアフィルム1として用いることができる。
好ましくは、キャリアフィルム1は、加熱により発泡し、金属箔2との界面にガスを発生させる加熱発泡タイプの合成樹脂組成物からなる。加熱発泡タイプの合成樹脂組成物からなるキャリアフィルム1を用いた場合には、加熱により金属箔2との界面にガスを発生させることにより、金属箔2をキャリアフィルム1から無理なく剥離することができる。
上記金属箔2としては、適宜の金属からなる金属箔を用いることができるが、好ましくは、コバール、CuまたはNiを主体とする金属箔が用いられ、それによって、高強度かつ安価な金属箔を供給することができる。金属箔2の厚みは、特に限定されないが、柔軟性を有することが望ましいため、60μm以下が望ましい。通常、金属箔2の厚みは5〜30μm程度とされる。
次に、金属箔2上にフォトレジストを塗布することによりフォトレジスト層3を形成する。このフォトレジスト層3の厚みは特に限定されないが、本実施形態では、200μm程度とされる。
しかる後、上記フォトレジスト層3をフォトリソグラフィー法によりパターニングする。すなわち、露光及び現像処理を行い、後述する枠状側壁が形成される部分に、溝3aを形成する。この溝3aは、平面形状が矩形枠状とされている。フォトリソグラフィー技術を用いているので、枠状側壁を形成するための溝3aの幅が40μm程度の場合、加工精度は±1μmと非常に高い。
なお、溝3aは、フォトレジスト層3を貫通しており、従って、溝3aの底部には、金属箔2が露出している。
次に、図1(c)に示すように、溝3a内に、電解メッキにより、金属膜を堆積し、枠状側壁4を形成する。この枠状側壁4を形成する金属材料については特に限定されないが、CuまたはNiなどが好ましい。また、本実施形態では、上記枠状側壁4を電解メッキ法により形成した後に、枠状側壁4の先端面にAuからなる半田濡れ性改善層5が形成されている。この半田濡れ性改善層5は、Auを電解メッキすることにより形成されている。
図1(c)から明らかなように、上記枠状側壁4の高さ方向寸法は、フォトレジスト層3よりも若干低く、上記半田濡れ性改善層5を形成することにより、半田濡れ性改善層5の上面がフォトレジスト層3の上面と面一とされている。もっとも、半田濡れ性改善層5の厚みは、0.1〜3μm程度と非常にうすいので、実際には枠状側壁の高さHは、半田濡れ性改善層5の厚みを無視して考えればよい。また、半田濡れ性改善層5を形成せずともよい。あるいは半田濡れ性改善層5を形成する場合、上記半田濡れ性改善層5の上面が、フォトレジスト層3の上面よりも上方に位置してもよい。
半田濡れ性改善層5上に半田をメッキして半田層6を形成する。
上記のようにして、高精度に枠状側壁4を形成することができる。
次に、フォトレジスト層3を溶剤により除去する。このようにして図1(d)に示すように、マザーの蓋材2の一方面に多数の枠状側壁4が形成された構造がキャリアフィルム1に支持された状態で用意される。
図2(a)に示すように、別途、ベース基板7上に電子部品素子としての弾性表面波素子8が実装された構造を用意する。ベース基板7は、本実施形態では、アルミナからなるが、アルミナ以外の適宜の絶縁セラミックスにより形成することができる。あるいは、後述の接合時の加熱に耐え得る限り、ベース基板7は、合成樹脂などのセラミックス以外の絶縁性材料で構成されていてもよい。
ベース基板7の上面には、複数の電極ランド9a,9bが形成されている。この電極ランド9a,9b上に、弾性表面波素子8,8が半田により接合され搭載されている。本実施形態では、上記弾性表面波素子8,8は、下面に金属バンプ8a,8bを有する。この金属バンプ8a,8bが、上記電極ランド9a,9bにフリップチップボンディングにより接合されて、弾性表面波素子8,8がベース基板7に実装されている。
もっとも、ベース基板7上に、電子部品素子としての弾性表面波素子8,8が実装されている構造は、本実施形態の構造のものに限定されない。すなわち、バンプ8a,8bを用いたフリップチップボンディングに限らず、様々な実装法やワイヤボンディングを用いた実装構造を用いてもよい。
もっとも、好ましくは、上記フリップチップボンディング工法を用いることにより、電子部品の小型化及び低背化を進めることができる。
図2(a)に示すように、図1(d)に示したマザーの蓋材2をキャリアフィルム1に支持された状態で、上下逆転させ、上記ベース基板7上に搭載する。この場合、枠状側壁4の先端の半田濡れ性改善層5上の半田層6がベース基板7の上面の枠状金属接合部10に当接される。しかる後、キャリアフィルム1を剥離する。このキャリアフィルム1の剥離に際しては、キャリアフィルム1が加熱により発泡し、ガスを発泡させるタイプの場合には、僅かに加熱し、それによって、キャリアフィルム1を金属箔からなる蓋材2の上面から無理なく剥離することができる。
しかる後、さらに加熱し、上記半田層6を溶融し、枠状金属接合部10に、枠状側壁4を接合する。この加熱による接合は、例えば280℃程度の温度に30秒程度維持されるリフロー炉に、図2(b)に示す構造を導入する半田リフロー法により行い得る。もっとも、リフロー炉を用いた加熱方法以外の加熱方法により加熱し、半田による接合を行ってもよい。
上記のようにして、マザーの蓋材2の一方面に複数の枠状側壁4が形成されている構造が、マザーのベース基板7上に多数の弾性表面波素子8,8が搭載された構造の各組の弾性表面波素子8,8を気密封止するようにベース基板7に接合される。
しかる後、図2(c)に示す一点鎖線A,Aで切断する。このようにして、図3に示す個々の電子部品11が得られる。
上記製造方法では、マザーのベース基板7と、マザーの蓋材2とを用いて、多数の弾性表面波装置11が製造されるので、量産性に優れている。従って、弾性表面波装置11のコストの低減を図ることができる。
また、前述したように、枠状側壁4は、予め金属箔からなるマザーの蓋材2の一方面に電解メッキ法により形成されている。従って、枠状側壁4を高精度に形成することができる。すなわち、枠状側壁4の幅Wをさほど大きくせずとも、十分な高さHを有する枠状側壁4を形成することができる。従って、H/Wを十分に大きくすることができ、言い換えれば、幅Wを小さくすることができるので、小型化を図ることができる。
加えて、枠状側壁4は、上記電解メッキ法により高精度に形成されるので、弾性表面波素子8,8の上面と蓋材2の下面との間に大きなマージンをとる必要がない。よって、弾性表面波装置11の低背化を進めることも可能となる。さらに、上記枠状側壁4が、その位置についても高精度に形成されるので、枠状側壁4の形成位置の位置ずれが生じ難くなる。従って、ベース基板7の面方向においても、枠状側壁4と弾性表面波素子8,8との間に十分なマージンをとる必要がない。よって、小型化をより一層進めることが可能となる。
なお、上記実施形態では、上記フォトレジスト層3を形成した後、フォトリソグラフィー法によりパターニングし、枠状側壁4を形成していたため、枠状側壁4を高精度に形成することができる。
もっとも、上記フォトリソグラフィー法に代えて、レジスト樹脂層を形成した後、例えばレーザにより加工し、図1(b)に示す溝3aを形成してもよい。その場合においても、レーザによるパターニングであるため、溝3aを高精度に形成することができ、上記実施形態の場合と同様に、高精度に枠状側壁4を形成することができる。
また、金属箔からなる蓋材2は安価である。そして、この安価な金属箔からなる蓋材2にメッキ膜を形成すればよいため、材料費を低減することができる。
図4及び図5(a),(b)を参照して、本発明の第2の実施形態の電子部品及びその製造方法を説明する。
図4は、本発明の第2の実施形態で得られる電子部品としての弾性表面波装置を示す模式的正面断面図である。本実施形態では、弾性表面波装置21は、基本的には、図3に示した第1の実施形態で得られた弾性表面波装置11と同様である。異なることころは、(1)枠状側壁4の高さ方向寸法が、電子部品素子としての弾性表面波素子8,8の金属バンプを含めた高さ方向寸法よりも小さくされていること、(2)蓋材2Aの下面が、弾性表面波素子8,8に密着しており、両者の間に隙間が存在しないこと、及び(3)蓋材2Aが、弾性表面波素子8,8の上面に当接している部分から、枠状側壁4側にいくに連れて屈曲していることにある。
その他の点については、弾性表面波装置21は、弾性表面波装置11と同様である。
本実施形態では、上記のように、蓋材2Aの下面と、弾性表面波素子8,8の上面との間に隙間が存在しないので、より一層の低背化を進めることができる。
また、上記(1)〜(3)の構成を除いた点は、弾性表面波装置21は、弾性表面波装置11と同様であるため、弾性表面波装置11と同様に、低背化、小型化及びコストの低減を果たし得る。これを、製造方法を説明することにより、明らかにする。
本実施形態では、先ず、図5(a)に示すように、マザーの弾性表面波装置構造体22を用意する。マザーの弾性表面波装置構造体22は、図5(b)に部分切欠拡大正面図で示すように、マザーのベース基板7を有する。マザーのベース基板7上に、多数の弾性表面波素子8,8が実装されている。この構造は、第1の実施形態で用意したベース基板7上に多数の電子部品素子としての弾性表面波素子8,8が実装されている構造と同様である。
また、マザーの弾性表面波装置構造体22では、上記ベース基板7上に、第1の実施形態と同様にして、マザーの蓋材2が枠状側壁4が形成されている側からベース基板7上に積層されている。
図5(b)では、明瞭ではないが、枠状側壁4の高さ方向寸法は、弾性表面波素子8,8の高さ方向寸法よりも小さくされている。
また、上記マザーのベース基板7の外側面及び上記マザーの蓋材2の外側面に、さらに金属箔からなる第1,第2の裏打ち治具23,24が当接されている。この治具23,24を構成している金属箔の厚みは、特に限定されないが、5〜30μm程度の厚みとされる。この裏打ち治具23,24は、コバール、NiまたはCuなどの適宜の金属箔などにより形成することができる。
しかる後、上記裏打ち治具23,24で支持された電子部品構造体22が、金属箔からなるガスバリア性を有する袋25内に挿入される。図5(a)に示すように、この状態で、袋25内を矢印で示すように吸引する。そして、図5(b)の矢印Bで示すように、裏打ち治具23,24に加圧し、それによって、枠状側壁4の先端をベース基板7上の枠状金属接合部(図5では図示せず)に当接させ、圧着する。この状態で、リフロー炉に投入し、例えば280℃及び30秒間維持することにより、枠状側壁4の先端をベース基板7上の枠状金属接合部に接合する。しかる後、袋25から電子部品構造体22を取り出した後、裏打ち治具23,24を取り外し、第1の実施形態の場合と同様にしてダイシングする。このようにして、図4に示す弾性表面波装置21を得ることができる。
第2の実施形態においても、上記接合前まで、すなわち枠状側壁4を形成する工程自体は、第1の実施形態と同様に、マザーのベース基板7の一方面に電解メッキにより枠状側壁4を形成するため、枠状側壁4を高精度に形成することができ、かつ枠状側壁4の位置ずれも生じ難い。従って、第1の実施形態の場合と同様に、枠状側壁4を高精度に形成することができるので、弾性表面波装置21の低背化を進めることができ、かつ小型化を進めることができる。また、安価な金属箔に電解メッキするだけで、金属キャップが得られるので、弾性表面波装置21の製造コストを低減することができる。H/W比を3以上とすることができる。また、金属キャップを構成している蓋材2Aの厚みについては、5μm〜30μm程度の薄い金属箔を用いることができるので、それによっても低背化を進めることができる。なお、第1の実施形態の場合においても、弾性表面波素子8,8の上面と、蓋材2の下面とを空隙が生じないように密着させてもよい。
なお、レーザによるパターニングの場合には、例えば溝3aの幅を20μmとしたとき、その加工精度は±5μm程度とすることができる。従って、レーザによるパターニングにおいても、高精度に溝3aを形成することができ、ひいては、高精度に枠状側壁4を形成することができる。
図6は、本発明の第3の実施形態の電子部品の弾性表面波装置を示す模式的横断面図である。本実施形態の弾性表面波装置31は、基本的には、図3に示した第1の実施形態で得られた弾性表面波装置11と同様である。従って、同一部分については、同一参照番号を付することにより、第1の実施形態の説明を援用することとする。
第3の実施形態が第1の実施形態と異なるところは、枠状側壁4の横断面形状にある。すなわち、該横断面形状は、枠状側壁4のベース基板7に接続される端部近傍において、該端部に向かうにつれて細くなっている。言い換えれば、枠状側壁4の厚みが、ベース基板7に接合される端部に向かうにつれて薄くなっている。本実施形態では、この端部近傍の横断面形状は、半円形状とされている。
そのため、ベース基板7に枠状側壁4を接合する際に用いられる半田32が、枠状側壁4の幅が細くなっている部分の側方に入り込み得る。従って、半田32が固化した後における半田32の側方へのはみ出しが小さくなる。言い換えれば、図6における半田32の側方へのはみ出し寸法Jを小さくすることができる。ここで、はみ出し寸法Jとは、枠状側壁4の幅が狭くなる前の主要部分の外側の面と、半田32の外側端との間の距離をいうものとする。同様に、内側のはみ出し寸法は、枠状側壁4の上方部分、すなわち厚みが薄くなる前の部分の内面と、半田32の枠状側壁4の内側に位置する部分の内側端との距離である。
図7は、第4の実施形態の弾性表面波装置を示す模式的正面断面図である。第4の実施形態の弾性表面波装置41は、第1の実施形態の弾性表面波装置1と同様である。もっとも、ここでは、枠状側壁4がベース基板7に、半田42により接合された後の状態が示されている。すなわち、半田層が溶融し、溶融半田が固化し、半田42により接合が果たされている。図6と図7とを比較すれば明らかなようように、弾性表面波装置41では、枠状側壁4の厚みは一定である。そのため、半田42が枠状側壁4から内側及び外側に大きくはみ出している。図7のはみ出し寸法Kは、図6のはみ出し寸法Jよりもかなり大きいことがわかる。
このように、図6に示した第3の実施形態の弾性表面波装置31では、枠状側壁4が、ベース基板7に接続される端部に向かうにつれて、横断面形状が細くなるように、すなわち厚みが薄くなるように形成されているため、半田のはみ出し寸法を小さくすることができる。よって、弾性表面波装置31の小型化を図ることができる。
なお、枠状側壁4の横断面形状がベース基板7に接続される端部に向かって細くなる形状については、図6に示したように、先端部分の横断面形状が半円形状とされているものに限らず、枠状側壁4の厚みが薄くなる任意の形状を用いることができる。従って、枠状側壁4の端部において、曲面ではなく、平面的な傾斜面が設けられて、横断面形状が端部に向かうにつれて細くされてもよい。また、図6では、枠状側壁4の内面側及び外面側において、端部に至るにつれて、枠状側壁4の幅が細くなるように変化されていた。これに対して、枠状側壁4の内面及び外面の一方の面においてのみ、曲面または傾斜面により、枠状側壁の横断面形状が端部に向かうにつれて細くされていてもよい。
第4の実施形態により、枠状側壁4の端部近傍において、端部に向かうにつれて横断面形状を細くするには、様々な製造方法を採用することができる。例えば、枠状側壁を、本発明の製造方法に従って、電解メッキにより形成する場合には、メッキ条件を途中で変更すればよい。すなわち、先ず、第1のメッキ条件でメッキを行う。次に、第1のメッキ条件よりもメッキ液の拡散が起こり難い第2のメッキ条件でメッキすればよい。すなわち、メッキ終了に至るある期間の間は、第2のメッキ条件でメッキすればよい。それによって、第2のメッキ条件でメッキされて形成されている枠状側壁部分の厚みが、第1のメッキ条件で形成される枠状側壁部分よりも小さくされる。
上記メッキ液の拡散が起こり難いメッキ条件とは、例えば、メッキ時の電流密度等を変更することにより設定することができる。より具体的には、第1のメッキ工程において、電流密度が0.025mA/mmの条件でメッキを行い、第2のメッキ工程において、電流密度が0.375mA/mmの条件でメッキを行う方法を例示することができる。
なお、上記第2のメッキ条件でメッキする期間については、枠状側壁4の厚みが相対的に薄くなる部分の高さ方向寸法に応じて設定すればよい。
なお、上記実施形態では、電子部品素子として、2個の弾性表面波素子8,8を示したが、例えば圧電共振子等の様々な任意の個数の電子部品素子を収納した様々な電子部品に本発明を適用することができる。また、枠状側壁の平面形状は矩形枠状に限らず、丸みを帯びた枠、円形もしくは楕円形の枠状等の任意の枠状の形状とすることができる。
(a)〜(d)は、本発明の第1の実施形態の電子部品の製造方法を説明するための各部分切欠正面断面図。 (a)〜(c)は、本発明の第1の実施形態の電子部品の製造方法の各工程を説明するための部分切欠正面断面図。 本発明の第1の実施形態で得られた電子部品の正面断面図。 本発明の第2の実施形態で得られる電子部品の正面断面図。 (a)は、第2の実施形態の電子部品の製造方法を説明するための模式的正面断面図であり、(b)は、第2の実施形態の電子部品の製造方法において、電子部品構造体が加圧される工程を説明するための部分切欠正面断面図。 本発明の第3の実施形態の電子部品の正面断面図。 本発明の第4の実施形態であって、第3の実施形態と比較のために用意された電子部品の正面断面図。 従来の電子部品の一例を示す正面断面図。 従来の電子部品の他の例を示す正面断面図。
符号の説明
1…キャリアフィルム
2…蓋材
2A…蓋材
3…フォトレジスト層
3a…溝
4…枠状側壁
5…半田濡れ性改善層
6…半田層
7…ベース基板
8…弾性表面波素子
8a,8b…バンプ
9a,9b…電極ランド
10…枠状金属接合部
11…弾性表面波装置
21…弾性表面波装置
22…電子部品構造体
23,24…裏打ち治具
25…袋
31…弾性表面波装置
32…半田
41…弾性表面波装置
42…半田

Claims (10)

  1. ベース基板と、
    前記ベース基板上に実装された電子部品素子と、
    前記ベース基板上の電子部品素子を気密封止するようにベース基板上に固定された金属キャップとを備え、
    前記金属キャップが、前記電子部品素子の上方に配置され、かつ金属箔からなる蓋材と、金属からなり、かつ前記蓋材の下面において電解メッキにより形成された枠状側壁とを有し、前記枠状側壁の横断面形状が、前記ベース基板に接合される側の端部に向かうにつれて細くなる形状とされており、
    前記枠状側壁と前記ベース基板とが半田により接合されて、前記電子部品素子が気密封止されていることを特徴とする、電子部品。
  2. 前記枠状側壁の高さが、前記電子部品素子の高さ方向寸法よりも低くされており、
    前記蓋材が、前記電子部品素子の上面に接触されており、かつ前記電子部品素子の上面に接触されている部分から、前記枠状側壁に結合されている部分に向かって屈曲している、請求項1に記載の電子部品。
  3. 前記金属箔が、コバール、Ni及びCuからなる群から選択された1種の金属を主体とする金属箔である、請求項1または2に記載の電子部品。
  4. 前記枠状側壁の横断面形状が、前記枠状側壁がベース基板に接合される側の端部において半円形状とされている、請求項1〜3のいずれか1項に記載の電子部品。
  5. 前記電子部品素子が、弾性表面波素子である、請求項1〜のいずれか1項に記載の電子部品。
  6. ベース基板上に電子部品素子を実装する工程と、
    金属箔からなる蓋材の一方面に、電解メッキにより金属からなり、前記枠状側壁の横断面形状が、前記ベース基板に接合される側の端部に向かうにつれて細くなる形状とされている枠状側壁を形成して金属キャップを得る工程と、
    前記電子部品素子を囲繞するように前記金属キャップを前記枠状側壁が形成されている側から前記ベース基板に半田により接合して電子部品素子を気密封止する工程とを備える、電子部品の製造方法。
  7. 前記枠状側壁として、前記電子部品素子の高さ方向寸法よりも高さの低い枠状側壁が形成され、前記気密封止に際し、前記金属からなる蓋材が前記電子部品素子の上面に接触し、かつ前記枠状側壁に結合されている部分に向かって屈曲するようにして気密封止が行われる、請求項に記載の電子部品の製造方法。
  8. 前記枠状側壁を前記蓋材の一方面に形成するに際し、前記蓋材の一方面にレジスト層を形成した後、フォトリソグラフィー技術により枠状側壁が形成される領域に溝を形成する工程をさらに備える、請求項またはに記載の電子部品の製造方法。
  9. 前記枠状側壁を前記蓋材の一方面に形成するに際し、前記蓋材の一方にレジスト層を形成した後に、レーザを用いてパターニングすることにより前記枠状側壁形成部分に溝を形成する工程をさらに備える、請求項またはに記載の電子部品の製造方法。
  10. 前記枠状側壁が、前記ベース基板に接続される部分に半田層を有し、
    前記金属キャップを前記ベース基板に半田層を介して当接させた構造を金属箔からなるガスバリア性を有する袋内に挿入する工程と、
    前記袋内を減圧して、前記袋の内面を前記蓋材の外側の面及び前記ベース基板の外側の面に密着させ、それによって前記蓋材の片面に形成された前記枠状側壁を前記ベース基板に密着させつつ半田層により接合する工程とをさらに備える、請求項に記載の電子部品の製造方法。
JP2008008920A 2007-03-02 2008-01-18 電子部品及びその製造方法 Active JP4968079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008008920A JP4968079B2 (ja) 2007-03-02 2008-01-18 電子部品及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007052517 2007-03-02
JP2007052517 2007-03-02
JP2008008920A JP4968079B2 (ja) 2007-03-02 2008-01-18 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008252065A JP2008252065A (ja) 2008-10-16
JP4968079B2 true JP4968079B2 (ja) 2012-07-04

Family

ID=39976608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008008920A Active JP4968079B2 (ja) 2007-03-02 2008-01-18 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4968079B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5818069B2 (ja) * 2011-06-20 2015-11-18 セイコーインスツル株式会社 電気化学セル、及び電子装置
KR102609855B1 (ko) 2016-02-17 2023-12-05 삼성전기주식회사 탄성파 필터 소자, 탄성파 필터 소자 제조용 패키지 및 탄성파 필터 소자의 제조방법
KR20180017939A (ko) 2016-08-11 2018-02-21 삼성전기주식회사 탄성파 필터 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160283A (ja) * 1991-12-10 1993-06-25 Kyocera Corp 半導体素子収納用パッケージ
JP3104680B2 (ja) * 1998-06-10 2000-10-30 日本電気株式会社 半導体装置の封止用キャップ及びその製造方法
JP2000164745A (ja) * 1998-11-26 2000-06-16 Nec Kansai Ltd 気密パッケージ用キャップおよび気密パッケージ
JP2002261547A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 電子部品装置
JP2003069363A (ja) * 2001-08-27 2003-03-07 Kyocera Corp 水晶デバイス
JP4026705B2 (ja) * 2002-05-27 2007-12-26 Tdk株式会社 積層型電子部品を構成する層及び積層型電子部品の製造方法
JP2004186428A (ja) * 2002-12-03 2004-07-02 Citizen Watch Co Ltd 電子デバイス用パッケージの蓋体の製造方法
JP2005268301A (ja) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp 中空気密封止パッケージ
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
JP2006156513A (ja) * 2004-11-26 2006-06-15 Sohki:Kk パッケージ用リッド及びその製造方法
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008252065A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
KR101117049B1 (ko) 기밀 밀봉용 캡 및 그 제조 방법
JP2008218811A (ja) 機能素子パッケージ
JP5059478B2 (ja) 表面実装用の圧電発振器及び圧電振動子
JP2008205321A (ja) 電子部品および電子装置の製造方法
US7842891B2 (en) Sealing board and method for producing the same
JP5790878B2 (ja) 水晶振動子
JP4968079B2 (ja) 電子部品及びその製造方法
KR100414464B1 (ko) 압전 장치 및 그 제조 방법
JP2005286273A (ja) 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
JP4864728B2 (ja) 封着板およびその製造方法
JP2004186428A (ja) 電子デバイス用パッケージの蓋体の製造方法
JP2000077965A (ja) 圧電振動子及び圧電振動素子の封止方法
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP2005353885A (ja) 電子デバイスの製造方法
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2017153009A (ja) Sawデバイス及びその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP4446590B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP2001110922A (ja) 電子部品用パッケージ
JP2006080380A (ja) 電子部品用パッケージの封止方法
JP2002057236A (ja) セラミックパッケージ及びその製造方法
JP2007142186A (ja) 電子部品パッケージの蓋体の製造方法、それを用いて製造された電子部品パッケージの蓋体、電子部品パッケージの製造方法およびそれを用いて製造された電子部品パッケージ
JP2002134646A (ja) 配線基板の製造方法
JP2005191105A (ja) 電子部品収納用パッケージおよび電子装置
JP2007266040A (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4968079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150