JP2002134646A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JP2002134646A JP2002134646A JP2000330132A JP2000330132A JP2002134646A JP 2002134646 A JP2002134646 A JP 2002134646A JP 2000330132 A JP2000330132 A JP 2000330132A JP 2000330132 A JP2000330132 A JP 2000330132A JP 2002134646 A JP2002134646 A JP 2002134646A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic green
- forming
- ceramic
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】隣接する配線基板のシール金属層が癒着して個
々の配線基板に正確に分割できない。 【解決手段】セラミックグリーンシート１１を縦方向及
び横方向の仮想線によって四角形状をなす複数の領域１
３に区画し、次に前記セラミックグリーンシート１１の
横方向の仮想線上で各領域１３の中央部に直径０．１ｍ
ｍ〜０．２５ｍｍの貫通孔１６を形成し、次に横方向の
仮想線上に第１の分割溝１７ａを、縦方向の仮想線上に
第２の分割溝１７ｂを形成し、しかる後、前記セラミッ
クグリーンシート１１を焼成するとともに各分割溝１７
ａ、７ｂに沿って切断分割する工程からなる配線基板の
製造方法。
々の配線基板に正確に分割できない。 【解決手段】セラミックグリーンシート１１を縦方向及
び横方向の仮想線によって四角形状をなす複数の領域１
３に区画し、次に前記セラミックグリーンシート１１の
横方向の仮想線上で各領域１３の中央部に直径０．１ｍ
ｍ〜０．２５ｍｍの貫通孔１６を形成し、次に横方向の
仮想線上に第１の分割溝１７ａを、縦方向の仮想線上に
第２の分割溝１７ｂを形成し、しかる後、前記セラミッ
クグリーンシート１１を焼成するとともに各分割溝１７
ａ、７ｂに沿って切断分割する工程からなる配線基板の
製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子や表面弾
性波素子等の電子部品が搭載される配線基板の製造方法
に関するものである。
性波素子等の電子部品が搭載される配線基板の製造方法
に関するものである。
【０００２】
【従来の技術】従来、半導体素子や表面弾性波素子等の
電子部品を搭載するための配線基板は、例えばその上面
の中央部に電子部品が塔載される搭載部を有する四角形
状のセラミックスより成る絶縁基体と、この絶縁基体の
搭載部から外部に導出する配線導体と、絶縁基体の上面
外周部に搭載部を取り囲むように枠状に形成されたシー
ル金属層とを具備している。
電子部品を搭載するための配線基板は、例えばその上面
の中央部に電子部品が塔載される搭載部を有する四角形
状のセラミックスより成る絶縁基体と、この絶縁基体の
搭載部から外部に導出する配線導体と、絶縁基体の上面
外周部に搭載部を取り囲むように枠状に形成されたシー
ル金属層とを具備している。
【０００３】そして、絶縁基体の搭載部に電子部品を塔
載するとともに、この電子部品の各電極を配線導体に電
気的に接続し、しかる後、シール金属層に例えば封止用
シールリングを介して金属からなる蓋体を接合させ、絶
縁基体と蓋体とからなる容器の内部に電子部品を気密に
封止することによって製品としての電子装置となる。
載するとともに、この電子部品の各電極を配線導体に電
気的に接続し、しかる後、シール金属層に例えば封止用
シールリングを介して金属からなる蓋体を接合させ、絶
縁基体と蓋体とからなる容器の内部に電子部品を気密に
封止することによって製品としての電子装置となる。
【０００４】ところでこのような配線基板は、近時にお
ける電子装置の小型化の要求に伴い、その大きさが数ｍ
ｍ角程度と極めて小さく、薄いものとなってきていると
ともに、封止用シールリングを用いずシール金属層に蓋
体を直接溶接する方法がとられるようになってきてい
る。
ける電子装置の小型化の要求に伴い、その大きさが数ｍ
ｍ角程度と極めて小さく、薄いものとなってきていると
ともに、封止用シールリングを用いずシール金属層に蓋
体を直接溶接する方法がとられるようになってきてい
る。
【０００５】なお、前記シール金属層に蓋体を直接、溶
接接合する場合、シール金属層の絶縁基体に対する接合
強度を強いものとしておく必要があり、そのためシール
金属層は絶縁基体の上面外周縁まで施し、絶縁基体との
接合面積を広いものとしてある。
接接合する場合、シール金属層の絶縁基体に対する接合
強度を強いものとしておく必要があり、そのためシール
金属層は絶縁基体の上面外周縁まで施し、絶縁基体との
接合面積を広いものとしてある。
【０００６】またこのような小型化した配線基板は、そ
の取り扱いを容易とするため、さらにまたセラミック配
線基板および電子装置の製作効率をよくするために、多
数個の配線基板を１枚の広面積のセラミック基板から同
時集約的に得るようになした、いわゆる多数個取り配線
基板の形態で、通常、以下の工程により製作される。
の取り扱いを容易とするため、さらにまたセラミック配
線基板および電子装置の製作効率をよくするために、多
数個の配線基板を１枚の広面積のセラミック基板から同
時集約的に得るようになした、いわゆる多数個取り配線
基板の形態で、通常、以下の工程により製作される。
【０００７】即ち、（１）セラミックグリーンシートを
縦方向及び横方向の仮想線によって四角形状をなす複数
の領域に区画するとともに各領域に金属ペースト所定パ
ターンに印刷塗布し配線用導体を形成する工程と（２）
前記セラミックグリーンシートの各領域の外周縁に沿っ
て金属ペーストを０．３ｍｍ〜０．６ｍｍの幅で枠状に
印刷塗布し、シール用金属層を形成する工程と（３）前
記セラミックグリーンシートの上面で横方向の仮想線上
に第１の分割溝を、縦方向の仮想線上に第２の分割溝
を、例えば、金属製の刃をセラミックグリーンシート上
に各仮想線に沿って押圧することにより、順次形成する
工程と（４）前記セラミックグリーンシートを焼成し、
セラミック焼結体から成る絶縁基体に配線導体及びシー
ル金属層を被着させた複数個の配線基板を有するセラミ
ック基板を形成する工程と（５）前記セラミック基板を
第１及び第２の分割溝に沿って曲げ応力を加えることに
より切断し、多数の配線基板を個々に分割する工程とに
より製作されている。
縦方向及び横方向の仮想線によって四角形状をなす複数
の領域に区画するとともに各領域に金属ペースト所定パ
ターンに印刷塗布し配線用導体を形成する工程と（２）
前記セラミックグリーンシートの各領域の外周縁に沿っ
て金属ペーストを０．３ｍｍ〜０．６ｍｍの幅で枠状に
印刷塗布し、シール用金属層を形成する工程と（３）前
記セラミックグリーンシートの上面で横方向の仮想線上
に第１の分割溝を、縦方向の仮想線上に第２の分割溝
を、例えば、金属製の刃をセラミックグリーンシート上
に各仮想線に沿って押圧することにより、順次形成する
工程と（４）前記セラミックグリーンシートを焼成し、
セラミック焼結体から成る絶縁基体に配線導体及びシー
ル金属層を被着させた複数個の配線基板を有するセラミ
ック基板を形成する工程と（５）前記セラミック基板を
第１及び第２の分割溝に沿って曲げ応力を加えることに
より切断し、多数の配線基板を個々に分割する工程とに
より製作されている。
【０００８】なお、前記セラミックグリーンシートに形
成された第１の分割溝はセラミックグリーンシートに第
２の分割溝を形成するために金属製の刃を押圧した際、
閉じるような変形を受け、これによって第１の分割溝の
幅は、第２の分割溝の幅に対して約７０％〜９０％と狭
いものとなっている。
成された第１の分割溝はセラミックグリーンシートに第
２の分割溝を形成するために金属製の刃を押圧した際、
閉じるような変形を受け、これによって第１の分割溝の
幅は、第２の分割溝の幅に対して約７０％〜９０％と狭
いものとなっている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の配線基板では、シール用金属層がセラミックグリー
ンシートの各四角形状の領域の外周縁まで形成されてい
ること、第１の分割溝の幅が狭くなっていること等から
セラミックグリーンシートを焼成し、絶縁基体と成す際
に、セラミックグリーンシートの焼成収縮によって第１
の分割溝の幅がより一層狭いものとなり、第１の分割溝
を挟んで隣合った同士のシール金属層が、癒着してしま
うという欠点を有していた。
来の配線基板では、シール用金属層がセラミックグリー
ンシートの各四角形状の領域の外周縁まで形成されてい
ること、第１の分割溝の幅が狭くなっていること等から
セラミックグリーンシートを焼成し、絶縁基体と成す際
に、セラミックグリーンシートの焼成収縮によって第１
の分割溝の幅がより一層狭いものとなり、第１の分割溝
を挟んで隣合った同士のシール金属層が、癒着してしま
うという欠点を有していた。
【００１０】特にこのようなシール金属層同士の癒着は
各四角形状の領域のそれぞれの辺の中央部で起こり易
く、シール金属層同士が癒着すると分割溝に沿って各絶
縁基体に分割する時、大きな力が必要となり分割が困難
となるとともに、本来分割される箇所以外の所で割れを
発生し、所定形状の絶縁基体を得ることができないとい
う欠点が誘発されてしまう。
各四角形状の領域のそれぞれの辺の中央部で起こり易
く、シール金属層同士が癒着すると分割溝に沿って各絶
縁基体に分割する時、大きな力が必要となり分割が困難
となるとともに、本来分割される箇所以外の所で割れを
発生し、所定形状の絶縁基体を得ることができないとい
う欠点が誘発されてしまう。
【００１１】本発明は上記欠点に鑑み案出されたもので
あり、その目的は、配線基板を多数個取りのセラミック
基板の形態で製作する方法において、シール金属層が分
割溝を挟んで隣合った同士で癒着することを防止し、セ
ラミック基板を容易かつ正確に分割溝に沿って分割する
ことが可能な配線基板の製造方法を提供することにあ
る。
あり、その目的は、配線基板を多数個取りのセラミック
基板の形態で製作する方法において、シール金属層が分
割溝を挟んで隣合った同士で癒着することを防止し、セ
ラミック基板を容易かつ正確に分割溝に沿って分割する
ことが可能な配線基板の製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の配線基板の製造
方法は、（１）セラミックグリーンシートを縦方向及び
横方向の仮想線によって四角形状をなす複数の領域に区
画するとともに各領域に配線用導体を形成する工程と、
（２）前記セラミックグリーンシートの各領域の外周縁
に、金属ペーストを０．３〜０．６ｍｍの幅で枠状に印
刷塗布し、シール用金属層を形成する工程と、（３）前
記セラミックグリーンシートの横方向の仮想線上で各領
域の中央部に直径０．１ｍｍ〜０．２５ｍｍの貫通孔を
形成する工程と、（４）前記セラミックグリーンシート
の上面で横方向の仮想線上に第１の分割溝を形成する工
程と、（５）前記セラミックグリーンシートの上面で縦
方向の仮想線上に第２の分割溝を形成する工程と、
（６）前記セラミックグリーンシートを焼成し、セラミ
ック焼結体から成る絶縁基体に配線導体及びシール金属
層被着させた複数個の配線基板を有するセラミック基板
を形成する工程と、（７）前記セラミック基板を第１及
び第２の分割溝に沿って切断し、多数の配線基板を個々
に分割する工程とから成ることを特徴とするものであ
る。
方法は、（１）セラミックグリーンシートを縦方向及び
横方向の仮想線によって四角形状をなす複数の領域に区
画するとともに各領域に配線用導体を形成する工程と、
（２）前記セラミックグリーンシートの各領域の外周縁
に、金属ペーストを０．３〜０．６ｍｍの幅で枠状に印
刷塗布し、シール用金属層を形成する工程と、（３）前
記セラミックグリーンシートの横方向の仮想線上で各領
域の中央部に直径０．１ｍｍ〜０．２５ｍｍの貫通孔を
形成する工程と、（４）前記セラミックグリーンシート
の上面で横方向の仮想線上に第１の分割溝を形成する工
程と、（５）前記セラミックグリーンシートの上面で縦
方向の仮想線上に第２の分割溝を形成する工程と、
（６）前記セラミックグリーンシートを焼成し、セラミ
ック焼結体から成る絶縁基体に配線導体及びシール金属
層被着させた複数個の配線基板を有するセラミック基板
を形成する工程と、（７）前記セラミック基板を第１及
び第２の分割溝に沿って切断し、多数の配線基板を個々
に分割する工程とから成ることを特徴とするものであ
る。
【００１３】本発明の配線基板の製造方法によれば、セ
ラミックグリーンシートの横方向の仮想線上で四角形状
の各領域の中央部に直径０．１ｍｍ〜０．２５ｍｍの貫
通孔を形成した後、セラミックグリーンシートの上面で
横方向の仮想線上に第１の分割溝を、セラミックグリー
ンシートの上面で縦方向の仮想線上に第２の分割溝を順
次形成するようになしたことから、第２の分割溝を形成
する際に第１の分割溝の幅が狭くなること及びセラミッ
クグリーンシートの焼成収縮等に起因して各四角形状の
領域のそれぞれの辺の中央部でシール金属層同士が癒着
しようとしてもその癒着は第１の分割溝の各領域の中央
部に貫通孔が形成されていることによって効果的に阻止
され、その結果、分割溝に沿って各絶縁基体に分割する
時、小さな力で分割が可能となるとともに所定箇所で正
確に分割が可能となり、所定形状の絶縁基体を正確に得
ることができる。
ラミックグリーンシートの横方向の仮想線上で四角形状
の各領域の中央部に直径０．１ｍｍ〜０．２５ｍｍの貫
通孔を形成した後、セラミックグリーンシートの上面で
横方向の仮想線上に第１の分割溝を、セラミックグリー
ンシートの上面で縦方向の仮想線上に第２の分割溝を順
次形成するようになしたことから、第２の分割溝を形成
する際に第１の分割溝の幅が狭くなること及びセラミッ
クグリーンシートの焼成収縮等に起因して各四角形状の
領域のそれぞれの辺の中央部でシール金属層同士が癒着
しようとしてもその癒着は第１の分割溝の各領域の中央
部に貫通孔が形成されていることによって効果的に阻止
され、その結果、分割溝に沿って各絶縁基体に分割する
時、小さな力で分割が可能となるとともに所定箇所で正
確に分割が可能となり、所定形状の絶縁基体を正確に得
ることができる。
【００１４】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の製造方法で形成された配
線基板を半導体素子収納用パッケージに適用した場合の
一実施例を示し、図中、Ａは絶縁基体１と配線導体２と
シール金属層３とから成る配線基板、４は蓋体である。
この配線基板Ａの絶縁基体１と蓋体４とで半導体素子５
を収容するための容器６が構成される。
細に説明する。図１は本発明の製造方法で形成された配
線基板を半導体素子収納用パッケージに適用した場合の
一実施例を示し、図中、Ａは絶縁基体１と配線導体２と
シール金属層３とから成る配線基板、４は蓋体である。
この配線基板Ａの絶縁基体１と蓋体４とで半導体素子５
を収容するための容器６が構成される。
【００１５】前記絶縁基体１は半導体素子５を支持する
支持部材として作用し、上面の略中央部に半導体素子搭
載部１ａを有し、この搭載部１ａ上に半導体素子５がガ
ラス、ロウ材、樹脂等の接着材を介して取着固定され
る。
支持部材として作用し、上面の略中央部に半導体素子搭
載部１ａを有し、この搭載部１ａ上に半導体素子５がガ
ラス、ロウ材、樹脂等の接着材を介して取着固定され
る。
【００１６】また前記配線導体２は半導体素子５の各電
極を外部電気回路に接続するための導電路として作用
し、半導体素子５の各電極をボンディングワイヤ７を介
し配線導体２に接続することによって半導体素子５の各
電極は配線導体２を介して外部電気回路に接続されるこ
ととなる。
極を外部電気回路に接続するための導電路として作用
し、半導体素子５の各電極をボンディングワイヤ７を介
し配線導体２に接続することによって半導体素子５の各
電極は配線導体２を介して外部電気回路に接続されるこ
ととなる。
【００１７】更に前記シール金属層３は蓋体４をロウ材
を介して接合するための下地金属層として作用し、シー
ル金属層３上に蓋体４を金−錫等のロウ材を介して位置
決め載置するとともに所定温度で熱処理することにより
シール金属層３上に蓋体４が接合され、絶縁基体１と蓋
体４とから成る容器６内部に半導体素子５が気密に収容
される。
を介して接合するための下地金属層として作用し、シー
ル金属層３上に蓋体４を金−錫等のロウ材を介して位置
決め載置するとともに所定温度で熱処理することにより
シール金属層３上に蓋体４が接合され、絶縁基体１と蓋
体４とから成る容器６内部に半導体素子５が気密に収容
される。
【００１８】前記配線基板Ａは、分割溝で区画された配
線基板Ａとなる領域を多数個有するセラミック基板を、
前記分割溝に沿って切断することにより製作される。
線基板Ａとなる領域を多数個有するセラミック基板を、
前記分割溝に沿って切断することにより製作される。
【００１９】この配線基板Ａの製造方法について、次
に、図２乃至図７に基づいて説明する。なお、図中、図
１と同一箇所には同一符号が付してある。
に、図２乃至図７に基づいて説明する。なお、図中、図
１と同一箇所には同一符号が付してある。
【００２０】まず、図２に示す如く、セラミックグリー
ンシート１１を横方向の仮想線１２ａ及び縦方向の仮想
線１２ｂによって四角形状をなし中央部に半導体素子搭
載部１ａを有する複数の領域１３に区画するとともに各
四角形状の領域１３の搭載部１ａ周辺に配線用導体１４
を形成する。
ンシート１１を横方向の仮想線１２ａ及び縦方向の仮想
線１２ｂによって四角形状をなし中央部に半導体素子搭
載部１ａを有する複数の領域１３に区画するとともに各
四角形状の領域１３の搭載部１ａ周辺に配線用導体１４
を形成する。
【００２１】前記セラミックグリーンシート１１は、例
えば、絶縁基体１が酸化アルミニウム質焼結体で形成さ
れている場合であれば、酸化アルミニウム、酸化ケイ
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダおよび溶剤を添加混合して泥漿状と
なすとともに、従来周知のドクターブレード法やカレン
ダーロール法等を用いてシート状に成形することによっ
て形成される。
えば、絶縁基体１が酸化アルミニウム質焼結体で形成さ
れている場合であれば、酸化アルミニウム、酸化ケイ
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダおよび溶剤を添加混合して泥漿状と
なすとともに、従来周知のドクターブレード法やカレン
ダーロール法等を用いてシート状に成形することによっ
て形成される。
【００２２】また前記配線用導体１４は、タングステ
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、タングステン等の金属粉末に適当な有機バインダー
や溶剤を添加混合して得た金属ペーストをセラミックグ
リーンシート１１の仮想線によって区画された各四角形
状の領域１３に従来周知のスクリーン印刷法により所定
パターンに印刷塗布することによって形成される。
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、タングステン等の金属粉末に適当な有機バインダー
や溶剤を添加混合して得た金属ペーストをセラミックグ
リーンシート１１の仮想線によって区画された各四角形
状の領域１３に従来周知のスクリーン印刷法により所定
パターンに印刷塗布することによって形成される。
【００２３】次に、図３に示す如く、前記セラミックグ
リーンシート１１の各四角形状の領域１３の外周縁に金
属ペーストを０．３〜０．６ｍｍの幅で枠状に印刷塗布
し、シール用金属層１５を形成する。
リーンシート１１の各四角形状の領域１３の外周縁に金
属ペーストを０．３〜０．６ｍｍの幅で枠状に印刷塗布
し、シール用金属層１５を形成する。
【００２４】前記シール用金属層１５を形成する金属ペ
ーストは、配線用導体１４を形成する金属ペーストと同
様に、タングステン、モリブデン、マンガン、銅、銀等
の金属粉末に適当な有機バインダーや溶剤を添加混合す
ることにより作製される。
ーストは、配線用導体１４を形成する金属ペーストと同
様に、タングステン、モリブデン、マンガン、銅、銀等
の金属粉末に適当な有機バインダーや溶剤を添加混合す
ることにより作製される。
【００２５】次に、図４に示す如く、前記セラミックグ
リーンシート１１の横方向の仮想線１２ａ上で各領域１
３の中央部に貫通孔１６を形成する。
リーンシート１１の横方向の仮想線１２ａ上で各領域１
３の中央部に貫通孔１６を形成する。
【００２６】前記貫通孔１６は、横方向の仮想線１２ａ
を挟んで隣接するシール用金属層１５の各領域１３の中
央部に一定の隙間を形成する作用をなし、この隙間によ
り、セラミックグリーンシート１１に印刷、形成したシ
ール用金属層１５が、後の工程の焼成時、分割溝を挟ん
で隣合った同士で癒着することが阻止される。
を挟んで隣接するシール用金属層１５の各領域１３の中
央部に一定の隙間を形成する作用をなし、この隙間によ
り、セラミックグリーンシート１１に印刷、形成したシ
ール用金属層１５が、後の工程の焼成時、分割溝を挟ん
で隣合った同士で癒着することが阻止される。
【００２７】前記貫通孔１６は、例えば、金属製の打ち
抜きピンを、セラミックグリーンシート１１の仮想線上
の所定位置に押圧するとともに厚み方向に貫通させるこ
とにより形成される。
抜きピンを、セラミックグリーンシート１１の仮想線上
の所定位置に押圧するとともに厚み方向に貫通させるこ
とにより形成される。
【００２８】次に、図５に示す如く、前記セラミックグ
リーンシート１１の上面で横方向の仮想線１２ａ上に第
１の分割溝１７ａを形成し、その後、縦方向の仮想線１
２ｂ上に第２の分割溝１７ｂを形成する。
リーンシート１１の上面で横方向の仮想線１２ａ上に第
１の分割溝１７ａを形成し、その後、縦方向の仮想線１
２ｂ上に第２の分割溝１７ｂを形成する。
【００２９】前記第１の分割溝１７ａおよび第２の分割
溝１７ｂは、例えば、Ｖ字状等、前記各分割溝の所定の
断面形状と同じ縦断面形を有する金属製の刃をセラミッ
クグリーンシート１１の上面に押圧することにより形成
される。
溝１７ｂは、例えば、Ｖ字状等、前記各分割溝の所定の
断面形状と同じ縦断面形を有する金属製の刃をセラミッ
クグリーンシート１１の上面に押圧することにより形成
される。
【００３０】なお、この場合、前記第１の分割溝１７ａ
は、セラミックグリーンシート１１に第２の分割溝１７
ｂを形成するために金属製の刃を押圧した際、閉じるよ
うな変形を受け、これによって第１の分割溝１７ａの幅
は、第２の分割溝１７ｂの幅に対して約７０％〜９０％
と狭いものとなっている。
は、セラミックグリーンシート１１に第２の分割溝１７
ｂを形成するために金属製の刃を押圧した際、閉じるよ
うな変形を受け、これによって第１の分割溝１７ａの幅
は、第２の分割溝１７ｂの幅に対して約７０％〜９０％
と狭いものとなっている。
【００３１】次に、前記セラミックグリーンシート１１
を、還元雰囲気中、約１６００℃の温度で焼成し、図６
に示す如く、セラミック焼結体から成る絶縁基体１に配
線導体２及びシール金属層３を被着させた複数個の配線
基板Ａを有するセラミック基板１８を形成する。この焼
成の際、セラミックグリーンシート１１の各分割溝１７
ａ、１７ｂは、セラミックグリーンシート１１の四角形
状の各領域１３の中央部の焼結開始が端部に比べて遅
く、収縮量も小さいことから、各領域１３の中央部で閉
じるようにして収縮する。このため分割溝の幅は、上記
セラミックグリーンシートへの形成時の変形と相俟っ
て、特に第１の分割溝１７ａの中央部で非常に狭いもの
となっている。しかしながら、第１の分割溝１７ａの中
央部には貫通孔１６が形成されており、該貫通孔１６に
よって四角形状をなす各配線基板Ａのそれぞれの辺の中
央部でシール金属層３同士が癒着しようとするのが効果
的に阻止され、隣接するシール金属層３同士が癒着する
ことはない。
を、還元雰囲気中、約１６００℃の温度で焼成し、図６
に示す如く、セラミック焼結体から成る絶縁基体１に配
線導体２及びシール金属層３を被着させた複数個の配線
基板Ａを有するセラミック基板１８を形成する。この焼
成の際、セラミックグリーンシート１１の各分割溝１７
ａ、１７ｂは、セラミックグリーンシート１１の四角形
状の各領域１３の中央部の焼結開始が端部に比べて遅
く、収縮量も小さいことから、各領域１３の中央部で閉
じるようにして収縮する。このため分割溝の幅は、上記
セラミックグリーンシートへの形成時の変形と相俟っ
て、特に第１の分割溝１７ａの中央部で非常に狭いもの
となっている。しかしながら、第１の分割溝１７ａの中
央部には貫通孔１６が形成されており、該貫通孔１６に
よって四角形状をなす各配線基板Ａのそれぞれの辺の中
央部でシール金属層３同士が癒着しようとするのが効果
的に阻止され、隣接するシール金属層３同士が癒着する
ことはない。
【００３２】次に、前記セラミック基板１８を第１及び
第２の分割溝１７ａ、１７ｂに沿って切断し、図７に示
す如く、中央部に搭載部１ａを有する絶縁基体１に配線
導体２及びシール金属層３を形成した多数の配線基板Ａ
を個々に分割する。
第２の分割溝１７ａ、１７ｂに沿って切断し、図７に示
す如く、中央部に搭載部１ａを有する絶縁基体１に配線
導体２及びシール金属層３を形成した多数の配線基板Ａ
を個々に分割する。
【００３３】前記セラミック基板１８の切断は、順次、
第１、第２の各分割溝１７ａ、１７ｂに沿ってセラミッ
ク基板１８に曲げ応力を加えて撓折することにより行わ
れる。
第１、第２の各分割溝１７ａ、１７ｂに沿ってセラミッ
ク基板１８に曲げ応力を加えて撓折することにより行わ
れる。
【００３４】また前記セラミック基板１８を縦横の分割
溝１７ａ、１７ｂに沿って分割する際、隣接するシール
金属層３同士は貫通孔１６により癒着が阻止されている
ため分割を小さな力で行なうことが可能となり、同時に
分割を分割溝１７ａ、１７ｂに沿って正確に行なうこと
ができ、所定形状の配線基板Ａを正確に得ることができ
る。
溝１７ａ、１７ｂに沿って分割する際、隣接するシール
金属層３同士は貫通孔１６により癒着が阻止されている
ため分割を小さな力で行なうことが可能となり、同時に
分割を分割溝１７ａ、１７ｂに沿って正確に行なうこと
ができ、所定形状の配線基板Ａを正確に得ることができ
る。
【００３５】なお、前記貫通孔１６は、その直径が０．
１ｍｍよりも小さくなると、第１の分割溝１７ａの、各
領域１３の中央部を挟んで隣接するシール金属層３同士
が癒着するのを効果的に阻止することができず、また
０．２５ｍｍよりも大きくなると、貫通孔１６の形成部
位におけるシール金属層３の幅が狭くなり過ぎ、蓋体４
とシール金属層３との接合面積が不十分となり、蓋体４
の接合強度や気密封止の長期信頼性を劣化させてしま
う。従って、前記貫通孔１６は、その直径が０．１ｍｍ
〜０．２５ｍｍの範囲に特定される。
１ｍｍよりも小さくなると、第１の分割溝１７ａの、各
領域１３の中央部を挟んで隣接するシール金属層３同士
が癒着するのを効果的に阻止することができず、また
０．２５ｍｍよりも大きくなると、貫通孔１６の形成部
位におけるシール金属層３の幅が狭くなり過ぎ、蓋体４
とシール金属層３との接合面積が不十分となり、蓋体４
の接合強度や気密封止の長期信頼性を劣化させてしま
う。従って、前記貫通孔１６は、その直径が０．１ｍｍ
〜０．２５ｍｍの範囲に特定される。
【００３６】かくして得られた配線基板Ａは、絶縁基体
１の上面に半導体素子５を搭載するとともに半導体素子
５の電極を配線導体２に電気的に接続し、シール金属層
３に蓋体４をロウ材等の封止材を介して接合することに
より、半導体素子５が絶縁基体１と蓋体４とで構成され
る容器６内部に気密に封止されて半導体装置となり、外
部電気回路に実装することにより半導体素子５の電極が
外部電気回路と電気的に接続されることとなる。
１の上面に半導体素子５を搭載するとともに半導体素子
５の電極を配線導体２に電気的に接続し、シール金属層
３に蓋体４をロウ材等の封止材を介して接合することに
より、半導体素子５が絶縁基体１と蓋体４とで構成され
る容器６内部に気密に封止されて半導体装置となり、外
部電気回路に実装することにより半導体素子５の電極が
外部電気回路と電気的に接続されることとなる。
【００３７】なお、前記蓋体４のシール金属層３への接
合は、例えば、金−錫ロウ材を介してシール金属層３上
に蓋体４を位置決め当接するとともに、ロウ材を加熱溶
融させてシール金属層３と蓋体４との接合する面に濡れ
広がらせることにより行われる。
合は、例えば、金−錫ロウ材を介してシール金属層３上
に蓋体４を位置決め当接するとともに、ロウ材を加熱溶
融させてシール金属層３と蓋体４との接合する面に濡れ
広がらせることにより行われる。
【００３８】また前記シール金属層３は、その幅が０．
３ｍｍ未満となると、貫通孔１６形成部位におけるシー
ル金属層３の幅が狭くなり過ぎ、蓋体４とシール金属層
３とを強固に接合させることができず、蓋体の接合強度
や気密封止の長期信頼性を劣化させてしまい、０．６ｍ
ｍを超えると配線基板Ａを小型化することができなくな
るとともに、封止材がシール金属層３と蓋体４との接合
面積に比べて広く流れ過ぎ蓋体４の接合強度が弱くな
り、また蓋体４の接合位置がずれ易くなってしまう。従
って、前記シール金属層３は、その幅が０．３ｍｍ〜
０．６ｍｍの範囲に特定される。
３ｍｍ未満となると、貫通孔１６形成部位におけるシー
ル金属層３の幅が狭くなり過ぎ、蓋体４とシール金属層
３とを強固に接合させることができず、蓋体の接合強度
や気密封止の長期信頼性を劣化させてしまい、０．６ｍ
ｍを超えると配線基板Ａを小型化することができなくな
るとともに、封止材がシール金属層３と蓋体４との接合
面積に比べて広く流れ過ぎ蓋体４の接合強度が弱くな
り、また蓋体４の接合位置がずれ易くなってしまう。従
って、前記シール金属層３は、その幅が０．３ｍｍ〜
０．６ｍｍの範囲に特定される。
【００３９】更に前記各配線基板Ａのシール金属層３お
よび配線導体２はその表面にニッケル、銅、パラジウ
ム、金、錫等の金属またはその合金から成るメッキ層
（非図示）を２μｍ〜２０μｍの厚みに被着させておく
とシール金属層３および配線導体２の酸化腐食が有効に
防止されるとともに、ボンディングワイヤ７のボンディ
ング性や蓋体４の溶接接合の強度等が良好となる。従っ
て、前記各配線基板Ａのシール金属層３および配線導体
２はその表面にニッケル、銅、パラジウム、金、錫等の
金属またはその合金から成るメッキ層（非図示）を２μ
ｍ〜２０μｍの厚みに被着させておくことが好ましい。
本発明はまた上述の実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲であれば種々の変更は可
能であり、例えば、上述の実施例では本発明の配線基板
を半導体素子収納用パッケージに適用した例で説明した
が、これを、表面弾性波素子等の電子部品を搭載する配
線基板に適用してもよい。
よび配線導体２はその表面にニッケル、銅、パラジウ
ム、金、錫等の金属またはその合金から成るメッキ層
（非図示）を２μｍ〜２０μｍの厚みに被着させておく
とシール金属層３および配線導体２の酸化腐食が有効に
防止されるとともに、ボンディングワイヤ７のボンディ
ング性や蓋体４の溶接接合の強度等が良好となる。従っ
て、前記各配線基板Ａのシール金属層３および配線導体
２はその表面にニッケル、銅、パラジウム、金、錫等の
金属またはその合金から成るメッキ層（非図示）を２μ
ｍ〜２０μｍの厚みに被着させておくことが好ましい。
本発明はまた上述の実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲であれば種々の変更は可
能であり、例えば、上述の実施例では本発明の配線基板
を半導体素子収納用パッケージに適用した例で説明した
が、これを、表面弾性波素子等の電子部品を搭載する配
線基板に適用してもよい。
【００４０】
【発明の効果】本発明の配線基板の製造方法によれば、
セラミックグリーンシートの横方向の仮想線上で四角形
状の各領域の中央部に直径０．１ｍｍ〜０．２５ｍｍの
貫通孔を形成した後、セラミックグリーンシートの上面
で横方向の仮想線上に第１の分割溝を、セラミックグリ
ーンシートの上面で縦方向の仮想線上に第２の分割溝を
順次形成するようになしたことから、第２の分割溝を形
成する際に第１の分割溝の幅が狭くなること及びセラミ
ックグリーンシートの焼成収縮等に起因して各四角形状
の領域のそれぞれの辺の中央部でシール金属層同士が癒
着しようとしてもその癒着は第１の分割溝の各領域の中
央部に貫通孔が形成されていることによって効果的に阻
止され、その結果、分割溝に沿って各絶縁基体に分割す
る時、小さな力で分割が可能となるとともに所定箇所で
正確に分割が可能となり、所定形状の絶縁基体を正確に
得ることができる。
セラミックグリーンシートの横方向の仮想線上で四角形
状の各領域の中央部に直径０．１ｍｍ〜０．２５ｍｍの
貫通孔を形成した後、セラミックグリーンシートの上面
で横方向の仮想線上に第１の分割溝を、セラミックグリ
ーンシートの上面で縦方向の仮想線上に第２の分割溝を
順次形成するようになしたことから、第２の分割溝を形
成する際に第１の分割溝の幅が狭くなること及びセラミ
ックグリーンシートの焼成収縮等に起因して各四角形状
の領域のそれぞれの辺の中央部でシール金属層同士が癒
着しようとしてもその癒着は第１の分割溝の各領域の中
央部に貫通孔が形成されていることによって効果的に阻
止され、その結果、分割溝に沿って各絶縁基体に分割す
る時、小さな力で分割が可能となるとともに所定箇所で
正確に分割が可能となり、所定形状の絶縁基体を正確に
得ることができる。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
【図３】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
【図４】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
【図５】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
【図６】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
【図７】図１に示す半導体素子収納用パッケージに使用
される配線基板の製造方法を説明するための各工程毎の
平面図である。
される配線基板の製造方法を説明するための各工程毎の
平面図である。
１・・・・絶縁基体 １ａ・・・搭載部 ２・・・・配線導体 ３・・・・シール金属層 Ａ・・・・配線基板 ４・・・・蓋体 ５・・・・半導体素子 ６・・・・容器 ７・・・・ボンディングワイヤ １１・・・セラミックグリーンシート １２ａ・・横方向の仮想線 １２ｂ・・縦方向の仮想線 １３・・・領域 １４・・・配線用導体 １５・・・シール用金属層 １６・・・貫通孔 １７ａ・・第１の分割溝 １７ｂ・・第２の分割溝 １８・・・セラミック基板
Claims (1)
- 【請求項１】（１）セラミックグリーンシートを縦方向
及び横方向の仮想線によって四角形状をなす複数の領域
に区画するとともに各領域に配線用導体を形成する工程
と、（２）前記セラミックグリーンシートの各領域の外
周縁に、金属ペーストを０．３〜０．６ｍｍの幅で枠状
に印刷塗布し、シール用金属層を形成する工程と、
（３）前記セラミックグリーンシートの横方向の仮想線
上で各領域の中央部に直径０．１ｍｍ〜０．２５ｍｍの
貫通孔を形成する工程と、（４）前記セラミックグリー
ンシートの上面で横方向の仮想線上に第１の分割溝を形
成する工程と、（５）前記セラミックグリーンシートの
上面で縦方向の仮想線上に第２の分割溝を形成する工程
と、（６）前記セラミックグリーンシートを焼成し、セ
ラミック焼結体から成る絶縁基体に配線導体及びシール
金属層を被着させた複数個の配線基板を有するセラミッ
ク基板を形成する工程と、（７）前記セラミック基板を
第１及び第２の分割溝に沿って切断し、多数の配線基板
を個々に分割する工程とから成る配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330132A JP4355097B2 (ja) | 2000-10-30 | 2000-10-30 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330132A JP4355097B2 (ja) | 2000-10-30 | 2000-10-30 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134646A true JP2002134646A (ja) | 2002-05-10 |
| JP4355097B2 JP4355097B2 (ja) | 2009-10-28 |
Family
ID=18806703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330132A Expired - Fee Related JP4355097B2 (ja) | 2000-10-30 | 2000-10-30 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4355097B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010103A (ja) * | 2007-06-27 | 2009-01-15 | Ngk Spark Plug Co Ltd | 多数個取りセラミック基板 |
| JP2015501008A (ja) * | 2011-11-29 | 2015-01-08 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 薄い背面ガラス相互接続部 |
-
2000
- 2000-10-30 JP JP2000330132A patent/JP4355097B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010103A (ja) * | 2007-06-27 | 2009-01-15 | Ngk Spark Plug Co Ltd | 多数個取りセラミック基板 |
| JP2015501008A (ja) * | 2011-11-29 | 2015-01-08 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 薄い背面ガラス相互接続部 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4355097B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5388601B2 (ja) | 電子部品収納用パッケージ | |
| JP2006332599A (ja) | 電子装置 | |
| JP2002134646A (ja) | 配線基板の製造方法 | |
| JP3764669B2 (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2005243739A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2816084B2 (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
| JP4828980B2 (ja) | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 | |
| JP2010056506A (ja) | 電子装置の実装構造 | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JPH08316352A (ja) | 半導体素子収納用パッケージ | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP3441170B2 (ja) | 配線基板 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3457748B2 (ja) | 配線基板 | |
| JP3652320B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP2003303910A (ja) | 配線基板 | |
| JP2000286352A (ja) | 電子装置 | |
| JP2005191140A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2004022957A (ja) | 電子部品搭載用基板 | |
| JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2002164456A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |