KR100775121B1 - 범프구조 및 범프를 이용한 칩 연결방법 - Google Patents
범프구조 및 범프를 이용한 칩 연결방법 Download PDFInfo
- Publication number
- KR100775121B1 KR100775121B1 KR1020060022397A KR20060022397A KR100775121B1 KR 100775121 B1 KR100775121 B1 KR 100775121B1 KR 1020060022397 A KR1020060022397 A KR 1020060022397A KR 20060022397 A KR20060022397 A KR 20060022397A KR 100775121 B1 KR100775121 B1 KR 100775121B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- main body
- body portion
- chip
- plating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000007747 plating Methods 0.000 claims abstract description 43
- 230000008878 coupling Effects 0.000 claims abstract description 36
- 238000010168 coupling process Methods 0.000 claims abstract description 36
- 238000005859 coupling reaction Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000007772 electroless plating Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 239000012790 adhesive layer Substances 0.000 description 7
- 150000002736 metal compounds Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 150000003606 tin compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 범프구조 및 그 범프를 이용한 칩 연결방법에 관한 것이다. 본 발명에 의한 범프구조는 씨드층(24)상에 돌출되어 형성되는 본체부(30)와, 상기 본체부(30)의 상면에 돌출되어 형성되는 다수개의 앵커돌기(31)와, 상기 앵커돌기(31)를 포함하는 본체부(30)의 상면에 소정의 두께로 형성되고 대응되는 범프(34)와 결합되는 금속결합부(32)를 포함하여 구성된다. 본 발명에 의한 칩 연결방법은 칩(20)의 표면에 도금으로 본체부(30)를 형성하는 단계와, 상기 본체부(30)의 상면에 앵커돌기(31)를 도금으로 형성하는 단계와, 상기 앵커돌기(31)를 포함한 상기 본체부(30)의 상면에 금속결합부(32)를 도금으로 형성하는 단계와, 상기 본체부(30)와 금속결합부(32)를 구비하는 범프(34)가 형성된 칩(20)을 범프(34)의 금속결합부(32)가 서로 접촉되게 하여 열과 압력을 가해 접착하는 단계를 포함하여 구성된다. 본 발명에 의하면 범프를 구성하는 본체부상에 금속결합부의 두께를 상대적으로 균일하게 형성할 수 있고, 범프의 접합과정에서 금속결합부가 범프의 외측으로 밀리는 것을 방지하여 범프의 접합면 전체에 걸쳐 금속간화합물층이 균일하게 형성되는 이점이 있다.
패키지, 칩, 범프, 돌기
Description
도 1은 일반적인 고밀도 3차원 패키지의 구성을 보인 사시도.
도 2a에서 도 2g에는 종래 기술에 의한 범프를 이용한 칩 연결방법을 순차적으로 보인 공정상태도.
도 3은 본 발명에 의한 범프를 이용한 칩 연결방법의 바람직한 실시예의 공정을 보인 공정순서도.
도 4a에서 도 4j는 본 발명의 바람직한 실시예를 보인 공정상태도.
* 도면의 주요 부분에 대한 부호의 설명 *
20: 칩 22: 접착층
24: 씨드층 26: 도금레지스트
28: 도금윈도우 30: 본체부
31: 앵커돌기 32: 금속결합부
34: 범프 36: 금속화합물층
본 발명은 적층되는 칩을 전기적으로 연결하는 범프와 그 연결방법에 관한 것으로, 더욱 상세하게는 범프를 사용하여 적층되는 칩을 서로 전기적으로 연결하는 범프와 그 범프를 이용한 칩연결방법에 관한 것이다.
도 1에는 일반적인 고밀도 3차원 패키지의 구성이 사시도로 도시되어 있다. 이에 따르면, 기판(1)의 하면에는 다른 기판(도시되지 않음)에의 실장을 위한 솔더볼(3)이 다수개 구비된다. 상기 기판(1) 상에는 패키지(5)가 솔더볼(7)에 의해 실장되어 있다.
그리고, 상기 기판(1) 상에는 다수개의 칩(9)이 적층되어 설치될 수도 있는데, 이때 가장 하부의 칩(9)은 솔더볼(11)로 기판(1)에 전기적으로 연결되도록 실장되나, 적층되는 칩(9)과 칩(9)사이는 범프(20)(도 2g참고)를 통해 전기적으로 연결된다.
도 2a에서 도 2g에는 칩과 칩 사이의 연결을 위한 범프를 형성하는 과정이 순차적으로 도시되어 있다. 먼저, 범프(20)가 형성될 칩(9)을 크리닝한다. 칩(9)의 표면에 묻어 있는 이물질을 제거하는 것이다. 다음으로, 상기 칩(9)의 일면에 접착층(10)을 형성한다. 상기 접착층(10)은 크롬으로 형성된다.
상기 접착층(10) 상에 구리층(12)을 형성한다. 상기 구리층(12)은 이후에 도금을 위한 씨드층이 된다.(도 2c 참고) 상기 구리층(12)상에 도금리지스트(14)를 도포한다. 상기 도금리지스트(14)는 상기 구리층(12)에 범프(20)가 선택적으로 형성될 수 있도록 하기 위함이다. 도 2d에 도시된 바와 같이 도금리지스트(14)를 형성한 후에는, 범프(20)가 형성될 부분을 선택적으로 제거하여 도금윈도우(15)(도 2e 참고)를 형성한다. 이때, 상기 도금윈도우(15)를 통해서는 구리층(12)이 노출된다.
다음으로, 도 2e에 도시된 바와 같이, 상기 도금윈도우(15)에 구리도금층(16)을 형성한다. 상기 구리도금층(16)은 전해도금을 통해 상기 구리층(12) 상에 형성된다. 그리고, 도 2f에 도시된 바와 같이, 상기 구리도금층(16)의 표면에 주석도금층(18)을 형성한다. 다음으로, 상기 도금리지스트(14)를 제거하면 도 2g에 도시된 바와 같이 범프(20)가 완성된다.
한편, 상기와 같이 범프(20)가 형성된 칩(9)은 범프(20)가 서로 마주보도록 정렬을 하고 열과 압력을 동시에 가해 상기 범프(20)끼리 금속결합하도록 하여 전기적으로 연결하면서 적층된다.
그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
종래에는 대략 상기 구리도금층(16)을 5㎛로 형성하고, 상기 주석도금층(18)을 1㎛정도 형성하여 범프(20)를 구성하는데, 상기 구리도금층(16)의 표면은 평탄도가 일정하지 않다. 따라서, 상기 구리도금층(16)의 표면에 얇은 두께의 주석도금층(18)을 전체적으로 고른 두께로 형성하는 것은 매우 어렵다.
그리고, 범프(20)끼리 접합을 하는 과정에서 열과 압력이 가해지므로, 상기 구리도금층(16)상에 형성된 주석도금층(18)이 용융되어 용융된 주석이 범프(20)의 중앙부분에서 가장자리로 밀리면서 범프(20)의 접합면에서 구리/주석 금속간화합물층이 일정하고 충분하게 형성되지 못하는 결과를 초래한다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로 적층되는 칩 사이를 연결하는 범프를 구성하는 본체부상에 금속결합부를 보다 균일하게 형성하도록 하는 것이다.
본 발명의 다른 목적은 범프의 금속결합부를 형성하는 물질이 범프의 접합과정에서 범프의 가장자리로 밀리는 것을 방지하도록 하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 칩의 표면에 형성되는 씨드층상에 돌출되어 형성되는 본체부와, 상기 본체부의 상면중 돌출된 부분에 돌출되어 형성되는 다수개의 앵커돌기와, 상기 앵커돌기를 포함하는 본체부의 상면에 소정의 두께로 형성되고 대응되는 범프와 결합되는 금속결합부를 포함하여 구성된다.
상기 본체부와 앵커돌기는 상기 씨드층과 동일한 재질로 형성되는 것으로, 전해도금으로 형성된다.
삭제
상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석으로 형성된다.
본 발명의 다른 특징에 따르면, 본 발명은 칩의 표면에 도금으로 본체부를 형성하는 단계와, 상기 본체부의 상면에 앵커돌기를 도금으로 형성하는 단계와, 상기 앵커돌기를 포함한 상기 본체부의 상면에 금속결합부를 도금으로 형성하는 단계와, 상기 본체부와 금속결합부를 구비하는 범프가 형성된 칩을 범프의 금속결합부가 서로 접촉되게 하여 열과 압력을 가해 접착하는 단계를 포함하여 구성된다.
상기 본체부와 앵커돌기는 상기 칩의 표면에 본체부와 동일재질로 형성된 씨드층상에 전해도금으로 형성된다.
상기 본체부는 칩의 표면에 구비된 씨드층상에 선택적으로 제거된 도금리지스트를 사용하여 형성된다.
상기 앵커돌기는 상기 본체부를 전해도금으로 형성하는 과정에서 도금조건을 조정하여 형성된다.
상기 앵커돌기는 상기 금속결합부의 두께의 절반 정도의 값을 가지도록 형성된다.
상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석을 무전해도금하여 형성된다.
이와 같은 구성을 가지는 본 발명에 의한 범프구조 및 범프를 이용한 칩 연결방법에서는 범프를 구성하는 본체부상에 금속결합부의 두께를 상대적으로 균일하게 형성할 수 있고, 범프의 접합과정에서 금속결합부가 범프의 외측으로 밀리는 것을 방지하여 범프의 접합면 전체에 걸쳐 금속간화합물층이 균일하게 형성되는 이점이 있다.
이하 본 발명에 의한 범프구조 및 범프를 이용한 칩 연결방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 3에는 본 발명에 의한 범프를 이용한 칩 연결방법의 바람직한 실시예의 공정을 보인 공정순서도가 도시되어 있고, 도 4a에서 도 4j에는 본 발명의 바람직한 실시예를 보인 공정상태도가 도시되어 있다.
도면들에 도시된 바에 따르면, 먼저, 적층이 될 칩(20)을 준비한다. 상기 칩(20)의 표면은 클리닝과정을 통해 이물질이 제거된 것이 바람직하다. 이와 같은 칩(20)이 도 4a에 도시되어 있다.
다음으로, 상기 칩(20)의 적어도 일측 표면에는 접착층(22)과 씨드층(24)을 차례로 형성한다. 상기 접착층(22)은 일반적으로 크롬으로 형성하고, 상기 씨드층(24)은 아래에서 설명될 범프(34)의 본체부(30)의 재질과 동일한 재질로 형성하는 것이 바람직하다. 이와 같이 접착층(22)상에 씨드층(24)이 구비된 상태의 칩(20)이 도 4b에 도시되어 있다.
상기 씨드층(24)상에는 도금리지스트(26)를 형성한다. 상기 도금리지스트(26)가 형성된 씨드층(24) 전체에 도포된 상태가 도 4c에 도시되어 있다. 상기 도금리지스트(26)는 노광과 현상공정을 통해 선택적으로 제거될 수 있다. 즉, 자외선을 선택적으로 조사하여, 자외선에 의해 성질이 변한 부분 또는 그렇지 않은 부분을 선택적으로 제거하여 도 4d에 도시된 바와 같이 도금윈도우(28)를 형성하는 것이다. 상기 도금윈도우(28)를 통해서는 상기 씨드층(24)이 노출된다.
상기 도금윈도우(28)를 통해 노출된 씨드층(24)상에는 전해도금을 통해 본체부(30)를 형성한다. 상기 본체부(30)는 상기 씨드층(24)과 동일한 재질로 형성하는 것이 바람직하다. 상기 본체부(30)를 형성하는 재료로서, 구리를 예로 들 수 있다. 상기 본체부(30)가 형성된 상태가 도 4e에 도시되어 있다.
상기 본체부(30)는 전해도금에 의해 형성되므로, 그 상면이 상대적으로 거칠게 형성된다. 거칠게 형성된 상기 본체부(30)의 상면에는, 도 4f에 도시된 바와 같 이, 앵커돌기(31)를 형성한다. 상기 앵커돌기(31)는 상기 본체부(30)와 동일한 재질로 형성되는 것이다. 상기 앵커돌기(31)는 일단 상기 본체부(30)를 전해도금으로 형성하고 난 후에 다시 전해도금을 수행하여 형성할 수도 있으나, 공정의 생산성을 고려할 때, 본체부(30)의 형성말기에 도금조건을 조절하여 형성하는 것이 바람직하다.
여기서, 상기 앵커돌기(31)는 본체부(30)의 거칠게 형성된 상면중 상대적으로 돌출된 부분에 형성되도록 하는 것이 바람직한데, 상기 본체부(30)의 높이가 대략 5㎛이고, 앵커돌기(31)의 높이가 대략 0.5㎛가 되도록 하는 것이 좋다.
상기 본체부(30)의 상면중 돌출된 부분에 앵커돌기(31)가 형성되도록 하기 위해서는 전해도금시에 전류밀도와 온도조건을 조절하고, 교반작용을 수행하면 된다.
다음으로, 상기 앵커돌기(31)를 포함하는 본체부(30)의 상면에 금속결합부(32)를 형성한다. 상기 금속결합부(32)는 상기 본체부(30)와는 다른 재질인 금속으로 형성하는 것이 바람직하다. 따라서, 상기 금속결합부(32)는 무전해도금방식으로 수행되는 것이 바람직하다. 상기 금속결합부(32)는 본체부(30)가 구리로 형성된 경우에 주석으로 형성되는 것이 바람직하다. 상기 금속결합부(32)가 형성된 상태가 도 4g에 도시되어 있다.
상기 금속결합부(32)는 대략 1㎛ 정도의 두께로 형성되는 것이 바람직하다. 상기 금속결합부(32)는 상기 앵커돌기(31)의 사이를 포함하는 상기 본체부(30)의 상면 전체에 형성된다.
상기 금속결합부(32)를 형성한 후에는, 상기 도금리지스트(26)를 제거한다. 상기 도금리지스트(26)가 제거되면, 도 4h에 도시된 바와 같이 범프(34)가 완성된다.
다음으로, 위에서 설명한 바와 같이 범프(34)가 완성된 칩(20)은 도 4i에 도시된 바와 같이 범프(34)가 서로 마주보게 정렬된 상태로 적층된다. 즉, 상기 범프(34)가 소정의 열과 압력으로 서로 접착되게 한다. 상기 범프(34)가 접착되는 것은, 상기 범프(34)의 금속결합부(32)가 용융되면서, 금속결합부(32)를 구성하는 금속과 본체부(30)를 구성하는 금속이 서로 금속간결합물을 형성함에 의해 이루어진다.
한편, 상기 범프(34)가 상기 금속결합부(32)가 접촉된 상태에서 열과 압력을 받게 되면, 상기 금속결합부(32)가 용융되는데, 상기 앵커돌기(31)의 존재에 의해 용융된 금속결합부(32)가 범프(34)의 외측으로 밀리는 것을 방지한다. 따라서, 상기 범프(34)가 서로 결합되면서 형성되는 금속화합물층(36)(도 4j참고)이 보다 균일하게 형성될 수 있다. 참고로, 상기 금속화합물층(36)은 본 실시예에서 구리/주석화합물이다.
그리고, 상기 앵커돌기(31)는 범프(34)의 접착과정에서 용융된 상태의 금속결합부(32)가 범프(34)의 외측으로 유동되는 것을 방지하는 역할을 함과 동시에 금속화합물층(36)을 형성하는데 사용될 수 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
예를 들면, 본 발명의 범프(34)는 그 본체부(30)와 금속결합부(32)가 구리와 주석이 아닌 다른 금속의 조합에 의해서도 이루어질 수 있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 범프구조 및 범프를 사용한 칩 연결방법에서는 다음과 같은 효과를 얻을 수 있다.
먼저, 본 발명에서는 범프에서 거친 표면을 가지는 본체부의 상면중 돌출된 부분에 앵커돌기를 형성하므로, 앵커돌기를 제외한 부분에는 금속결합부가 상대적으로 균일하게 형성될 수 있다. 따라서, 금속결합부가 범프의 본체부 상면에 균일하게 형성되면서 범프끼리의 접착 특성을 높일 수 있게 되는 효과가 있다.
그리고, 본 발명에서는 본체부의 상면에 형성된 앵커돌기가 범프의 접착시에 용융된 금속결합부가 범프의 외측으로 밀리는 것을 방지하는 역할을 하여, 범프와 범프사이의 결합에 금속결합부가 충분히 사용될 수 있도록 한다. 따라서, 범프와 범프가 연결되면서 형성되는 금속화합물층이 범프 연결면 전체에 걸쳐 균일하게 형성되어 범프의 연결특성이 좋아지는 효과가 있다.
Claims (10)
- 칩의 표면에 형성되는 씨드층상에 돌출되어 형성되는 본체부와,상기 본체부의 상면중 돌출된 부분에 돌출되어 형성되는 다수개의 앵커돌기와,상기 앵커돌기를 포함하는 본체부의 상면에 소정의 두께로 형성되고 대응되는 범프와 결합되는 금속결합부를 포함하여 구성됨을 특징으로 하는 범프구조.
- 제 1 항에 있어서, 상기 본체부와 앵커돌기는 상기 씨드층과 동일한 재질로 형성되는 것으로, 전해도금으로 형성됨을 특징으로 하는 범프구조.
- 삭제
- 제 1 항 또는 제 2 항에 있어서, 상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석으로 형성됨을 특징으로 하는 범프구조.
- 칩의 표면에 도금으로 본체부를 형성하는 단계와,상기 본체부의 상면에 앵커돌기를 도금으로 형성하는 단계와,상기 앵커돌기를 포함한 상기 본체부의 상면에 금속결합부를 도금으로 형성하는 단계와,상기 본체부와 금속결합부를 구비하는 범프가 형성된 칩을 범프의 금속결합부가 서로 접촉되게 하여 열과 압력을 가해 접착하는 단계를 포함하여 구성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
- 제 5 항에 있어서, 상기 본체부와 앵커돌기는 상기 칩의 표면에 본체부와 동일재질로 형성된 씨드층상에 전해도금으로 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
- 제 6 항에 있어서, 상기 본체부는 칩의 표면에 구비된 씨드층상에 선택적으로 제거된 도금리지스트를 사용하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
- 제 5 항에 있어서, 상기 앵커돌기는 상기 본체부를 전해도금으로 형성하는 과정에서 도금조건을 조정하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
- 제 5 항 내지 제 8 항중 어느 한 항에 있어서, 상기 앵커돌기는 상기 금속결합부의 두께의 절반 정도의 값을 가지도록 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
- 제 9 항에 있어서, 상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석을 무전해도금하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022397A KR100775121B1 (ko) | 2006-03-09 | 2006-03-09 | 범프구조 및 범프를 이용한 칩 연결방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022397A KR100775121B1 (ko) | 2006-03-09 | 2006-03-09 | 범프구조 및 범프를 이용한 칩 연결방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070092362A KR20070092362A (ko) | 2007-09-13 |
| KR100775121B1 true KR100775121B1 (ko) | 2007-11-08 |
Family
ID=38689718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060022397A KR100775121B1 (ko) | 2006-03-09 | 2006-03-09 | 범프구조 및 범프를 이용한 칩 연결방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100775121B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643931B2 (en) | 2016-09-02 | 2020-05-05 | Samsung Display Co., Ltd. | Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297395A (ja) * | 1992-04-21 | 1993-11-12 | Sanyo Electric Co Ltd | 表示駆動素子および表示器 |
-
2006
- 2006-03-09 KR KR1020060022397A patent/KR100775121B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297395A (ja) * | 1992-04-21 | 1993-11-12 | Sanyo Electric Co Ltd | 表示駆動素子および表示器 |
Non-Patent Citations (2)
| Title |
|---|
| PAJ 07-176534(1995.07.14.공개) |
| 일본특개평05-297395(1993.11.12.공개) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643931B2 (en) | 2016-09-02 | 2020-05-05 | Samsung Display Co., Ltd. | Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070092362A (ko) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297553B1 (en) | Semiconductor device and process for producing the same | |
| US7719121B2 (en) | Microelectronic packages and methods therefor | |
| US7410090B2 (en) | Conductive bonding material fill techniques | |
| TWI478254B (zh) | 引線上凸塊之倒裝晶片互連 | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| KR100966774B1 (ko) | 프린트 배선판 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9324557B2 (en) | Method for fabricating equal height metal pillars of different diameters | |
| TWI379624B (en) | Printed circuit board and method of producing the same | |
| TW200905755A (en) | Wafer level package structure and fabrication methods | |
| JP2009076851A (ja) | 実装基板構造物及びその製造方法 | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
| US8166648B2 (en) | Method of manufacturing a wiring substrate | |
| US20100139963A1 (en) | Interconnect substrate, method of manufacturing interconnect substrate and semiconductor device | |
| JP2008252042A (ja) | 回路基板、および回路基板の形成方法 | |
| TWI420643B (zh) | 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造 | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| KR100775121B1 (ko) | 범프구조 및 범프를 이용한 칩 연결방법 | |
| TWI407538B (zh) | 封裝基板及其製法 | |
| JP6473002B2 (ja) | バンプ付きプリント配線板 | |
| KR20040001048A (ko) | 인쇄회로기판의 미세회로패턴 제조방법 | |
| JP2016122776A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| US7901997B2 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |