DE10065896A1 - Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Info

Publication number
DE10065896A1
DE10065896A1 DE10065896A DE10065896A DE10065896A1 DE 10065896 A1 DE10065896 A1 DE 10065896A1 DE 10065896 A DE10065896 A DE 10065896A DE 10065896 A DE10065896 A DE 10065896A DE 10065896 A1 DE10065896 A1 DE 10065896A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
rear side
metal layer
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10065896A
Other languages
English (en)
Other versions
DE10065896B4 (de
Inventor
Gerald Ofner
Robert-Christian Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10065896A priority Critical patent/DE10065896B4/de
Publication of DE10065896A1 publication Critical patent/DE10065896A1/de
Application granted granted Critical
Publication of DE10065896B4 publication Critical patent/DE10065896B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) mit Abschirmung (2), das einen Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Oberfläche (5) und einer passiven Rückseite (6) aufweist. Die Rückseite (6) ist durch eine Metallschicht (7) abgedeckt, und die Oberseite (5) weist eine auf Massepotential liegende Kontaktfläche auf. Von der Rückseite erstreckt sich eine Durchgangsöffnung mit Metallbeschichtung zu der Kontaktfläche an der Oberseite, welche die Rückseite (6) an ein Massepotential anschließt. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen elektronischen Bauteils (1).

Description

Die Erfindung betrifft ein elektronisches Bauteil mit Ab­ schirmung und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
Die Empfindlichkeit von integrierten Schaltungen auf Halblei­ terchips gegenüber externen elektromagnetischen Einflüssen steigt mit zunehmender Arbeitsfrequenz an. Für Hochfrequenz­ bauelemente werden zunehmend Halbleiterchips in Flip-Chip- Technologie in einem elektronischen Bauteil angeordnet, bei der die aktive Oberseite des Chips einem Keramiksubstrat oder einer Leiterplatte gegenüberliegend angeordnet wird. Die pas­ sive Rückseite des Chips ist hingegen ungeschützt von einem Keramiksubstrat oder einer Leiterplatte der Beeinflussung durch elektromagnetische Störfelder ausgesetzt. Über die Rückseite können Rauschsignale eingekoppelt werden, welche die Funktionsfähigkeit des elektronischen Bauteils beein­ trächtigen. Außerdem wird zwischenzeitlich zur Verkleinerung der elektronischen Bauteile die Rückseite der Halbleiterchips als Teil der Außenfläche des Gehäuses eingesetzt, so daß die Gefahr der Einkopplung von Streufeldern erhöht ist.
Aufgabe der Erfindung ist es, die Einkopplung von Streufel­ dern für elektronische Bauteile zu vermindern und eine ko­ stengünstige Lösung des Problems anzugeben.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß wird ein elektronisches Bauteil mit Abschir­ mung gegen elektromagnetische Streufelder angegeben, das ei­ nen Halbleiterchip aus einem Halbleitersubstrat mit einer ak­ tiven Oberseite und einer passiven Rückseite aufweist. Die Rückseite weist eine Metallschicht auf und die Oberseite stellt mindestens eine Kontaktfläche bereit, die mit einem Massepotential verbunden ist. Mindestens eine Durchgangsöff­ nung mit einer Metallbeschichtung erstreckt sich von der Kon­ taktfläche der Oberseite zu der Metallschicht auf der Rück­ seite, und über die Metallbeschichtung der Durchgangsöffnung wird das Massepotential der Kontaktfläche auf der Oberseite an die Metallschicht auf der Rückseite angelegt.
Diese Lösung hat den Vorteil, daß der Halbleiterchip selbst eine Abschirmung mit seiner Rückseite und dem Durchkontakt zur Oberseite darstellt, wodurch diese Lösung eine äußerst kompakte Abschirmung zur Verfügung stellt und keine zusätzli­ chen Volumina durch separate Abschirmbleche oder Abschirmkä­ sten erforderlich werden.
Zur Abschirmung des elektronischen Bauteils weist das Materi­ al der Metallschicht, der Rückseite und der Metallbeschich­ tung der Durchgangsöffnung Kupfer oder eine Kupferlegierung auf. Derartige Kupferbeschichtungen haben den Vorteil, daß sie eine hohe elektrische Leitfähigkeit besitzen und jeder­ zeit galvanisch verdickt werden können. In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Kupfer­ legierung als Legierungselemente Silicium und/oder Aluminium aufweist. Dabei setzt die Aluminiumkomponente die Oxidations­ neigung des Kupfers an der Oberfläche herab durch Aluminium­ oxidpräzipitate an der Oberfläche, und das Silicium als Le­ gierungselement sorgt für eine höhere Oberflächenhärte der Kupferlegierung.
In einer weiteren Ausführungsform ist das elektronische Bau­ teil für eine Flip-Chip-Montagetechnik ausgelegt, das heißt, die auf dem Chip befindlichen Kontaktflächen sind ausreichend dimensioniert, um Lötbälle oder Löthöcker unmittelbar auf dem Chip anzuordnen. Ein derartiges elektronisches Bauteil ist besonders als Hochfrequenzbauteil geeignet, zumal die Verbin­ dungen zwischen den Kontaktflächen des Halbleiterchips und Kontaktanschlußflächen auf einem Keramiksubstrat oder auf einer Leiterplatte äußerst gering gehalten werden können. Ferner kommt hinzu, daß die Schleifenbildung bei der Flip- Chip-Technologie gegenüber einer Bonddrahttechnologie stark verringert wird.
Die Wirkung der Abschirmung kann dadurch verstärkt werden, daß in einer weiteren Ausführungsform der Erfindung die auf Massepotential liegende Kontaktfläche der Oberseite ringför­ mig entlang einem Randbereich der Oberseite des Halbleiter­ chips angeordnet ist. Eine derartige auf Massepotential lie­ gende Ringelektrode, die eine integrierte Schaltung vollstän­ dig umgibt, unterstützt die Abschirmwirkung der Rückseitenme­ tallisierung des Halbleiterchips.
In einer weiteren Ausführungsform der Erfindung ist die Durchgangsöffnung im Querschnitt V-förmig von der Rückseite aus zur Oberseite hin verjüngt. Diese Form der Durchgangsöff­ nung kann naßchemisch von der Rückseite aus erfolgen und hat den Vorteil, daß beim späteren Beschichten der Durchgangsöff­ nung mit Metall diese Beschichtung relativ gleichmäßig an den sich verjüngenden Wänden von der Rückseite aus abgeschieden werden kann.
In einer weiteren Ausführungsform der Erfindung weisen die Kontaktflächen auf der Oberseite des Halbleiterchips Lötbälle oder Lötkontakthöcker auf. Diese Lötkontakthöcker können un­ mittelbar die Hochfrequenzsignale ohne lange Bondleitungen an die Leiterplatten oder Keramiksubstrate anlegen. Jedoch, ohne die erfindungsgemäße Abschirmung durch eine Metallisierung der Rückseite der Halbleiterchips würde die Ankopplung elek­ tromagnetischer Streufelder über die ungeschützte Rückseite bei einem derartigen Flip-Chip-Aufbau gravierende Störungen der Nutzsignale verursachen.
Eine weitere Ausführungsform der Erfindung sieht vor, daß auf der Oberseite des elektronischen Bauteils eine Umverdrah­ tungsfolie mit Verbindungsleitungen angeordnet ist, welche die Kontaktflächen des Halbleiterchips mit auf der Verdrah­ tungsfolie verteilten Außenkontaktflächen verbindet, wobei die Außenkontaktflächen Lötbälle oder Lötkontakthöcker tra­ gen. Durch eine derartige Umverdrahtungsfolie können die Kon­ taktflächen auf dem Halbleiterchip in ihrer Dimension wesent­ lich verkleinert werden, da die Umverdrahtungsfolie die Auf­ gabe übernimmt, von mikroskopisch kleinen, das heißt in der Größenordnung von einigen µm2 großen Kontaktflächen auf einem Chip ausgehend zu makroskopischen Kontaktflächen auf der Um­ verdrahtungsfolie überzugehen, so daß größere Lötbälle und größere Lötkontakthöcker möglich werden. In diesem Zusammen­ hang bedeutet makroskopisch eine Größe, die mit dem Auge er­ kennbar ist.
Das Massepotential liegt in einer weiteren Ausführungsform der Erfindung über mindestens einen der Lötkontakthöcker der Verdrahtungsfolie, über die Kontaktflächen des Halbleiter­ chips und die Metallbeschichtung der Durchgangsöffnung an der Metallschicht der Rückseite. Damit ist die Rückseite unmit­ telbar an das Massepotential der Schaltung angekoppelt und kann mit ihrer Metallschicht äußerst wirkungsvoll Streufelder von der aktiven Oberseite des Chips fernhalten.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit Abschirmung, das ein Halbleiterchip aus einem Halbleiter­ substrat mit einer aktiven Oberseite und einer passiven Rück­ seite aufweist, ist durch folgende Verfahrensschritte gekenn­ zeichnet:
  • a) Bereitstellen eines Halbleiterchips mit Kontaktflächen auf der aktiven Oberseite, wobei mindestens eine der Kontaktflächen zum Verbinden mit einem Massepotential vorgesehen ist,
  • b) Abdecken der Rückseite des Halbleiterchips unter Frei­ lassen eines Fensters zum Ätzen einer Durchgangsöffnung von der Rückseite des Halbleiterchips zu der Rückseite der mindestens einen Kontaktfläche auf der aktiven Ober­ seite des Halbleiterchips zum Verbinden mit dem Massepo­ tential,
  • c) Aufbringen einer Metallbeschichtung auf die Rückseite eines Halbleiterchips und die Oberflächen der Durch­ gangsöffnung.
Nach Durchführen der Verfahrensschritte a) bis c) ist die Rückseite des Halbleiterchips mit einer abschirmenden Metall­ schicht versehen und gleichzeitig über die Metallbeschichtung der Oberflächen der Durchgangsöffnung mit der Kontaktfläche auf der Oberseite des Halbleiterchips verbunden, die für ein Verbinden mit einem Massepotential vorgesehen ist. Diese Ver­ bindung mit einem Massepotential kann dadurch erfolgen, daß auf der Kontaktfläche ein Lötball oder ein Löthöcker angeord­ net sind, so daß die Masseverbindung zu einer Masseleitung innerhalb eines Keramiksubstrats oder einer Leiterplatte beim Auflöten der Lötbälle oder der Lötkontakthöcker gleichzeitig und in einem Arbeitsschritt vorgenommen werden kann. Dazu werden in einem Durchführungsbeispiel des Verfahrens auf den Kontaktflächen der Oberseite des Halbleiterchips Lötbälle oder Löthöcker angeordnet und aufgelötet. Diese Lötbälle und/oder Löthöcker auf der Oberseite des Halbleiterchips wer­ den dann einer Leiterplatte oder einem Keramiksubstrat gegen­ überliegend angeordnet und durch Erwärmen von Kontaktan­ schlußflächen auf der Leiterplatte oder auf dem Keramiksub­ strat unmittelbar und gleichzeitig aufgelötet. Dabei werden die Lötbälle oder die Löthöcker gleichzeitig mit einem Masse­ potential verbunden.
Bei einem anderen Durchführungsbeispiel des Verfahrens ist vorgesehen, daß zunächst die Kontaktflächen des Halbleiter­ chips mit Verbindungsleitungen einer Umverdrahtungsfolie ver­ bunden werden. Diese Verbindungsleitungen können strukturier­ te Kupferkaschierungen sein, die auf einer Polyimidfolie auf­ gebracht sind und die durch entsprechende Öffnungen oder Fen­ ster der Polyimidfolie durchgreifen und unmittelbar auf die Kontaktflächen eines Halbleiterchips gebondet werden können.
Diese Verfahrensvariante hat den Vorteil, daß die Kontaktflä­ chen auf dem Halbleiterchip mikroskopisch kleingehalten wer­ den können, das heißt, in der Größenordnung von wenigen µm vorliegen können, während auf der Umverdrahtungsfolie groß­ flächige, also makroskopische, mit bloßem Auge erkennbare Kontaktflächen für die Lötbälle oder Löthöcker angeordnet werden können. Dazu werden in einem weiteren Ausführungsbei­ spiel der Erfindung die Lötbälle oder Löthöcker der Umver­ drahtungsfolie mit Leitungen einer Leiterplatte oder eines Keramiksubstrats verbunden, wobei mindestens einer der Löt­ bälle oder der Löthöcker mit einer masseführenden Leitung der Leiterplatte oder des Keramiksubstrats verbunden wird.
Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß eine ringförmige Kontaktfläche im Randbereich der Ober­ seite des Halbleiterchips angeordnet wird, so daß ein ring­ förmiger Massekontakt die hochfrequente integrierte Schaltung umgibt und somit wirkungsvoll Streufelder von dem Hochfre­ quenzbauteil abhält.
Ferner kann in einem weiteren Durchführungsbeispiel des Ver­ fahrens eine ringförmige Durchgangsöffnung von der Rückseite des Halbleiterchips aus zu der auf der Oberseite des Halblei­ terchips angeordneten ringförmigen Kontaktfläche geätzt wer­ den. Bei einer solchen ringförmigen Ätzung ist jedoch die Ge­ fahr gegeben, daß der Randbereich abgelöst wird, insofern ist es vorteilhaft, anstelle einer ringförmigen Durchgangsöffnung mehrere Einzeldurchgänge, die in einem Ring angeordnet sind, in das Halbleiterchip von der Rückseite aus zu ätzen und an­ schließend diese mit der Rückseite des Halbleiterchips zusam­ men zu metallisieren und somit eine verbesserte Abschirmung zu erreichen.
Das Metallisieren der Rückseite und der Oberflächen der Durchgangsöffnung kann durch Aufstäuben (Aufsputtern) von Me­ tall erfolgen. Derartige Zerstäubungsanlagen bzw. Sputteran­ lagen sind für eine Massenfertigung geeignet und können hier vorteilhaft eingesetzt werden. Darüber kann, falls erforder­ lich ist, die Rückseite des Halbleiterchips und die Metalli­ sierung in den Durchgangsöffnungen mittels galvanischer Ab­ scheidung verstärkt werden, bis zum vollständigen Auffüllen der Durchgangsöffnungen. Dieses ist insbesondere für ringför­ mige Durchgangsöffnungen interessant, da dadurch der Randbe­ reich fest an dem zentralen Halbleitersubstrat befestigt bleibt.
Anstelle einer aufwendigen galvanischen Abscheidung kann auch mit einfachen Mitteln eine Tauchmetallisierung vorgenommen werden, welche die Metallschicht auf der Rückseite verstärkt und die Metallbeschichtung in der Durchgangsöffnung eventuell vollständig auffüllt. Dazu wird das Chip mit der Rückseite in ein schmelzflüssiges Metall wie ein Lot für wenige Sekunden getaucht.
Mit Hilfe dieser erfindungsgemäßen Vorrichtungen und des er­ findungsgemäßen Verfahrens kann die Empfindlichkeit von Halb­ leiterintegrierten Schaltungen gegenüber externen elektroma­ gnetischen Einflüssen selbst bei zunehmender Arbeitsfrequenz vermindert werden. Bei Einsatz der Flip-Chip-Montagetechnik wird die integrierte Schaltung mit der aktiven Seite nach un­ ten, beispielsweise zu einer Leiterplatte oder zu einem Kera­ miksubstrat hin montiert. Damit entfällt das Aufbringen des Chips auf einen metallischen Systemträger. Es wird vielmehr die Rückseite des integrierten Schaltkreises freigelegt und somit können Störfelder von der Rückseite aus auf die emp­ findliche aktive Oberseite des Chips einwirken. Das bedeutet, daß die Flip-Chip-Verbindungstechnik, die sich wegen der kur­ zen elektrischen Verbindungslängen insbesondere für hochfre­ quenzintegrierte Schaltungen empfiehlt, wegen einer fehlenden Abschirmung und einem fehlenden Rückseitenkontakt im Prinzip für Hochfrequenzschaltungen ohne die vorliegende Erfindung nicht geeignet erscheint.
Jedoch müssen zur Anwendung der erfindungsgemäßen Lösung auf der Rückseite des integrierten Schaltkreises einzelne Löcher in das Halbleitermaterial, wie z. B. Silicium, geätzt werden, bis die Rückseite der Kontaktanschlußfläche, die für den Mas­ sekontakt vorgesehen ist, erreicht ist. Danach stehen die in­ tegrierten Schaltungen zum Aufsputtern von leitendem Material auf der Rückseite zur Verfügung. Da das Material, das auf die Rückseite aufgesputtert wird, auch die Innenwände der Durch­ gangslöcher beschichtet und sich auf die Rückseite der Kon­ taktflächen niederschlägt, ergibt sich eine komplette Schir­ mung des integrierten Schaltkreises.
Um eine derartige Abschirmung für das gesamte Package bzw. für den gesamten Aufbau eines elektronischen Bauteils wirksam werden zu lassen, ist die Flip-Chip-Montagetechnik geeignet. Die speziellen Massekontaktanschlußflächen auf dem integrier­ ten Schaltkreis werden über die Flip-Chip-Lötbälle oder Löt­ kontakthöcker mit den dazugehörigen Kontaktanschlußflächen auf der Leiterplatte kontaktiert, so daß ein intensiver Kurz­ schluß zu dem Massepotential herstellbar wird.
Durch das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung ist es folglich möglich, die Flip-Chip- Montagetechnik auch bei Hochfrequenz-ICs zu verwenden, und die Flip-Chip-spezifischen Vorteile, wie kürzere Übertra­ gungslängen zu nutzen und gleichzeitig auf eine Rückseitenab­ schirmung oder auf einen Rückseitenkontakt nicht zu verzich­ ten. Darüber hinaus erübrigen sich beim Montageprozeß mehrere Prozeßschritte für die Anbringung von zusätzlichen Abschir­ mungen. Die Kontaktierung und Abschirmung kann nämlich gleichzeitig bei der Kontaktierung von Signalleitungen in ei­ nem Lötschritt ausgeführt werden.
Kennzeichnend für diese Erfindung sind folglich das Ätzen von Rückseitenlöchern in einen Chip mit integrierten Schaltungen zur Vorbereitung einer Abschirmung; die Kombination der Fer­ tigungsschritte für die Abschirmung mit der Flip-Chip- Montagetechnik, indem entweder einzelne Lötkontakthöcker für einen Masseanschluß oder ein umlaufender Lötkontakthöckerring vorgesehen werden, das Metallisieren der Rückseite des Chips von integrierten Schaltungen und das elektrische Verbinden eines Trägers mit den Kontaktflächen des Chips über Lötbälle oder Lötkontakthöcker.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die anliegenden Zeichnungen näher erläutert.
Fig. 1 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils mit Abschirmung gemäß einer ersten Ausfüh­ rungsform der Erfindung.
Fig. 2 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils mit Abschirmung gemäß einer zweiten Ausfüh­ rungsform der Erfindung.
Fig. 3 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils mit Abschirmung gemäß einer dritten Ausfüh­ rungsform der Erfindung.
Fig. 1 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils 1 mit Abschirmung 2 gemäß einer ersten Aus­ führungsform der Erfindung. In Fig. 1 bezeichnet die Bezugs­ nummer 3 einen Halbleiterchip. Die Bezugsnummer 4 bezeichnet ein Halbleitersubstrat mit einer aktiven Oberseite 5 und ei­ ner passiven Rückseite 6. Die Bezugsziffer 7 bezeichnet eine Metallschicht auf der Rückseite 6 des Halbleitersubstrats 4, und die Bezugsziffer 8 bezeichnet eine Kontaktfläche auf der aktiven Oberseite 5 des Halbleiterchips 3, die ist für eine Verbindung zu einem Massepotential 9 vorgesehen ist. Die Be­ zugsziffer 10 bezeichnet eine Durchgangsöffnung und die Be­ zugsziffer 11 eine Metallbeschichtung der Wände der Durch­ gangsöffnung. Das elektronische Bauteil 1 mit Abschirmung 2 der Fig. 1 weist einen Halbleiterchip 3 mit einer aktiven Oberseite 5 und einer passiven Rückseite 6 auf. Die passive Rückseite 6 trägt in dieser Ausführungsform der Erfindung ei­ ne Metallschicht 7, und die Oberseite 5 weist mindestens eine Kontaktfläche 8 auf, die mit einem Massepotential 9 verbunden ist. Eine Durchgangsöffnung 10 erstreckt sich mit ihrer Me­ tallbeschichtung von der Kontaktfläche 8 der Oberseite 5 bis zu der Metallschicht 7 auf der Rückseite. Über die Metallbe­ schichtung 11 der Durchgangsöffnung 10 liegt das Massepoten­ tial 9 der Kontaktfläche 8 auf der Oberseite 5 an der Metall­ schicht 7 auf der Rückseite 6.
Mit der Rückseitenabschirmung 7 ist es möglich, die aktive Oberfläche 5 mit ihren aktiven integrierten Schaltungen vor elektromagnetischen Störfeldern zu schützen. Dazu ist ledig­ lich mindestens eine Durchgangsöffnung 10 durch das Chipsub­ strat 4 herzustellen. Derartige Durchgangsöffnungen 10 können beispielsweise im Silicium durch einen einfachen Naßätz­ schritt hergestellt werden, wenn vorher die Rückseitenober­ fläche an den Stellen abgedeckt wird, an denen nicht geätzt werden soll.
In dem Ausführungsbeispiel nach Fig. 1 besteht die Metall­ schicht 7 auf der Rückseite aus einer Kupferlegierung, die als Legierungselemente Silicium und Aluminium aufweist, wobei das Aluminium dafür sorgt, daß die Oxidationsempfindlichkeit des Kupfers herabgesetzt wird und das Silicium die Oberflä­ chenhärte verbessert. Das elektronische Bauteil 1 ist in der Ausführungsform nach Fig. 1 so strukturiert, daß es für eine Flip-Chip-Montagetechnik ausgelegt ist und weist deshalb auf den Kontaktflächen 8 Lötkontakthöcker auf, die für ein unmit­ telbares Aufsetzen auf eine Leiterplatte oder auf ein Kera­ miksubstrat geeignet sind.
Durch ein Metallisieren der Oberflächen der Durchgangsöffnung 10 wird gleichzeitig die Rückseite der Kontaktfläche 8 ver­ stärkt, so daß ein sicherer Halt für den Lötkontakthöcker 20 gegeben ist. Dieser Lötkontakthöcker stellt die Verbindung zu einer nichtgezeigten Kontaktanschlußfläche eines Keramiksub­ strats her, die ihrerseits ein Massepotential 9 anbietet. So­ mit bildet die gesamte Rückseite des Halbleiterchips 3 eine wirkungsvolle Abschirmung zum Schutz der mit aktiven Bauele­ menten bestückten Oberfläche 5 des Halbleiterchips 3.
Fig. 2 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils 1 mit Abschirmung 2 gemäß einer zweiten Aus­ führungsform der Erfindung. Komponenten der Fig. 2, die gleiche Funktionen wie in Fig. 1 erfüllen, sind mit gleichen Bezugszeichen gekennzeichnet. Bei der Ausführungsform der Fig. 2 ist das in Fig. 1 zu sehende Halbleiterchips mit sei­ nen Lötkontakthöckern auf Außenkontaktflächen 18 einer mehr­ lagigen Leiterplatte aufgelötet.
Der Zwischenraum zwischen der aktiven Oberfläche 5 des Halb­ leiterchips 3 ist durch eine Kunststoffvergußmasse 23 aufge­ füllt. Die Seitenränder 24 und 25 der Kunststoffvergußmasse können bei Bedarf den gesamten Halbleiterchip 3 und seine Seitenränder abdecken und, falls erforderlich ist, auch über die Rückseite 6 mit der Abschirmung 2 verteilt werden. Dieses hängt von dem Anwendungsgebiet des in Fig. 2 gezeigten elek­ tronischen Bauteils 1 ab.
In Fig. 2 ist eine mehrlagige Leiterplatte von einer masse­ führenden Leitung 22 umgeben und auf Massepotential 9 gelegt, so daß auch die Leiterbahnlagen 26 vollständig abgeschirmt sind. Ein derartiges Hochfrequenzbauelement ist somit vor elektromagnetischen Störfeldern geschützt und in vielen Be­ reichen einsetzbar, wie vorzugsweise als Endstufe in Mobil­ funkgeräten.
Fig. 3 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils 1 mit Abschirmung 2 gemäß einer dritten Aus­ führungsform der Erfindung. In Fig. 3 werden Komponenten, welche die gleiche Funktion wie in den Ausführungsformen der Fig. 1 und der Fig. 2 erfüllen, mit gleichen Bezugszeichen bezeichnet und eine Erläuterung wird deshalb weggelassen.
In der Ausführungsform der Erfindung, wie in Fig. 3 gezeigt, ist eine umlaufende ringförmige Durchgangsöffnung in das Si­ liciumsubstrat 4 eingearbeitet worden und mit einem umlaufen­ den ringförmigen Lötkontakthöcker verbunden. Die Umlauföff­ nung 10 wurde vollständig mit Metall aufgefüllt, so daß der Randbereich 12 des Halbleitersubstrats 4 weiterhin mit dem Halbleiterchip in Verbindung steht.
Diese Ausführungsform hat den Vorteil, daß ein auf Massepo­ tential liegender Massering die aktive Oberfläche 5 des Halb­ leiterchips 3 umgibt und gleichzeitig die passive Rückseite 6 mit einer abschirmenden Metallschicht 7 bedeckt ist. Der ringförmige Lötkontakthöcker ist über die Verbindungsleitung 17 in einer Umverdrahtungsfolie 16 mit dem Ausgangs-Lötkon­ takthöcker 28 verbunden, der seinerseits über eine massefüh­ rende Leitung 22 mit dem Massepotential 9 verbunden ist.
Somit ist auch bei dieser Ausführungsform, die einen Halblei­ terchip auf einer Umverdrahtungsfolie und eine Leiterplatte 14 aufweist, auf die das elektronische Bauteil 1 montiert ist, gegen elektromagnetische Streustrahlung abgeschirmt. Während die Umverdrahtungsfolie 16 im wesentlichen aus einem Polyimid aufgebaut ist, das mehrere Leiterbahnlagen aus Me­ tall aufweist, ist die Leiterplatte 14 aus Leiterbahnen 21 und 22 sowie aus Durchkontakten 29 bis 34 aufgebaut. Dabei hat die Umverdrahtungsfolie die Aufgabe, die mikroskopisch kleinen, d. h. nur mit einem Lichtmikroskop meßbaren Kontakt­ flächen 8 des Halbleiterchips auf makroskopische Außenkon­ taktflächen 18 zu vergrößern, die mit bloßem Auge erkennbar sind, so daß diese makroskopischen Außenkontaktflächen 18 entsprechend sichtbare und justierbare Lötkontakthöcker 20 und 28 tragen können und in ihrer Ausdehnung den Strukturen der Leiterplatte 14 angeglichen sind.
Bezugszeichenliste
1
elektronisches Bauteil
2
Abschirmung
3
Halbleiterchip
4
Halbleitersubstrat
5
Oberseite
6
Rückseite
7
Metallschicht
8
Kontaktfläche
9
Massepotential
10
Durchgangsöffnung
11
Metallbeschichtung
12
Randbereiche
13
Lötkontakthöcker
14
Leiterplatte
15
Keramiksubstrat
16
Umverdrahtungsfolie
17
Verbindungsleitung
18
Außenkontaktfläche
19
Lötball
20
Lötkontakthöcker
21
Leitungen einer Leiterplatte
22
masseführende Leitung
23
Kunststoffvergußmasse
24
,
25
Ränder der Kunststoffvergußmasse
26
Leiterbahnlagen
27
ringförmiger Lötkontakthöcker
28
Ausgangslötkontakthöcker
29-34
Durchkontakte

Claims (23)

1. Elektronisches Bauteil mit Abschirmung (2) gegen elek­ tromagnetische Streufelder, das einen Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Ober­ seite (5) und einer passiven Rückseite (6) aufweist, wo­ bei die Rückseite (6) eine Metallschicht (7) und die Oberseite (5) mindestens eine Kontaktfläche (8) auf­ weist, die mit einem Massepotential (9) verbunden ist, und wobei sich mindestens eine Durchgangsöffnung (10) mit Metallbeschichtung (11) von der Kontaktfläche (8) der Oberseite (5) zu der Metallschicht (7) auf der Rück­ seite (6) erstreckt und über die Metallbeschichtung (11) der Durchgangsöffnung (10) das Massepotential (9) der Kontaktfläche (8) auf der Oberseite (5) an der Metall­ schicht (7) auf der Rückseite (6) anliegt.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Material der Metallschicht (7) und der Metallbeschichtung (11) Kupfer oder eine Kupferlegierung aufweist.
3. Elektronisches Bauteil nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Kupferlegierung als Legierungselemente Silicium und/oder Aluminium aufweist.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das elektronische Bauteil (1) für eine Flip-Chip-Montagetechnik ausgelegt ist.
5. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das elektronische Bauteil (1) ein Hochfrequenzbauteil ist.
6. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die auf Massepoten­ tial (9) liegende Kontaktfläche (8) der Oberseite (5) ringförmig entlang einem Randbereich (12) der Oberseite (5) angeordnet ist.
7. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß sich die Durch­ gangsöffnung (10) im Querschnitt V-förmig von der Rück­ seite (6) zur Oberseite (5) hin verjüngt.
8. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Kontaktfläche (8) auf der Oberseite (5) Lötbälle (19) oder Lötkontakt­ höcker (20) aufweist.
9. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das elektronische Bauteil (1) mit seinen Lötbällen (19) oder Lötkontakt­ höckern (13) auf einer Leiterplatte (14) oder einem Ke­ ramiksubstrat (15) montiert ist.
10. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß auf der Oberseite (5) des elektronischen Bauteils (1) eine Umverdrahtungs­ folie (16) mit Verbindungsleitungen (17) angeordnet ist, welche die Kontaktflächen (8) des Halbleiterchips (3) mit auf der Umverdrahtungsfolie (16) verteilten Außen­ kontaktflächen (18) verbindet, wobei die Außenkontakt­ flächen (18) Lotbälle (19) oder Lötkontakthöcker (20) tragen.
11. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das Massepotential (9) über mindestens einen Lötkontakthöcker (19), die Um­ verdrahtungsfolie (16), die Kontaktfläche (8), und die Metallbeschichtung (11) der Durchgangsöffnung (10) an der Metallschicht (7) der Rückseite (6) anliegt.
12. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit Abschirmung (2), wobei das elektronische Bauteil (1) ein Halbleiterchip (3) aus einem Halbleitersubstrat (4) mit einer aktiven Oberseite (5) und einer passiven Rückseite (6) aufweist und wobei das Verfahren folgende Verfahrensschritte aufweist:
  • a) Bereitstellen eines Halbleiterchips (3) mit Kon­ taktflächen (8) auf der aktiven Oberseite (5), wo­ bei mindestens eine der Kontaktflächen (8) zum Ver­ binden mit einem Massepotential (9) vorgesehen ist,
  • b) Abdecken der Rückseite (6) des Halbleiterchips (3) unter Freilassung eines Fensters zum Ätzen einer Durchgangsöffnung von der Rückseite (6) des Halb­ leiterchips (3) zu der Rückseite der mindestens ei­ nen Kontaktfläche (8) auf der Oberseite (5) des Halbleiterchips (3) zum Verbinden mit dem Massepo­ tential (9),
  • c) Aufbringen einer Metallbeschichtung auf die Rück­ seite (6) des Halbleiterchips (3) und die Oberflä­ chen der Durchgangsöffnung (10).
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß auf den Kontaktflächen (8) der Oberseite (5) des Halb­ leiterchips (3) Lötbälle (19) oder Löthöcker (20) ange­ ordnet und aufgelötet werden.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch ge­ kennzeichnet, daß beim Verbinden der Lötbälle (19) oder Löthöcker (20) mit einer Leiterplatte (14) oder einem Keramiksubstrat (15) gleichzeitig mindestens ein Löthöc­ ker (20) mit einem Massepotential (9) verbunden wird.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß zunächst die Kontaktflächen (8) des Halbleiterchips (3) mit Verbindungsleitungen (17) einer Umverdrahtungsfolie (16) verbunden werden.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Lötbälle (19) oder Löthöcker (20) der Umverdrahtungsfolie (16) mit Leitungen (21) ei­ ner Leiterplatte (14) oder eines Keramiksubstrats (15) verbunden werden, wobei mindestens einer der Lötbälle (19) oder der Löthöcker (20) mit einer Masse führenden Leitung (22) der Leiterplatte (14) oder des Keramiksub­ strats (15) verbunden wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß eine ringförmige Kontaktfläche (8) im Randbereich (12) der Oberseite (5) des Halbleiter­ chips (3) angeordnet wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß mehrere ringförmig angeordnete Durchgangsöffnungen (10) im Randbereich (12) des Halbleiterchips (3) hergestellt werden.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß eine ringförmige Durchgangsöffnung (8) von der Rückseite (6) des Halbleiterchips (3) aus zu der auf der Oberseite (5) des Halbleiterchips (3) ange­ ordneten ringförmigen Kontaktfläche (8) geätzt wird.
20. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß die ringförmige Durchgangsöffnung (8) gleichzeitig mit der Rückseite (6) des Halbleiter­ chips (3) mit einer Metallschicht (7) beschichtet wird.
21. Verfahren nach einem der Ansprüche 12 bis 20, dadurch gekennzeichnet, daß die Metallschicht (7) auf die Rück­ seite (6) des Halbleiterchips (3) und auf die Oberflä­ chen der Durchgangsöffnung (7) von der Rückseite aus aufgestäubt (aufgesputtert) wird.
22. Verfahren nach einem der Ansprüche 12 bis 21, dadurch gekennzeichnet, daß die Metallschicht (7) auf der Rück­ seite (6) des Halbleiterchips (3) und in der Durch­ gangsöffnung (10) mittels galvanischer Abscheidung ver­ stärkt wird.
23. Verfahren nach einem der Ansprüche 12 bis 22, dadurch gekennzeichnet, daß die Metallschicht (7) auf der Rück­ seite (6) des Halbleiterchips (3) und in der Durch­ gangsöffnung (10) mittels Tauchmetallisierung verstärkt wird.
DE10065896A 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung Expired - Fee Related DE10065896B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10065896A DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10065896A DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10065896A1 true DE10065896A1 (de) 2002-05-29
DE10065896B4 DE10065896B4 (de) 2006-04-13

Family

ID=7669530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10065896A Expired - Fee Related DE10065896B4 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10065896B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1715520A1 (de) * 2005-04-21 2006-10-25 St Microelectronics S.A. Vorrichtung zum Schutz einer elektronischen Schaltung
DE102005046737A1 (de) * 2005-09-29 2007-04-12 Infineon Technologies Ag Bauteil mit Chip-Durchkontakten
CN113412039A (zh) * 2020-03-17 2021-09-17 中兴通讯股份有限公司 电子设备及电子设备的制备方法
CN115799227A (zh) * 2023-01-10 2023-03-14 荣耀终端有限公司 裸芯片、芯片和电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 11068029 A-in: Patents Abstracts of Japan (1999) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1715520A1 (de) * 2005-04-21 2006-10-25 St Microelectronics S.A. Vorrichtung zum Schutz einer elektronischen Schaltung
US7643311B2 (en) 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
DE102005046737A1 (de) * 2005-09-29 2007-04-12 Infineon Technologies Ag Bauteil mit Chip-Durchkontakten
DE102005046737B4 (de) * 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
US7786577B2 (en) 2005-09-29 2010-08-31 Infineon Technologies Ag Component with chip through-contacts
CN113412039A (zh) * 2020-03-17 2021-09-17 中兴通讯股份有限公司 电子设备及电子设备的制备方法
CN115799227A (zh) * 2023-01-10 2023-03-14 荣耀终端有限公司 裸芯片、芯片和电子设备
CN115799227B (zh) * 2023-01-10 2023-06-09 荣耀终端有限公司 裸芯片、芯片和电子设备

Also Published As

Publication number Publication date
DE10065896B4 (de) 2006-04-13

Similar Documents

Publication Publication Date Title
DE60037990T2 (de) Verpackung für integrierte Schaltungen mit verbesserten elektromagnetischen Interferenzeigenschaften
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE69935628T2 (de) Hybridmodul
DE10018358B4 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE102005002707B4 (de) Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE19940633A1 (de) IC-Gehäuse
DE3936322A1 (de) Keramisches substrat mit metallgefuellten durchgangsloechern fuer hybrid-mikroschaltungen und verfahren zu deren herstellung
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102006007381A1 (de) Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE19509441A1 (de) Hybrid-integrierte Leistungsschaltungsvorrichtung
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE10329329B4 (de) Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE10065896A1 (de) Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10065895C1 (de) Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
DE102007002807B4 (de) Chipanordnung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee