JPH02154497A - マイクロ波集積回路基板およびその製造法 - Google Patents

マイクロ波集積回路基板およびその製造法

Info

Publication number
JPH02154497A
JPH02154497A JP1250382A JP25038289A JPH02154497A JP H02154497 A JPH02154497 A JP H02154497A JP 1250382 A JP1250382 A JP 1250382A JP 25038289 A JP25038289 A JP 25038289A JP H02154497 A JPH02154497 A JP H02154497A
Authority
JP
Japan
Prior art keywords
substrate
holes
integrated circuit
hole
microwave integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1250382A
Other languages
English (en)
Inventor
Marina Bujatti
マリナ　ブジアティ
Franco N Sechi
フランコ　ニコラ　セチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microwave Power Inc
Original Assignee
Microwave Power Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microwave Power Inc filed Critical Microwave Power Inc
Publication of JPH02154497A publication Critical patent/JPH02154497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電気的接地かまたは熱放散あるいはそれらの両
方のための孔または通路孔を備えた基板上に形成された
マイクロ波集積回路基板に関するものであり、とりわり
特に金属て充填される孔または通路孔を備えた基板に関
する。
［従来の技術］ 基板上に形成されるマイクロ波集積回路の製造において
は、上面における回路の特定部位と下面における金属化
部分とを直接接続するのかしばしば望ましい。このよう
な直接接続は、つの異なる理由、すなわちｌ）接地に対
する低インダクタンス・低抵抗路を形成すること、およ
び２）特に能動デバイスに対して有効なヒートシンクを
与えること、によフて必要とされる。
従来技術においては、使用する基板かセラミック基板で
ある場合には、このような直接接続は一般的には基板に
゛通路孔″°または゛′通路″と呼ばれる孔を形成し、
そして孔の内壁を金属化することによって得られる。こ
れらの孔は基板を処理する前かまたは後に形成され得る
。
［発明か解決しようとする課題］ 基板を処理する前に孔を形成する場合には、孔の存在か
フォＩ・リソグラフィープロセスの重大な妨げとなり、
孔の近傍におりる微細部分の輪郭の明瞭度か妨げられる
。また基板を処理した後に孔を形成する場合には、穿孔
プロセスは既に形成されている回路の完全な状態を保護
する必要性から厳しく制限される。これは特に、孔を化
学的に容易にエツチングできず、機械的にまたはレーザ
ーによって穿孔しなければならないセラミック材料、例
えはアルミナの場合にそうである。これらの両プロセス
は繊細な回路構造を損傷させることになる。さらに、内
壁の金属化は適当な電気的接続をもたらし得るが、しか
し高出力装置の場合には、一般的に適切な熱伝導を与え
ない。
従来技術においては、通路または孔にはしばしば薄膜回
路に関して用いられる形式の導体ペスｌ−（”インク°
°）か充填される。しかしながら、このプロセスは、ペ
ーストによる孔の充填およびそれに続いての硬化中にベ
ーストの体積か著しく減少し、それにより充填部分に空
隙ができるので単に部分的に成功しているに過ぎない。
［課題を解決するための手段］ 本発明の目的は、マイクロ波集積回路に用いられる絶縁
基板における孔または通路孔に金属を完全に充填できる
方法を提供することにある。
本発明の別の目的は、上面と下面との間に設りられ、金
属を充填して上面と下面との間に良好な導電路を形成す
る複数の孔または通路孔を備えた基板を提供することに
ある。
本発明の上記およびその他の目的は、上面および下面と
を備え、これら上面および下面との間に設けられる一つ
またはそれ以上の孔または通路孔を形成された絶縁材料
からなる本体と、上記孔または通路孔を充填し、しかも
上面および下面との間にわたっている金属とからなるマ
イクロ波集積回路基板によって達成される。
本発明はさらに上記の基板の製造法も提供する。
［作用］ 絶縁材料からなる基板の上面および下面との間にのびる
一つまたはそれ以上の孔または通路孔を設け、上記孔ま
たは通路孔を導電性金属のめっきにより完全に充填する
ことにより良好な導電路を有するマイクロ波集積回路基
板が得られる。
［実施例］ 第１図には典型的な従来技術のマイクロ波集積回路を示
す。基板１１は代表的にはアルミナまたはべりリアから
なり、その下面は金属被覆すなわち層１２、代表的には
クロムのような基板に固着する金属と金のような良導体
とからなる二層被覆で被覆されている。上側にも同様な
ン皮覆がフォトリソグラフおよびエツチング技述■によ
って形成され、所望の回路幾何学構造１３か構成されて
いる。コンデンサ、抵抗および最も重要な能動デバイス
１４のよう／を種々の構成要素は上側回路の特定の位置
に装着される。上側回路の選択された部位は通路孔１６
によって基板の裏側に接続され、通路孔１６は金属化さ
れた内壁１７を備えている。能動デバイス１４は、それ
らの電極の一つを通常裏側の金属層１２に接地する必要
かあり、しかも能動デバイスで発生された熱を裏面へ導
き放散させるために通路孔の近傍に配置される。しかし
ながら、通路孔か中実に充填されなければ、能動デバイ
スは孔の上に配置できず、孔の上に能動デバイスを配置
することは熱放散のためには最も望ましい。
本発明の好ましい実施例では、第２Ａ図に示すように、
通路孔２１はセラミック基板２２の選択した部位にレー
サービームによって穿孔される。その後基板２２は第２
Ｂ図に示すように、マイラーフィルム２４て相持された
ポジティブ軟膜レジスト２３を含む層のような積層で被
覆される。軟膜レジストポリマーを含む適切な積層とし
ては、Ｍｉｎｎｅｓｏｔａ　Ｍｉｎｉｎｇ　＆　Ｍａｎ
ｕｆａｃｔｕｒｉｎｇ社から市販されている“”　Ｒｅ
５ｏｌｖｅ”を挙げることかてぎる。マイラーフィルム
２４で担持されたポリマーフィルムはセラミックとガラ
スに対して良好な固着性をもち、しかもマイラバッキン
グフィルムに対してもある程度固着性をもっていること
か望ましい。マイラーバッキングフィルムて支持された
ポリマーフィルムはライナーで覆われることが望ましく
、このライナーはポリマーフィルムを基板に施して積層
する前に取り除かれる。ポリマーフィルムの施された基
板はその後加熱されることか望ましく、それによりポリ
マーフィルムは脆性となる。その後マイラーバッキング
は取り除かれる。マイラーバッキングかポリマーフィル
ムから取り除かれる際、このポリマーフィルムは基板に
固着したままであるが、しかし孔上の脆性化した部分は
マイラーと一緒に取り除かれ、それにより基板は一様に
被覆され、孔は開いたまま残る。
積層工程の温度は、ポリマーフィルムの所望の脆性およ
び固着を達成できしかもポリマーフィルムの完全な乾燥
を避けてより高い温度で第２の積層を行なうことかでき
るようにされる。例として上記の積層型フォトレジスト
の場合、第１の積層の際には約１２０℃の温度か用いら
れ、また第２の積層の際には約１４０℃の温度か用いら
れる。
本発明の別の実施例では、ポリマーによる基板の所望の
被覆は、ポリマーを比較的低い温度、例えは９０℃で積
層し、それにより脆性を避けることによって達成される
。その後、ポリマは基板自体を通してかまたは適当なマ
スクを通して露光され、そして開放孔に基板上のポリマ
表面層を残して溶解する。
基板の所望の被覆か上記のプロセスの一つまたは基板に
固着層を形成する任意の他の代わりのプロセスによって
達成された後、基板は第２の積層処理を受け、その間に
既にポリマーフィルムて被覆されている基板は平滑で金
属化したバッキングプレートに取り付けられ、それて孔
の一端は金属で閉じられる。
本発明の好ましい実施例では、第２Ｃ図に示すように、
ガラススライド２６は厚い銅層２７（厚さ約１０μ）と
薄い金層２８（厚さ約０．１μ）て金属化される。薄い
金層２８は酸化を避けるために用いられ、一方厚い銅層
２７は金属フィルムの低電気抵抗をもたらし、その上こ
のプロセスの終了後のエツチングを容易にさせる。
そのほか、任意の他の適当な金属導電層を用いることも
てきる。
第二の積層か完了した後、ポリマー層２３によりバッキ
ングプレートに取り付りられた基板はめっき工程に穆さ
れる。電気接点３】は基板より僅かに大きな金属バッキ
ング層に形成され、それで金属化された縁部３２は被覆
されないままであり、電気的接触を容易に行なうことか
できる。バッキングプレートに取り付けられた基板は低
ストレス微粒子蒸着に適した中性の金ハスのようなめっ
きバスに浸される。幾つかの適当なめっき溶液を容易に
利用することかでき、また金具外の他の金属、例えば銅
も考えられ得る。孔の内壁は金属化され／ｌいので、め
っぎの間型界の線は孔の壁にほぼ平行であり、従ってめ
っきは底部にほぼ平行に行なわれ、孔を一様に充填する
。金属で孔を充填した後、これらの孔には第２Ｄ図に示
すように横壁によって制限されずにめっきかきのこ状に
盛り上がる。第２Ｄ図にはめつぎ工程後の基板の一部の
横断面をボしている。
この時点てバッキングプレートは基板から剥される。上
記の特殊な実施例ではこれはガラスバッキング上に沈着
された比較的厚い銅層をエツチング処理することによっ
て行なわれる。この作業を容易にするため、ガラスには
固着層は用いられす、それにより、固着性は最少てあり
エツチング溶液（例えは硝酸）は容易に浸透する。最少
の機械的一体性をもたらすのに十分な僅かに厚いアルミ
ニウムシートのようなそれ自体容易にエツチングできる
バッキングプレートを使用することを含めて、種々の代
わりの手段を用いることは明らかに可能である。これは
例えは水酸化ナトリウムまたは水酸化カリウム溶液で容
易にエツチング処理できる。
バッキングブレーｌ−を除去した後、金層２８およびポ
リマー２３の残分は例えは超音波と灰化との組み合わせ
て除去され、このプロセスの結果、金の中実体２９て孔
を充填した基板か得られる。最初にバッキングプレート
に取りイ」りられた側部は通常全く平面状である。他の
側部は、特に幾分過剰めっきの行なわれる際には、付加
的な平面化処理か必要とされる。この処理は、金が非常
に柔らかくて容易に摩耗するので、セラミック基板の表
面をほとんと変化させｔ２いラッピング作業によって容
易に行なわれる。この時点における基板は第３図に示す
通ってあり、そして金属化や別の処理か行なわれ、上層
上に回路を備えた金属化下層をもつマイクロ波集積回路
基板が形成される。
このようにして通路孔を金属て充填した基板およびその
製造法が提供される。
［発明の効果コ 本発明は、セラミック基板の所望位首にそれの上面から
下面に貫通ずる一つまたはそれ以上の孔または通路孔を
設け、上記孔または通路孔を電気伝導度および熱伝導度
の高い金属をめっきすることにより完全に充填した導電
路を形成する。
従って、本発明は、孔を導体ペーストで充填する従来技
術と異なり、孔の充填部分に空隙が生ずることかなく、
金属の完全な中実体による良好な導電路を有するマイク
ロ波集積回路基板が得られる。
【図面の簡単な説明】
第１図は従来技術による金属化した通路孔を備えたマイ
クロ波集積回路の一部を示し、第２Ａ図／第２Ｄ図は本
発明による基板の一部および金属充填通路孔を形成する
方法を示す断面図てあり、第３図は金属化および）オド
リソグラフィープロセスで仕上げられた充填通路孔をも
つ基板を示す図である。 ２１　通路孔、２２・セラミック基板、２３ポリマ ２４．マイラ フィルム、 カラススライト、 銅層、 金層、 金の中実体。

Claims (1)

  1. 【特許請求の範囲】 １．上面および下面を備え、これら上面および下面の間
    にのびる一つまたはそれ以上の孔または通路孔の形成さ
    れた絶縁材料からなる本体と、上記孔または通路孔を充
    填し、上面および下面の間にのびしかもこれらの上面お
    よび下面と同一平面にある金属とからなることを特徴と
    するマイクロ波集積回路基板。 ２　金属めっきにより充填した通路孔を有する特許請求
    の範囲第１項記載のマイクロ波集積回路基板。 ３．基板がセラミックである特許請求の範囲第１または
    第２項記載のマイクロ波集積回路基板。 ４．基板がアルミナである特許請求の範囲第１または第
    ２項記載のマイクロ波集積回路基板。 ５．基板の選択した複数の位置に孔または通路孔を形成
    すること、 上記孔または通路孔の一端を基板の表面に のびる導電性フィルムで閉じること、 上記孔または通路孔を介して上記導電性フ ィルム上に上記孔または通路孔を充填するまて金属をめ
    っきすること、そして 上記導電性フィルムを除去して孔または通 路孔をめっき金属で充填した基板を形成すること からなることを特徴とするマイクロ波集積回路基板の製
    造法。
JP1250382A 1988-09-29 1989-09-26 マイクロ波集積回路基板およびその製造法 Pending JPH02154497A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/251,538 US4925723A (en) 1988-09-29 1988-09-29 Microwave integrated circuit substrate including metal filled via holes and method of manufacture
US251,538 1988-09-29

Publications (1)

Publication Number Publication Date
JPH02154497A true JPH02154497A (ja) 1990-06-13

Family

ID=22952396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1250382A Pending JPH02154497A (ja) 1988-09-29 1989-09-26 マイクロ波集積回路基板およびその製造法

Country Status (5)

Country Link
US (1) US4925723A (ja)
EP (1) EP0362161B1 (ja)
JP (1) JPH02154497A (ja)
AT (1) ATE149742T1 (ja)
DE (1) DE68927815T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023993A (en) * 1988-09-30 1991-06-18 Grumman Aerospace Corporation Method for manufacturing a high-performance package for monolithic microwave integrated circuits
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
IT1238150B (it) * 1990-01-31 1993-07-09 Procedimento per l'accoppiamento a caldo di strutture sottili in materiale sintetico come tessuti, tessuti non tessuti, moquettes ed altro, a manufatti in materiale sintetico
MX9102106A (es) * 1990-11-19 1992-07-08 Carborundum Co Paquete microelectronico
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5761803A (en) * 1996-06-26 1998-06-09 St. John; Frank Method of forming plugs in vias of a circuit board by utilizing a porous membrane
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
DE948049T1 (de) * 1998-03-03 2000-08-17 Ching-Kuang Tzuang Gehäuse für integrierte Mikrowellen- oder Millimeterwellen-Schaltung im Zweifachmodus
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6284574B1 (en) 1999-01-04 2001-09-04 International Business Machines Corporation Method of producing heat dissipating structure for semiconductor devices
JP3857526B2 (ja) * 1999-03-31 2006-12-13 シーメンス アクチエンゲゼルシヤフト 無支持の微細構造体または肉薄の扁平部分またはダイアフラムを製造する方法および該方法により製造された無支持の微細構造体の使用法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
DE10302104A1 (de) * 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
ATE362694T1 (de) * 2003-05-16 2007-06-15 Friwo Mobile Power Gmbh Leistungsversorgungsschaltung mit dreidimensional angeordneten schaltungsträgern sowie herstellungsverfahren
US7166877B2 (en) * 2004-07-30 2007-01-23 Bae Systems Information And Electronic Systems Integration Inc. High frequency via
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
RU2472325C1 (ru) * 2011-05-20 2013-01-10 Игорь Валентинович Колядов Способ изготовления металлизированных отверстий в печатной плате

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205298A (en) * 1963-03-25 1965-09-07 Charles G Kalt Printed circuit board
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount

Also Published As

Publication number Publication date
US4925723A (en) 1990-05-15
DE68927815T2 (de) 1997-09-04
EP0362161A2 (en) 1990-04-04
EP0362161B1 (en) 1997-03-05
ATE149742T1 (de) 1997-03-15
DE68927815D1 (de) 1997-04-10
EP0362161A3 (en) 1990-09-19

Similar Documents

Publication Publication Date Title
JPH02154497A (ja) マイクロ波集積回路基板およびその製造法
US5454928A (en) Process for forming solid conductive vias in substrates
US4842699A (en) Method of selective via-hole and heat sink plating using a metal mask
US4808273A (en) Method of forming completely metallized via holes in semiconductors
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
JPH04345779A (ja) 電気接続要素の製造方法
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JPH088413B2 (ja) カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード
JPH04355086A (ja) 電気接続要素の製造方法
US5146674A (en) Manufacturing process of a high density substrate design
JPH0217948B2 (ja)
JP2004031710A (ja) 配線基板の製造方法
US6225028B1 (en) Method of making an enhanced organic chip carrier package
JP3598525B2 (ja) 電子部品搭載用多層基板の製造方法
JP3915630B2 (ja) Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
JP2001156453A (ja) プリント配線板における埋め込みヴィアの形成方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP3238685B2 (ja) 集積マイクロ波アセンブリの製造方法
US5763060A (en) Printed wiring board
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
US5023994A (en) Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
JP2001110928A (ja) 半導体パッケージの製造方法
JP2000114412A (ja) 回路基板の製造方法