JP3641225B2 - 電気回路基板及びその製造方法 - Google Patents
電気回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP3641225B2 JP3641225B2 JP2001270261A JP2001270261A JP3641225B2 JP 3641225 B2 JP3641225 B2 JP 3641225B2 JP 2001270261 A JP2001270261 A JP 2001270261A JP 2001270261 A JP2001270261 A JP 2001270261A JP 3641225 B2 JP3641225 B2 JP 3641225B2
- Authority
- JP
- Japan
- Prior art keywords
- electrically conductive
- circuit board
- solder
- opening
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電気回路基板の製造方法に関し、特に回路基板の各部分或いは各層間に配線を有する多層電気回路基板の製造方法に関する。
【０００２】
【従来の技術】
多層回路基板は、各基板（或いは各基板におけるその他の各内方部分）において対向する第１及び第２の表面（上面及び底面）に選択的及び効率的に設置された電気部品を内蔵及び/又は具備し、それによって多層回路基板の各電気回路基板は、効率的及び高密度に設置される電気部品を比較的多数内蔵及び/又は具備することが可能となる。
【０００３】
多層回路基板においては、電気回路基板の表面及び/又は部分を含む電気部品の配線及び配線間により連絡が可能となる事が望ましく、そうする事で回路基板（或いは回路基板の内方部中）における各面の電気部品が相関的及び選択的に接続され、１つの或いは複数の望ましい電子回路を形成する事が可能となる。このような連絡及び配線を実現するには、共有の電気的接地面の使用、基板表面及び/又は基板部分を含む電気部品間での電力及び制御型信号の伝達が必要な場合があり、さらに、これらに加えて各種部品の選択的及び物理的接続も必要となる場合もある。
【０００４】
このような望ましい配線接続の実現に必要となるのは、典型的には１つ以上の開口等であり、開口は回路基板の芯部において掘削、エッチング、形成されることで、回路基板の表面及び/又は層を含む、幾つかの又は全ての部品を貫通及び/又は横断する事となる。開口は典型的には、はんだで充填されている（例えば、ピンコネクタ或いは素子コネクタがはんだ付けされる）。このようにして電気的接続を形成し、電気部品及び/又は回路構成要素を回路基板の芯部に接続するか、又は基板において対向する側或いは表面に位置するその他の部品及び/又は回路構成要素に接続する。
【０００５】
【発明が解決しようとする課題】
しかしながら、これら従来の開口における欠点は、はんだ付けし難い材料（例えば、絶縁材等の実質的にはんだとは結合しない材料や、冶金によるはんだとの接合が出来ない材料）が開口内に存在する事が多い点である。そして、そのような場合は、はんだ或いはその他の伝導性材と、回路構成要素の所望の層及び/又は部品との間に安定し且つ信頼性の高い電気的接続が成されない事が多い。例えば、多くの場合、開口において堆積されたはんだ（又は他の伝導材）の表面張力、そして吸湿性の無い、つまり、はんだ付けをし難い表面の存在によって、開口内のはんだ（又は他の伝導材）が開口から抜き出されるか、又は「吸い」出されてしまい、はんだの「ぬれ性」を低下させ、伝導性を有する回路基板の層或いは部分への冶金による接合の実現性が実質的に低下する。従って、このような開口を用いた構成では、多くの場合回路基板の部分又は領域において欠陥が生じる事になり、回路基板の幾つかの或いは全ての層が望み通りに接続されなくなる。
【０００６】
このため、求められているのは、電気回路構成要素の一つ又は複数の層間ではんだによる接続を向上させるような空洞すなわち開口を形成し、上述したような従来の回路基板の欠点を一部または全て克服した多層電気回路基板を製造する方法である。
【０００７】
そこで本発明の第１の目的は、上述した従来における多層電気回路基板の製造方法及び製造技術の欠点を一部または全て克服した多層電気回路基板の製造方法を提供する事である。
【０００８】
また、本発明の第２の目的は、形成された多層電気回路基板の表面及び部分を含む幾つかの又は全ての各種部品間において、選択的、効率的且つ信頼性の高い配線を可能にし、上述した従来における多層電気回路基板の製造方法及び製造技術の欠点を、一部或いは全て克服した多層電気回路基板の製造方法を提供する事である。
【０００９】
【課題を解決するための手段】
第１の目的を達成するため、本発明における多層回路基板内の接続形成方法を示す。多層回路基板は第１及び第２の電気伝導性材と前記第１及び第２の電気伝導性材の間に配置された芯材とを備えている。本発明による接続形成方法は、前記第１の電気伝導性材の一部及び芯材の一部を選択的に除去し、前記回路基板内において前記第２の電気伝導性材にまで達する開口を有効的に形成する工程と、極性の分子組成を有した一定量のはんだマスク材料を用意する工程と、前記一定量のはんだマスク材料を前記開口内に配置し、前記開口を囲む前記芯材の表面を効果的に覆う工程と、前記開口内にはんだ材を挿入し、前記はんだ材と前記第１の電気伝導性材、前記はんだマスク材料及び前記第２の電気伝導性材とを有効的に接合する事により、比較的信頼性の高い接続を前記第１の電気伝導性材と前記第２の電気伝導性材の間に形成する工程とを備える。
【００１０】
上述の及びその他の本発明における目的、見地及び利点は、以下に図面を用いて詳述される説明とにより明らかになる。
【００１１】
【発明の実施の形態】
図１において示されるのは、従来技術に基づく回路アセンブリ１０である。回路アセンブリ１０は、ある材料から成る各種の層を従来の方法により、芯材（接地部材、層）１２に「ビルドアップ」するか、或いは順次堆積していく事で形成される。芯材１２は銅或いは金属性で電気的に伝導性の箔材料など、電気的に伝導性の材料から構成される。ほぼ同一の一対一対の絶縁材（第１及び第２の絶縁材）１４はそれぞれ芯材１２に結合され、実質的に芯材１２の「上」面及び「底」面を「覆う」。また、絶縁材（絶縁層）１４は従来のエポキシ等の誘電体材及び/又は接着剤を含む場合もある。
【００１２】
回路アセンブリ１０は一対の「エッチングされた三層の金属からなる」（ETM）プリ回路アセンブリ１６、２４を更に備えている。プリ回路アセンブリ１６は金属性の芯材層２０及び一対の電気伝導層１８、２２（第１の電気伝導性材１８、電気伝導性材２２）を備え、一方プリ回路アセンブリ２４は金属性の芯材層２８及び一対の電気伝導層２６、３０（第２の電気伝導性材２６、電気伝導性材３０）を備えている。金属芯材層２０及び２８は従来のアルミニウム材料から構成される事が好ましく、また、対の電気伝導層１８、２２及び２６、３０は金属芯材層２０及び２８において対向する面（例えば、上面と底面）にそれぞれ形成される。さらに、電気伝導層１８、２２及び２６、３０は従来の銅材料から構成される事が好ましい。なお、回路基板１０の構成において銅及びアルミニウムが用いられているが、その他の金属及び金属化合物を用いて回路基板１０及び本願明細書中で説明されるその他全ての回路基板を構成する事も可能である。用いられる金属の例としては、鉄、ニッケル、銀、金、スズ、及びこれらの合金などが挙げられる。また、プリ回路アセンブリ１６、２４の伝導層１８、２６は従来の方法により、それぞれ絶縁材（絶縁層）１４に接合される。なお、本発明のある非制限的な実施形態では、周知の従来における積層法、例えば「ワンステップ式」積層法により、プリ回路アセンブリ１６、２４及び/又は電気伝導層１８、２６を絶縁材（絶縁層）１４に接合する。
【００１３】
回路アセンブリ１０等の多層回路基板においては、多くの場合、層間を接続する事が望まれるため、回路アセンブリの様々な層の部分を選択的に除去して、回路アセンブリ内に開口（ヴィア）を形成する。例えば、開口３２は、従来のエッチング、穿孔、パンチング等の機械的加工により、絶縁材（絶縁層）１４の部分、及び芯材１２と電気伝導層１８の部分（第１部分）を選択的に除去する事で形成される。ある非制限的な実施形態においては、絶縁材（絶縁層）１４、芯材１２及び電気伝導層１８がそれぞれ相関的に組み合わされる或いは接合される前に、各層にそれぞれ開口を設ける事で開口３２が形成される。また、開口３２は略円形状で、電気伝導層２６にまで達するか又は電気伝導層２６がその境界となる（例えば、電気伝導層２６は開口３２の底面において露出している）。次に、形成された開口３２内に、はんだが挿入されその後液化及び/又は「リフロー」され、電気伝導層１８と電気伝導層２６とを接続する。また、開口３２の形成時、電気伝導層１８の一部は除去されず、開口３２内へ伸びる延長部、すなわち「タブ状」部３３（第１の電気伝導性材１８の第２部分）を形成する。タブ状部３３は、開口３２へのはんだ挿入時において、電気伝導層１８と電気伝導層２６との接続を助成する事になる。
【００１４】
多くの場合、開口３２を部分的に囲む芯材（接地面）１２の表面は、「処理」或いはコーティングされる事が望ましく、そうする事により電気伝導層１８及び２６が「接地」される事、すなわち電気的及び物理的に芯材１２に接続される事が防止される。
【００１５】
図２及び図３では、材料３４をさらに備えている点を除いては、回路アセンブリ１０とほぼ同一の回路アセンブリ１１と、従来技術に基いてその電気伝導層１８及び２６と芯材（接地部材、層）１２との接続を防止する方法が示されている。具体的には、一定量のはんだマスク材料（ペイント）３４を開口３２内に挿入し、開口３２を「囲み」その境界を部分的に定める芯材１２の面３６をコーティングするか又は覆う。これにより、挿入されたはんだマスク材料３４は、開口３２内に挿入されるはんだ（伝導材）によって、電気伝導層（伝導材）１８や２６と芯材（接地部材、層）１２とが接続する事を実質的に防止する役割を果たす。しかし、従来のはんだマスク材料３４は、はんだでぬらす事の出来ない（すなわち、冶金によるはんだとの接合が出来ない）非分極性の材料からなるため、このような配線接続の形成方法は最良のものでは無かった。つまり、従来におけるはんだマスク材料は、はんだでぬらす事、すなわちはんだに接合する事が困難なため、開口３２内の液化された又は「リフロー」されたはんだは、その表面張力によって、電気伝導層２６との冶金による接合の前に開口３２から「吸い」出されてしまう。従って、はんだはその後電気伝導層１８と電気伝導層２６とを実質的に接続しなくなる。
【００１６】
図４及び図５では、本発明の第１の実施形態における教示に基づいて形成される回路アセンブリ４０が示されている。回路アセンブリ４０は、従来のはんだマスク材料３４に代えて、極性のはんだマスク材料４２が用いられている点を除いては、図２及び図３における回路アセンブリ１１とほぼ同一である。従来のはんだマスク材料３４に代えて、はんだマスク材料４２を開口３２内に挿入することにより、開口内３２に挿入されるはんだ材料は、より確実にむらなく「ぬれ」、冶金により電気伝導層２６に接合される。その結果、より一層堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において成される事になる。
【００１７】
本発明の好適な実施形態において、極性のはんだマスク材料４２は実質的に「極性」高分子材料である。また、ある非制限的な実施の形態においては、高分子材料は、はんだマスク材料の極性をさらに向上させ、はんだマスク材料の「はんだとの接合」性を増大させるハロゲン成分を比較的高い割合で含む。ペースト状のはんだは、開口３２に挿入されるとその後液化或いは「リフロー」され、はんだマスク材料４２と接合される。このはんだと、はんだマスク材料４２との「接合」によって、はんだの表面張力に対向する、すなわち「反対に作用する」力が生じ、開口３２において液化されたはんだが保持される。これにより、はんだが「ぬれ」、電気伝導層２６と接合する事が可能となり、比較的堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において確保される事になる。また、芯材１２の面３６を覆う方法とほぼ同様の方法により、はんだマスク材料４２が芯材１２の露出した面（例えば、開口３２を囲む面）を覆い、はんだと芯材１２との接続を防止する。
【００１８】
図６及び図７においては、本発明の第２の実施形態における教示に基づいて形成される回路アセンブリ５０が示されている。回路アセンブリ５０は、一定量の「吸湿性」を有する材料５２（例えば、従来のはんだと接合可能な材料など）が、はんだマスク材料３４の表面に対して塗布されている点を除いては、図２及び図３における回路アセンブリ１１とほぼ同一である。はんだマスク材料３４に材料５２を塗布し、コーティングする事で、開口３２内に挿入されるはんだは、より確実にむらなく「ぬれ」、電気伝導層２６と冶金により接合され、一層堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において成される事になる。そして、「ぬれ性」を有する材料５２は、その化学成分において、はんだマスク材料４２とほぼ同様である（例えば、実質的に「極性」高分子材料である）事が望ましい。また、材料５２は、はんだマスク材料３４が開口３２内に挿入された後、従来の方法により、はんだマスク材料３４に塗布される（例えば、はんだマスク材料３４に「ぺイント」される）事が好ましい。さらに、材料５２は、はんだマスク材料４２とほぼ同様に作用する。つまり、材料５２は、溶融したはんだの表面張力に対向して、開口３２内のはんだを実質的に保持し、はんだと接合する力を生じ、それにより一層堅固な接続が電気伝導層１８及び２６間に確保される。
【００１９】
ある非制限的な実施形態によれば、材料５２を、はんだマスク材料３４の「外」面に塗布し、はんだマスク材料３４の外面における化学成分を有効的に変化させて、はんだマスク材料３４の外面の極性を増加させる。また、別の非制限的な実施形態によれば、「界面活性」剤がペースト状のはんだに加えられ、はんだが液化或いは「リフロー」された時に、溶融したはんだの表面張力を有効的に低下させる。これにより、はんだを電気伝導層（電気伝導材）２６に接合することなく、はんだが開口３２の外へ引っぱり出される、又は「吸い」出される可能性を更に低減する。
【００２０】
図８においては、本発明の第３の実施形態における教示に基づいて形成される回路アセンブリ６０が示されている。回路アセンブリ６０は、開口３２に代えて、開口６２が用いられている点を除いては、図１における回路アセンブリ１０とほぼ同一である。図８に示すように、一定量のはんだマスク材料６４を、開口３２を「囲み」その境界を部分的に定める芯材１２の面６６に選択的に塗布し、コーティングするか又は覆う。はんだマスク材料６４は、開口６２内に挿入されるはんだが、面６６と接合する事を実質的に防止し、そして電気伝導層（電気伝導材）１８や２６が芯材（接地部材）１２と物理的及び/又は電気的に接続する事を実質的に防止する役割を果たす。
【００２１】
また、電気伝導層（電気伝導材）２６は開口６２内で露出及び/又は存在する部分において、選択的にエッチングされ、穿孔された或いは機械加工された「不規則」な表面（平らでない表面）、すなわち表面パターン６８を有する。図９に示すある非制限的な実施形態によれば、電気伝導層（電気伝導材）２６の表面すなわち表面パターン６８は幾つかの略円柱状の突出部７０を含む。また、別の非制限的な実施形態によれば、図１０に示すように、電気伝導層（電気伝導材）２６にはエッチング等により、幾つかのほぼ同心のリング部７４、７６及び円柱部７２が形成される。なお、開口６２内に位置する電気伝導層（電気伝導材）２６の露出した部分又は領域に不規則性を与える事によって、「吸湿性」を有した表面面積（すなわち、溶融したはんだが接合される表面の面積）が増加される。さらに、開口６２内に位置する電気伝導層（電気伝導材）２６の「吸湿性」を有した表面面積を所望通りに増加するようなものであれば、他の様々なタイプの形状（例えば、矩形状、三角形状、多角形状）をした部分が電気伝導層（電気伝導材）２６に形成されても良い。
【００２２】
工程中、熔融したはんだが、開口６２内に注入されると、増加された開口６２内の電気伝導層（電気伝導材）２６の表面面積により、熔融したはんだに接合する力が生じ、溶融したはんだの表面張力に対向して、開口６２内のはんだを実質的に保持する。その結果、堅固な接続が電気伝導層１８及び２６間において確保される。ある非制限的な実施形態によれば、電気伝導層（電気伝導材）１８は、回路アセンブリ１０のタブ状部３３とほぼ同様で、熔融したはんだが接合される表面面積を増大させる突出部、すなわち「タブ状」部６９を含む。
【００２３】
なお、本発明は、例示及び説明された実施の形態又は構成に厳密に限定されるものでは無く、本発明の意図及び範囲から逸脱しない限り、様々な変更が成され得るものである。
【図面の簡単な説明】
【図１】従来技術の教示に基づく多層回路基板の部分側面図。
【図２】回路基板の層間の接続に用いられる開口を備えた、従来技術の教示に基づく多層回路基板の部分側面図。
【図３】図２において示される回路基板の上面図。
【図４】回路基板の層間の接続に用いられる開口を備えた、本発明の第１の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図５】図４において示される回路基板の上面図。
【図６】回路基板の層間の接続に用いられる開口を備え、本発明の第２の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図７】図６において示される回路基板の上面図。
【図８】回路基板の層間の接続に用いられる開口を備えた、本発明の第３の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図９】図８において示される回路基板の伝導層の上面図。
【図１０】図８において示される回路基板の、別の実施形態による伝導層の上面図。
【符号の説明】
１０ 回路アセンブリ
１１ 回路アセンブリ
１２ 芯材
１４ 絶縁材（第１及び第２の絶縁材）
１６ プリ回路アセンブリ
１８ 電気伝導層（第１の電気伝導材）
２０ 金属芯材層
２２ 電気伝導層
２４ プリ回路アセンブリ
２６ 電気伝導層（第２の電気伝導材）
２８ 金属芯材層
３０ 電気伝導層
３２ 開口
３３ タブ状部（第１の電気伝導材１８の第２部分）
３４ はんだマスク材料
３６ 面
４０ 回路アセンブリ
４２ はんだマスク材料
５０ 回路アセンブリ
５２ 材料
６０ 回路アセンブリ
６２ 開口
６４ はんだマスク材料
６６ 面
６８ 表面パターン
６９ タブ状部
７０ 突出部
７２ 円柱部
７４ リング部
７６ リング部
【発明の属する技術分野】
本発明は電気回路基板の製造方法に関し、特に回路基板の各部分或いは各層間に配線を有する多層電気回路基板の製造方法に関する。
【０００２】
【従来の技術】
多層回路基板は、各基板（或いは各基板におけるその他の各内方部分）において対向する第１及び第２の表面（上面及び底面）に選択的及び効率的に設置された電気部品を内蔵及び/又は具備し、それによって多層回路基板の各電気回路基板は、効率的及び高密度に設置される電気部品を比較的多数内蔵及び/又は具備することが可能となる。
【０００３】
多層回路基板においては、電気回路基板の表面及び/又は部分を含む電気部品の配線及び配線間により連絡が可能となる事が望ましく、そうする事で回路基板（或いは回路基板の内方部中）における各面の電気部品が相関的及び選択的に接続され、１つの或いは複数の望ましい電子回路を形成する事が可能となる。このような連絡及び配線を実現するには、共有の電気的接地面の使用、基板表面及び/又は基板部分を含む電気部品間での電力及び制御型信号の伝達が必要な場合があり、さらに、これらに加えて各種部品の選択的及び物理的接続も必要となる場合もある。
【０００４】
このような望ましい配線接続の実現に必要となるのは、典型的には１つ以上の開口等であり、開口は回路基板の芯部において掘削、エッチング、形成されることで、回路基板の表面及び/又は層を含む、幾つかの又は全ての部品を貫通及び/又は横断する事となる。開口は典型的には、はんだで充填されている（例えば、ピンコネクタ或いは素子コネクタがはんだ付けされる）。このようにして電気的接続を形成し、電気部品及び/又は回路構成要素を回路基板の芯部に接続するか、又は基板において対向する側或いは表面に位置するその他の部品及び/又は回路構成要素に接続する。
【０００５】
【発明が解決しようとする課題】
しかしながら、これら従来の開口における欠点は、はんだ付けし難い材料（例えば、絶縁材等の実質的にはんだとは結合しない材料や、冶金によるはんだとの接合が出来ない材料）が開口内に存在する事が多い点である。そして、そのような場合は、はんだ或いはその他の伝導性材と、回路構成要素の所望の層及び/又は部品との間に安定し且つ信頼性の高い電気的接続が成されない事が多い。例えば、多くの場合、開口において堆積されたはんだ（又は他の伝導材）の表面張力、そして吸湿性の無い、つまり、はんだ付けをし難い表面の存在によって、開口内のはんだ（又は他の伝導材）が開口から抜き出されるか、又は「吸い」出されてしまい、はんだの「ぬれ性」を低下させ、伝導性を有する回路基板の層或いは部分への冶金による接合の実現性が実質的に低下する。従って、このような開口を用いた構成では、多くの場合回路基板の部分又は領域において欠陥が生じる事になり、回路基板の幾つかの或いは全ての層が望み通りに接続されなくなる。
【０００６】
このため、求められているのは、電気回路構成要素の一つ又は複数の層間ではんだによる接続を向上させるような空洞すなわち開口を形成し、上述したような従来の回路基板の欠点を一部または全て克服した多層電気回路基板を製造する方法である。
【０００７】
そこで本発明の第１の目的は、上述した従来における多層電気回路基板の製造方法及び製造技術の欠点を一部または全て克服した多層電気回路基板の製造方法を提供する事である。
【０００８】
また、本発明の第２の目的は、形成された多層電気回路基板の表面及び部分を含む幾つかの又は全ての各種部品間において、選択的、効率的且つ信頼性の高い配線を可能にし、上述した従来における多層電気回路基板の製造方法及び製造技術の欠点を、一部或いは全て克服した多層電気回路基板の製造方法を提供する事である。
【０００９】
【課題を解決するための手段】
第１の目的を達成するため、本発明における多層回路基板内の接続形成方法を示す。多層回路基板は第１及び第２の電気伝導性材と前記第１及び第２の電気伝導性材の間に配置された芯材とを備えている。本発明による接続形成方法は、前記第１の電気伝導性材の一部及び芯材の一部を選択的に除去し、前記回路基板内において前記第２の電気伝導性材にまで達する開口を有効的に形成する工程と、極性の分子組成を有した一定量のはんだマスク材料を用意する工程と、前記一定量のはんだマスク材料を前記開口内に配置し、前記開口を囲む前記芯材の表面を効果的に覆う工程と、前記開口内にはんだ材を挿入し、前記はんだ材と前記第１の電気伝導性材、前記はんだマスク材料及び前記第２の電気伝導性材とを有効的に接合する事により、比較的信頼性の高い接続を前記第１の電気伝導性材と前記第２の電気伝導性材の間に形成する工程とを備える。
【００１０】
上述の及びその他の本発明における目的、見地及び利点は、以下に図面を用いて詳述される説明とにより明らかになる。
【００１１】
【発明の実施の形態】
図１において示されるのは、従来技術に基づく回路アセンブリ１０である。回路アセンブリ１０は、ある材料から成る各種の層を従来の方法により、芯材（接地部材、層）１２に「ビルドアップ」するか、或いは順次堆積していく事で形成される。芯材１２は銅或いは金属性で電気的に伝導性の箔材料など、電気的に伝導性の材料から構成される。ほぼ同一の一対一対の絶縁材（第１及び第２の絶縁材）１４はそれぞれ芯材１２に結合され、実質的に芯材１２の「上」面及び「底」面を「覆う」。また、絶縁材（絶縁層）１４は従来のエポキシ等の誘電体材及び/又は接着剤を含む場合もある。
【００１２】
回路アセンブリ１０は一対の「エッチングされた三層の金属からなる」（ETM）プリ回路アセンブリ１６、２４を更に備えている。プリ回路アセンブリ１６は金属性の芯材層２０及び一対の電気伝導層１８、２２（第１の電気伝導性材１８、電気伝導性材２２）を備え、一方プリ回路アセンブリ２４は金属性の芯材層２８及び一対の電気伝導層２６、３０（第２の電気伝導性材２６、電気伝導性材３０）を備えている。金属芯材層２０及び２８は従来のアルミニウム材料から構成される事が好ましく、また、対の電気伝導層１８、２２及び２６、３０は金属芯材層２０及び２８において対向する面（例えば、上面と底面）にそれぞれ形成される。さらに、電気伝導層１８、２２及び２６、３０は従来の銅材料から構成される事が好ましい。なお、回路基板１０の構成において銅及びアルミニウムが用いられているが、その他の金属及び金属化合物を用いて回路基板１０及び本願明細書中で説明されるその他全ての回路基板を構成する事も可能である。用いられる金属の例としては、鉄、ニッケル、銀、金、スズ、及びこれらの合金などが挙げられる。また、プリ回路アセンブリ１６、２４の伝導層１８、２６は従来の方法により、それぞれ絶縁材（絶縁層）１４に接合される。なお、本発明のある非制限的な実施形態では、周知の従来における積層法、例えば「ワンステップ式」積層法により、プリ回路アセンブリ１６、２４及び/又は電気伝導層１８、２６を絶縁材（絶縁層）１４に接合する。
【００１３】
回路アセンブリ１０等の多層回路基板においては、多くの場合、層間を接続する事が望まれるため、回路アセンブリの様々な層の部分を選択的に除去して、回路アセンブリ内に開口（ヴィア）を形成する。例えば、開口３２は、従来のエッチング、穿孔、パンチング等の機械的加工により、絶縁材（絶縁層）１４の部分、及び芯材１２と電気伝導層１８の部分（第１部分）を選択的に除去する事で形成される。ある非制限的な実施形態においては、絶縁材（絶縁層）１４、芯材１２及び電気伝導層１８がそれぞれ相関的に組み合わされる或いは接合される前に、各層にそれぞれ開口を設ける事で開口３２が形成される。また、開口３２は略円形状で、電気伝導層２６にまで達するか又は電気伝導層２６がその境界となる（例えば、電気伝導層２６は開口３２の底面において露出している）。次に、形成された開口３２内に、はんだが挿入されその後液化及び/又は「リフロー」され、電気伝導層１８と電気伝導層２６とを接続する。また、開口３２の形成時、電気伝導層１８の一部は除去されず、開口３２内へ伸びる延長部、すなわち「タブ状」部３３（第１の電気伝導性材１８の第２部分）を形成する。タブ状部３３は、開口３２へのはんだ挿入時において、電気伝導層１８と電気伝導層２６との接続を助成する事になる。
【００１４】
多くの場合、開口３２を部分的に囲む芯材（接地面）１２の表面は、「処理」或いはコーティングされる事が望ましく、そうする事により電気伝導層１８及び２６が「接地」される事、すなわち電気的及び物理的に芯材１２に接続される事が防止される。
【００１５】
図２及び図３では、材料３４をさらに備えている点を除いては、回路アセンブリ１０とほぼ同一の回路アセンブリ１１と、従来技術に基いてその電気伝導層１８及び２６と芯材（接地部材、層）１２との接続を防止する方法が示されている。具体的には、一定量のはんだマスク材料（ペイント）３４を開口３２内に挿入し、開口３２を「囲み」その境界を部分的に定める芯材１２の面３６をコーティングするか又は覆う。これにより、挿入されたはんだマスク材料３４は、開口３２内に挿入されるはんだ（伝導材）によって、電気伝導層（伝導材）１８や２６と芯材（接地部材、層）１２とが接続する事を実質的に防止する役割を果たす。しかし、従来のはんだマスク材料３４は、はんだでぬらす事の出来ない（すなわち、冶金によるはんだとの接合が出来ない）非分極性の材料からなるため、このような配線接続の形成方法は最良のものでは無かった。つまり、従来におけるはんだマスク材料は、はんだでぬらす事、すなわちはんだに接合する事が困難なため、開口３２内の液化された又は「リフロー」されたはんだは、その表面張力によって、電気伝導層２６との冶金による接合の前に開口３２から「吸い」出されてしまう。従って、はんだはその後電気伝導層１８と電気伝導層２６とを実質的に接続しなくなる。
【００１６】
図４及び図５では、本発明の第１の実施形態における教示に基づいて形成される回路アセンブリ４０が示されている。回路アセンブリ４０は、従来のはんだマスク材料３４に代えて、極性のはんだマスク材料４２が用いられている点を除いては、図２及び図３における回路アセンブリ１１とほぼ同一である。従来のはんだマスク材料３４に代えて、はんだマスク材料４２を開口３２内に挿入することにより、開口内３２に挿入されるはんだ材料は、より確実にむらなく「ぬれ」、冶金により電気伝導層２６に接合される。その結果、より一層堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において成される事になる。
【００１７】
本発明の好適な実施形態において、極性のはんだマスク材料４２は実質的に「極性」高分子材料である。また、ある非制限的な実施の形態においては、高分子材料は、はんだマスク材料の極性をさらに向上させ、はんだマスク材料の「はんだとの接合」性を増大させるハロゲン成分を比較的高い割合で含む。ペースト状のはんだは、開口３２に挿入されるとその後液化或いは「リフロー」され、はんだマスク材料４２と接合される。このはんだと、はんだマスク材料４２との「接合」によって、はんだの表面張力に対向する、すなわち「反対に作用する」力が生じ、開口３２において液化されたはんだが保持される。これにより、はんだが「ぬれ」、電気伝導層２６と接合する事が可能となり、比較的堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において確保される事になる。また、芯材１２の面３６を覆う方法とほぼ同様の方法により、はんだマスク材料４２が芯材１２の露出した面（例えば、開口３２を囲む面）を覆い、はんだと芯材１２との接続を防止する。
【００１８】
図６及び図７においては、本発明の第２の実施形態における教示に基づいて形成される回路アセンブリ５０が示されている。回路アセンブリ５０は、一定量の「吸湿性」を有する材料５２（例えば、従来のはんだと接合可能な材料など）が、はんだマスク材料３４の表面に対して塗布されている点を除いては、図２及び図３における回路アセンブリ１１とほぼ同一である。はんだマスク材料３４に材料５２を塗布し、コーティングする事で、開口３２内に挿入されるはんだは、より確実にむらなく「ぬれ」、電気伝導層２６と冶金により接合され、一層堅固で且つ信頼性の高い配線接続が電気伝導層１８及び２６間において成される事になる。そして、「ぬれ性」を有する材料５２は、その化学成分において、はんだマスク材料４２とほぼ同様である（例えば、実質的に「極性」高分子材料である）事が望ましい。また、材料５２は、はんだマスク材料３４が開口３２内に挿入された後、従来の方法により、はんだマスク材料３４に塗布される（例えば、はんだマスク材料３４に「ぺイント」される）事が好ましい。さらに、材料５２は、はんだマスク材料４２とほぼ同様に作用する。つまり、材料５２は、溶融したはんだの表面張力に対向して、開口３２内のはんだを実質的に保持し、はんだと接合する力を生じ、それにより一層堅固な接続が電気伝導層１８及び２６間に確保される。
【００１９】
ある非制限的な実施形態によれば、材料５２を、はんだマスク材料３４の「外」面に塗布し、はんだマスク材料３４の外面における化学成分を有効的に変化させて、はんだマスク材料３４の外面の極性を増加させる。また、別の非制限的な実施形態によれば、「界面活性」剤がペースト状のはんだに加えられ、はんだが液化或いは「リフロー」された時に、溶融したはんだの表面張力を有効的に低下させる。これにより、はんだを電気伝導層（電気伝導材）２６に接合することなく、はんだが開口３２の外へ引っぱり出される、又は「吸い」出される可能性を更に低減する。
【００２０】
図８においては、本発明の第３の実施形態における教示に基づいて形成される回路アセンブリ６０が示されている。回路アセンブリ６０は、開口３２に代えて、開口６２が用いられている点を除いては、図１における回路アセンブリ１０とほぼ同一である。図８に示すように、一定量のはんだマスク材料６４を、開口３２を「囲み」その境界を部分的に定める芯材１２の面６６に選択的に塗布し、コーティングするか又は覆う。はんだマスク材料６４は、開口６２内に挿入されるはんだが、面６６と接合する事を実質的に防止し、そして電気伝導層（電気伝導材）１８や２６が芯材（接地部材）１２と物理的及び/又は電気的に接続する事を実質的に防止する役割を果たす。
【００２１】
また、電気伝導層（電気伝導材）２６は開口６２内で露出及び/又は存在する部分において、選択的にエッチングされ、穿孔された或いは機械加工された「不規則」な表面（平らでない表面）、すなわち表面パターン６８を有する。図９に示すある非制限的な実施形態によれば、電気伝導層（電気伝導材）２６の表面すなわち表面パターン６８は幾つかの略円柱状の突出部７０を含む。また、別の非制限的な実施形態によれば、図１０に示すように、電気伝導層（電気伝導材）２６にはエッチング等により、幾つかのほぼ同心のリング部７４、７６及び円柱部７２が形成される。なお、開口６２内に位置する電気伝導層（電気伝導材）２６の露出した部分又は領域に不規則性を与える事によって、「吸湿性」を有した表面面積（すなわち、溶融したはんだが接合される表面の面積）が増加される。さらに、開口６２内に位置する電気伝導層（電気伝導材）２６の「吸湿性」を有した表面面積を所望通りに増加するようなものであれば、他の様々なタイプの形状（例えば、矩形状、三角形状、多角形状）をした部分が電気伝導層（電気伝導材）２６に形成されても良い。
【００２２】
工程中、熔融したはんだが、開口６２内に注入されると、増加された開口６２内の電気伝導層（電気伝導材）２６の表面面積により、熔融したはんだに接合する力が生じ、溶融したはんだの表面張力に対向して、開口６２内のはんだを実質的に保持する。その結果、堅固な接続が電気伝導層１８及び２６間において確保される。ある非制限的な実施形態によれば、電気伝導層（電気伝導材）１８は、回路アセンブリ１０のタブ状部３３とほぼ同様で、熔融したはんだが接合される表面面積を増大させる突出部、すなわち「タブ状」部６９を含む。
【００２３】
なお、本発明は、例示及び説明された実施の形態又は構成に厳密に限定されるものでは無く、本発明の意図及び範囲から逸脱しない限り、様々な変更が成され得るものである。
【図面の簡単な説明】
【図１】従来技術の教示に基づく多層回路基板の部分側面図。
【図２】回路基板の層間の接続に用いられる開口を備えた、従来技術の教示に基づく多層回路基板の部分側面図。
【図３】図２において示される回路基板の上面図。
【図４】回路基板の層間の接続に用いられる開口を備えた、本発明の第１の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図５】図４において示される回路基板の上面図。
【図６】回路基板の層間の接続に用いられる開口を備え、本発明の第２の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図７】図６において示される回路基板の上面図。
【図８】回路基板の層間の接続に用いられる開口を備えた、本発明の第３の実施形態における教示に基づいて製造される多層回路基板の部分側面図。
【図９】図８において示される回路基板の伝導層の上面図。
【図１０】図８において示される回路基板の、別の実施形態による伝導層の上面図。
【符号の説明】
１０ 回路アセンブリ
１１ 回路アセンブリ
１２ 芯材
１４ 絶縁材（第１及び第２の絶縁材）
１６ プリ回路アセンブリ
１８ 電気伝導層（第１の電気伝導材）
２０ 金属芯材層
２２ 電気伝導層
２４ プリ回路アセンブリ
２６ 電気伝導層（第２の電気伝導材）
２８ 金属芯材層
３０ 電気伝導層
３２ 開口
３３ タブ状部（第１の電気伝導材１８の第２部分）
３４ はんだマスク材料
３６ 面
４０ 回路アセンブリ
４２ はんだマスク材料
５０ 回路アセンブリ
５２ 材料
６０ 回路アセンブリ
６２ 開口
６４ はんだマスク材料
６６ 面
６８ 表面パターン
６９ タブ状部
７０ 突出部
７２ 円柱部
７４ リング部
７６ リング部
Claims (9)
- 第１及び第２の電気伝導性材と前記第１及び第２の電気伝導性材の間に配置された芯材とを備えた多層回路基板内の接続形成方法であって、
前記第１の電気伝導性材及び芯材の第１部分を選択的に除去し、前記回路基板内において前記第２の電気伝導性材にまで達する開口を有効的に形成する工程と、
極性の分子組成を有した一定量の材料を用意する工程と、
前記一定量の材料を前記開口内に配置し、前記開口を囲む前記芯材の表面を効果的に覆う工程と、
前記開口内にはんだを挿入し、前記はんだと前記第１の電気伝導性材、前記材料及び前記第２の電気伝導性材とを有効的に接合する事により、比較的信頼性の高い接続を前記第１の電気伝導性材と前記第２の電気伝導性材の間に形成する工程とを備えたことを特徴とする多層回路基板内の接続形成方法。 - 前記材料は高分子材料を含むことを特徴とする請求項１に記載の多層回路基板内の接続形成方法。
- 前記高分子材料はハロゲンを含むことを特徴とする請求項２に記載の多層回路基板内の接続形成方法。
- 前記第１の電気伝導性材の第２部分は開口内に伸びることを特徴とする請求項１に記載の多層回路基板内の接続形成方法。
- 前記開口は略円状であることを特徴とする請求項１に記載の多層回路基板内の接続形成方法。
- 前記第１及び第２の電気伝導性材はそれぞれ銅材を含むことを特徴とする請求項１に記載の多層回路基板内の接続形成方法。
- 前記芯材は銅材を含むことを特徴とする請求項６に記載の多層回路基板内の接続形成方法。
- 前記第１の電気伝導性材と前記芯材との間、及び前記第２の電気伝導性材と芯材との間にそれぞれ配置された第１及び第２の絶縁材をさらに備えたことを特徴とする請求項７に記載の多層回路基板内の接続形成方法。
- 前記の一定量の材料を配置する工程は、前記一定量の材料を、前記芯材の前記表面を覆うはんだマスクに塗布する工程を含むことを特徴とする請求項１に記載の多層回路基板内の接続形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/656,043 US6612025B1 (en) | 2000-09-06 | 2000-09-06 | Method for creating a connection within a multilayer circuit board assembly |
| US09/656,043 | 2000-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134922A JP2002134922A (ja) | 2002-05-10 |
| JP3641225B2 true JP3641225B2 (ja) | 2005-04-20 |
Family
ID=24631388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001270261A Expired - Fee Related JP3641225B2 (ja) | 2000-09-06 | 2001-09-06 | 電気回路基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6612025B1 (ja) |
| EP (1) | EP1187519B1 (ja) |
| JP (1) | JP3641225B2 (ja) |
| DE (1) | DE60102878T2 (ja) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146904B2 (ja) | 1971-09-30 | 1976-12-11 | ||
| US4404059A (en) | 1982-05-26 | 1983-09-13 | Livshits Vladimir I | Process for manufacturing panels to be used in microelectronic systems |
| US6252001B1 (en) * | 1986-09-12 | 2001-06-26 | The Dow Chemical Company | Ethynyl substituted aromatic compounds, synthesis, polymers and uses thereof |
| US5197892A (en) * | 1988-05-31 | 1993-03-30 | Canon Kabushiki Kaisha | Electric circuit device having an electric connecting member and electric circuit components |
| JPH045844A (ja) * | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ｉｃ搭載用多層回路基板及びその製造法 |
| US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
| EP0710432B1 (de) * | 1994-05-18 | 2004-01-02 | Dyconex AG | Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge |
| US5738797A (en) | 1996-05-17 | 1998-04-14 | Ford Global Technologies, Inc. | Three-dimensional multi-layer circuit structure and method for forming the same |
| US5819401A (en) * | 1996-06-06 | 1998-10-13 | Texas Instruments Incorporated | Metal constrained circuit board side to side interconnection technique |
| JP3080047B2 (ja) * | 1997-11-07 | 2000-08-21 | 日本電気株式会社 | バンプ構造体及びバンプ構造体形成方法 |
| US5976391A (en) * | 1998-01-13 | 1999-11-02 | Ford Motor Company | Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same |
| US6121679A (en) * | 1998-03-10 | 2000-09-19 | Luvara; John J. | Structure for printed circuit design |
| US6310303B1 (en) * | 1998-03-10 | 2001-10-30 | John J. Luvara | Structure for printed circuit design |
| US6087445A (en) * | 1998-05-13 | 2000-07-11 | Gherghel; Radu Olimpiu | Polymers containing nylon and halogenated polymer |
| AU6293499A (en) * | 1998-10-07 | 2000-04-26 | E-Ink Corporation | Capsules for electrophoretic displays and methods for making the same |
-
2000
- 2000-09-06 US US09/656,043 patent/US6612025B1/en not_active Expired - Fee Related
-
2001
- 2001-09-06 JP JP2001270261A patent/JP3641225B2/ja not_active Expired - Fee Related
- 2001-09-06 DE DE60102878T patent/DE60102878T2/de not_active Expired - Fee Related
- 2001-09-06 EP EP01121371A patent/EP1187519B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1187519B1 (en) | 2004-04-21 |
| JP2002134922A (ja) | 2002-05-10 |
| EP1187519A3 (en) | 2003-01-15 |
| EP1187519A2 (en) | 2002-03-13 |
| DE60102878T2 (de) | 2005-04-21 |
| DE60102878D1 (de) | 2004-05-27 |
| US6612025B1 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299368B2 (en) | Interconnection element for electric circuits | |
| JP2007073866A (ja) | 部品内蔵配線板 | |
| US20170352471A1 (en) | Inductor component and method for manufacturing inductor component | |
| KR20010062416A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6585903B1 (en) | Electrical circuit board and a method for making the same | |
| JP5172275B2 (ja) | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 | |
| US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
| EP1269807B1 (en) | Method for fabricating electrical connecting element, and electrical connecting element | |
| JPH10190232A (ja) | 多層配線基板及びその製造方法 | |
| JP2000114681A (ja) | プリント配線板及びその製造方法 | |
| US6495053B1 (en) | Electrical circuit board and a method for making the same | |
| JP4396493B2 (ja) | 配線基板の製造方法 | |
| JP3641225B2 (ja) | 電気回路基板及びその製造方法 | |
| US6449839B1 (en) | Electrical circuit board and a method for making the same | |
| KR101167802B1 (ko) | 회로 기판 및 그 제조 방법 | |
| US6391211B1 (en) | Method for making an electrical circuit board | |
| JP2004221567A (ja) | 半田接合部および多層配線板 | |
| KR100821596B1 (ko) | 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치 | |
| US7124503B1 (en) | Method for forming multilayer circuit board | |
| US6412168B1 (en) | Method of making an electrical circuit board | |
| JPH0383391A (ja) | 電子回路装置 | |
| JP2001210958A (ja) | 多層プリント配線板のスルーホール補強方法 | |
| JPH10233573A (ja) | プリント配線板及び部品実装方法 | |
| JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 | |
| JPH11145597A (ja) | 絶縁基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |