JPH05144879A - チツプ部品取付構造 - Google Patents

チツプ部品取付構造

Info

Publication number
JPH05144879A
JPH05144879A JP3308882A JP30888291A JPH05144879A JP H05144879 A JPH05144879 A JP H05144879A JP 3308882 A JP3308882 A JP 3308882A JP 30888291 A JP30888291 A JP 30888291A JP H05144879 A JPH05144879 A JP H05144879A
Authority
JP
Japan
Prior art keywords
chip component
green sheet
flip chip
connection
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3308882A
Other languages
English (en)
Inventor
Nobutomo Matsumura
暢智 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP3308882A priority Critical patent/JPH05144879A/ja
Publication of JPH05144879A publication Critical patent/JPH05144879A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】微細な接続パッドが片面に形成されているフリ
ップチップ部品を表面実装する基板の正確な位置へ容易
に載置し確実な溶融接続を行う。 【構成】接続ランド６と導体パターン７の形成された第
１のグリーンシート１と接続ランド６に合わせて貫通孔
９を穿孔した第２のグリーンシート８とを重ね合わせて
多層基板10とし、前記貫通孔９に半田ペースト12を充填
すると共に、搭載するフリップチップ部品２のパッド３
にバンプ11を形成し、該バンプ11の先端部を貫通孔９を
ガイドとして載置し、リフローして接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はファインパターンが形成
され高密度の表面実装を行うハイブリッドＩＣ等のセラ
ミック多層基板にパッド間隔の微細なフリップチップ等
を正確な位置に能率良く載置するための構造に関するも
のである。
【０００２】
【従来の技術】従来、ハイブリッドＩＣ等高密度の表面
実装を行う方法として、ＩＣのセラミック基板を多層と
しファインパターンを形成して小型化したチップ部品を
搭載すると共に、能動素子としてはフリップチップを使
用することが有効である。しかしフリップチップの接続
端子部であるパッドはチップの片面に形成されており、
またパッド面積も間隔も小さく、他のチップ部品に比し
て半田使用量も少ないため、半田ペーストの印刷塗布も
同一のマスクで出来ないために装着は非常に難しいもの
があった。即ち図２に示す如くセラミック多層基板10に
形成された導体パターン７の接続ランド６に他のチップ
部品４とは別に、極薄い金属板若しくはメッシュ膜で精
密に製作された印刷マスクで微量の半田ペースト12が印
刷塗布され、予めパターン形成と共に設けられたフリッ
プチップ部品２を載置するためのマーク13に合わせてフ
リップチップ部品２を載置し、リフロー炉を通して溶着
した後、半田ペースト12の中に含まれてんるフラックス
を洗浄するという工程を取っていた。
【０００３】
【発明が解決しようとする課題】前述のように、表面実
装においてフリップチップ部品の片面に形成された接続
端子である微小なパッドをセラミック多層基板の接続ラ
ンドに、印刷マスクにて塗布された半田ペーストの上
に、セラミック多層基板に予め設けられている定置マー
クを目標として、顕微鏡等を介しながら載置しなければ
ならないという微細動作で、手間の掛かる困難な作業の
上、リフローの結果の状態を視覚で確認できず、ＩＣを
動作させて初めて良否が判明するという問題があった。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、接続ランドと導体パターンが印刷形成された第１の
グリーンシートと、実装するチップ部品の接続端子部に
合わせて貫通孔を穿孔した第２のグリーンシートを重ね
合わせて成形し、前記貫通孔に半田ペーストを充填し内
部パターンと接続するようにすると共に、フリップチッ
プ部品のパッドにバンプを形成し、該バンプの先端部を
前記貫通孔に挿入するようにして接続することを特徴と
するチップ部品取付構造を提供する。
【０００５】
【作用】前述のように、セラミック多層基板を成形する
時に実装するチップ部品の接続端子部に合わせて貫通孔
を穿孔した第２のグリーンシートを接続ランドと導体パ
ターンが印刷形成された第１のグリーンシートに重ね合
わせて成形することにより、第２のグリーンシートの貫
通孔に半田ペーストを充填しフリップチップ部品を基板
に搭載する際、貫通孔がフリップチップ部品のパッドに
形成されたバンプ先端部のガイドとなって正確な位置合
わせが容易にでき、リフロー時半田が溶融しても孔の外
に拡がることがないのでバンプ間のショートもない確実
な接続が得られ、接続ランドと導体パターンをグリーン
シートが覆うのでマイグレーションも防止できる。
【０００６】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳細に説明する。図１（Ａ）（Ｂ）（Ｃ）（Ｄ）は本
発明によるチップ部品取付構造の一実施例を説明する一
部分図である。
【０００７】図において、１は型抜きされた焼成前の第
１のグリーンシートであって、搭載するフリップチップ
部品２のパッド３とその他のチップ部品４の接続端子部
５に合わせた接続ランド６と導体パターン７が印刷形成
されている。〔図１（Ａ）〕 ８は型抜きされた焼成前の第２のグリーンシートであっ
て、搭載するフリップチップ部品２のパッド３及びその
他のチップ部品４の接続端子部５に合わせた大きさの貫
通孔９が穿孔されている。〔図１（Ｂ）〕
【０００８】前述の第１のグリーンシート１及び第２の
グリーンシート８を重ね合わせて押圧し、焼成して貫通
孔９を介し接続ランド６を露出させたセラミック多層基
板10が得られた。〔図１（Ｃ）〕
【０００９】一方フリップチップ部品２のパッド３にバ
ンプ11を、例えばワイヤーボンダー等にて、形成する。
【００１０】以上のように構成されたセラミック多層基
板10の貫通孔９に半田ペースト12をノズル方式等の印刷
機にて充填し、フリップチップ部品２のバンプ11の先端
部を貫通孔９をガイドとして嵌入させると共に、他のチ
ップ部品４も半田ペースト12を充填した貫通孔９に合わ
せて載置し、リフロー炉を通して接続実装する。〔図１
（Ｄ）〕
【００１１】
【発明の効果】前述のように、セラミック多層基板を成
形する時に実装するチップ部品の接続端子部に合わせて
貫通孔を穿孔した第２のグリーンシートを接続ランドと
導体パターンが印刷形成された第１のグリーンシートに
重ね合わせて成形することにより、第２のグリーンシー
トの貫通孔に半田ペーストを充填しフリップチップ部品
を基板に搭載する際、貫通孔がフリップチップ部品のパ
ッドに形成されたバンプ先端部のガイドとなって正確な
位置合わせが容易にでき、リフロー時半田が溶融しても
孔の外に拡がることがないのでバンプ間のショートもな
い確実な接続が得られ、接続ランドと導体パターンをグ
リーンシートが覆うのでマイグレーションも防止できる
ことは、作業工数を低減させ歩留向上が計れることはコ
スト低減と共に信頼性の高い接続実装ができること顕著
である。
【図面の簡単な説明】
【図１】本発明によるチップ部品取付構造の一実施例の
一部分図で、（Ａ）は接続ランドと導体パターンが形成
されたグリーンシートの平面図、（Ｂ）は接続ランドに
合わせた貫通孔を形成したグリーンシートの平面図、
（Ｃ）は第１および第２のグリーンシートを重合わせて
完成したセラミック多層基板の断面図、（Ｄ）はセラミ
ック多層基板にチップ部品を実装する状態を示した要部
断面図である。
【図２】従来のチップ部品取付構造の一例の状態を示し
た一部分図で、（Ａ）はその要部断面図、（Ｂ）は基板
の接続ランドと導体パターンを示した平面図である。
【符号の説明】
１ パターン形成済グリーンシート ２ フリップチップ部品 ３ パッド ４ チップ部品 ５ 接続端子部 ６ 接続ランド ７ 導体パターン ８ 貫通孔形成済グリーンシート ９ 貫通孔 10 セラミック多層基板 11 バンプ 12 半田ペースト 13 定置マーク

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】接続ランドと導体パターンが印刷形成され
    た第１のグリーンシートと、実装するチップ部品の接続
    端子部に合わせて貫通孔を穿孔した第２のグリーンシー
    トを重ね合わせて成形し、前記貫通孔に半田ペーストを
    充填し内部パターンと接続するようにすると共に、フリ
    ップチップ部品のパッドにバンプを形成し、該バンプの
    先端部を前記貫通孔に挿入するようにして接続すること
    を特徴とするチップ部品取付構造。
JP3308882A 1991-11-25 1991-11-25 チツプ部品取付構造 Pending JPH05144879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3308882A JPH05144879A (ja) 1991-11-25 1991-11-25 チツプ部品取付構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3308882A JPH05144879A (ja) 1991-11-25 1991-11-25 チツプ部品取付構造

Publications (1)

Publication Number Publication Date
JPH05144879A true JPH05144879A (ja) 1993-06-11

Family

ID=17986400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3308882A Pending JPH05144879A (ja) 1991-11-25 1991-11-25 チツプ部品取付構造

Country Status (1)

Country Link
JP (1) JPH05144879A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169873A (ja) * 1993-12-15 1995-07-04 Nec Corp 多層基板およびその製造方法
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
US5885855A (en) * 1996-11-12 1999-03-23 Lsi Logic Corporation Method for distributing connection pads on a semiconductor die

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JPH07169873A (ja) * 1993-12-15 1995-07-04 Nec Corp 多層基板およびその製造方法
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5885855A (en) * 1996-11-12 1999-03-23 Lsi Logic Corporation Method for distributing connection pads on a semiconductor die
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die

Similar Documents

Publication Publication Date Title
JPH08321671A (ja) バンプ電極の構造およびその製造方法
KR940000747B1 (ko) 고밀도 솔더범프 형성 및 솔더범프된 부재 부착방법
US5400953A (en) Method of printing a bonding agent
US6555758B1 (en) Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like
JPH07169873A (ja) 多層基板およびその製造方法
JPH05144879A (ja) チツプ部品取付構造
JPH06151506A (ja) フリップチップ実装用基板の電極構造
JPH0258793B2 (ja)
JPH11214819A (ja) 配線板及びその製造方法
JPH05129370A (ja) チツプ部品取付構造
JPH11191672A (ja) プリント配線基板
JP2001291952A (ja) 基板の設計方法および実装基板の製造方法ならびに実装基板
JP3855592B2 (ja) 小型モジュールの製造方法
JPH10224027A (ja) 半導体装置の製造方法
JP2003347498A (ja) 電子部品装置及びその製造方法
JPH02252248A (ja) 半導体装置の製造方法
JP2001250904A (ja) 電子部品の製造方法
JPH02165633A (ja) 半導体装置の製造方法
JPH02114595A (ja) チップ部品の実装方法
JPS598391A (ja) 平面実装用ハンダ板
JP2000022321A (ja) ペースト層形成方法、電子部品搭載基板の製造方法
JPH07297363A (ja) 混成集積回路実装基板及びその部品実装方法
JPH05283855A (ja) プリント配線板上へのはんだ層形成方法
JPH0265295A (ja) プリント基板
JPH0252495A (ja) フラットパッケージｉｃの実装方法