JPH07297363A - 混成集積回路実装基板及びその部品実装方法 - Google Patents
混成集積回路実装基板及びその部品実装方法Info
- Publication number
- JPH07297363A JPH07297363A JP8934494A JP8934494A JPH07297363A JP H07297363 A JPH07297363 A JP H07297363A JP 8934494 A JP8934494 A JP 8934494A JP 8934494 A JP8934494 A JP 8934494A JP H07297363 A JPH07297363 A JP H07297363A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- circuit pattern
- solder
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 ボンディング不良を低減し歩留り及び信頼性
向上を図る。 【構成】 絶縁基板１上にヒートシンク１１を介してパ
ワー半導体装置８を実装した混成集積回路実装基板にお
いて、絶縁層３上の回路パターン４が上層基板５の欠落
部５ｂから一部露出し、上層基板５に形成された開口部
５ａにヒートシンク１１が挿入されて開口部５ａの底部
の回路パターン４と接合されると共に、欠落部５ｂから
露出した回路パターン４または上層基板５上の回路パタ
ーン６とパワー半導体装置８がアルミ線１０にて接続さ
れている。 【効果】 ヒートシンク１１の移動、回転を所定量に抑
えることができる。
向上を図る。 【構成】 絶縁基板１上にヒートシンク１１を介してパ
ワー半導体装置８を実装した混成集積回路実装基板にお
いて、絶縁層３上の回路パターン４が上層基板５の欠落
部５ｂから一部露出し、上層基板５に形成された開口部
５ａにヒートシンク１１が挿入されて開口部５ａの底部
の回路パターン４と接合されると共に、欠落部５ｂから
露出した回路パターン４または上層基板５上の回路パタ
ーン６とパワー半導体装置８がアルミ線１０にて接続さ
れている。 【効果】 ヒートシンク１１の移動、回転を所定量に抑
えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、パワー半導体装置を搭
載した混成集積回路実装基板に関するものである。
載した混成集積回路実装基板に関するものである。
【０００２】
【従来の技術】図７にパワー半導体装置を搭載した混成
集積回路実装基板の一例を示す。図７は混成集積回路実
装基板の断面図である。図７で、混成集積回路実装基板
は、放熱性向上のため、Al、Fe等の金属基板２上に絶縁
層３を形成し、この絶縁層３上に回路パターン４を形成
し、さらにその絶縁層３上に、上層基板５を積層して一
体化した絶縁基板１に部品を実装してワイヤボンディン
グ接続を施したものである。絶縁層３上に形成された回
路パターンまたは上層基板５上に形成された回路パター
ン６上には抵抗、コンデンサ等のチップ部品７、パワー
半導体装置８、制御用IC９等の回路部品が実装されてい
る。 パワー半導体装置８または制御用IC９と上層基板
上に形成された回路パターン６間、または、絶縁層３上
に形成された回路パターン４とパワー半導体装置８の電
気的接続にはアルミ線１０をワイヤボンディングして行
っている。パワー半導体装置８はヒートシンク１１上に
搭載され、露出した回路パターン４上に半田１２を介し
て実装されている。同様に、チップ部品７、パワー半導
体装置８、制御用IC９等の回路部品が半田１３を介して
上層基板５上に形成された回路パターン６上に接合され
ている。半田１２または半田１３はペースト状の半田
で、予め印刷により回路パターン４または回路パターン
６上に供給されていた。
集積回路実装基板の一例を示す。図７は混成集積回路実
装基板の断面図である。図７で、混成集積回路実装基板
は、放熱性向上のため、Al、Fe等の金属基板２上に絶縁
層３を形成し、この絶縁層３上に回路パターン４を形成
し、さらにその絶縁層３上に、上層基板５を積層して一
体化した絶縁基板１に部品を実装してワイヤボンディン
グ接続を施したものである。絶縁層３上に形成された回
路パターンまたは上層基板５上に形成された回路パター
ン６上には抵抗、コンデンサ等のチップ部品７、パワー
半導体装置８、制御用IC９等の回路部品が実装されてい
る。 パワー半導体装置８または制御用IC９と上層基板
上に形成された回路パターン６間、または、絶縁層３上
に形成された回路パターン４とパワー半導体装置８の電
気的接続にはアルミ線１０をワイヤボンディングして行
っている。パワー半導体装置８はヒートシンク１１上に
搭載され、露出した回路パターン４上に半田１２を介し
て実装されている。同様に、チップ部品７、パワー半導
体装置８、制御用IC９等の回路部品が半田１３を介して
上層基板５上に形成された回路パターン６上に接合され
ている。半田１２または半田１３はペースト状の半田
で、予め印刷により回路パターン４または回路パターン
６上に供給されていた。
【０００３】
【発明が解決しようとする課題】ところが、ヒートシン
ク１１と回路パターン４とを半田１２を介して接合する
場合、露出した回路パターン４のヒートシンク実装部分
（以後、ランドとする）に、印刷法によりペースト状の
半田１２を供給するが、この時の半田１２の厚みを 0.2
〜0.4mm とし、IR、IP等のリフローソルダリングを行っ
た後の半田厚を約0.08〜0.15mm程度確保しなければなら
ないが、段差のある基板上にへ印刷するため、高度な印
刷技術が必要で容易ではなく、特殊な半田メタルマスク
を用いるなどしなければならなかった。半田メタルマス
クは、平板状のマスクにハーフエッチングまたはプレス
等を施して、積層基板の段差形状に合わせて、凹凸を形
成したもので、材質はCu、SUS 等が用いられる。しか
し、このような対策を行っても、所望の半田厚の確保は
困難で、微細パターンには対応しきれないという問題点
があった。
ク１１と回路パターン４とを半田１２を介して接合する
場合、露出した回路パターン４のヒートシンク実装部分
（以後、ランドとする）に、印刷法によりペースト状の
半田１２を供給するが、この時の半田１２の厚みを 0.2
〜0.4mm とし、IR、IP等のリフローソルダリングを行っ
た後の半田厚を約0.08〜0.15mm程度確保しなければなら
ないが、段差のある基板上にへ印刷するため、高度な印
刷技術が必要で容易ではなく、特殊な半田メタルマスク
を用いるなどしなければならなかった。半田メタルマス
クは、平板状のマスクにハーフエッチングまたはプレス
等を施して、積層基板の段差形状に合わせて、凹凸を形
成したもので、材質はCu、SUS 等が用いられる。しか
し、このような対策を行っても、所望の半田厚の確保は
困難で、微細パターンには対応しきれないという問題点
があった。
【０００４】また、部品マウント工程では、ヒートシン
ク１１を回路パターン４のランド上に印刷されたペース
ト上の半田１２上へ位置合わせして配置するが、この時
の位置合わせ精度としては、およそ± 0.1mm以下の高精
度が必要であり、高価な異形部品搭載機（マウンタ）を
用いる必要があった。さらに、次工程のリフロー半田付
け工程で、溶融した半田１２上にヒートシンク１１が浮
いている状態の時、ヒートシンク１１が回転したり、位
置がずれたり傾斜した状態で固着してしまうという問題
点があった。
ク１１を回路パターン４のランド上に印刷されたペース
ト上の半田１２上へ位置合わせして配置するが、この時
の位置合わせ精度としては、およそ± 0.1mm以下の高精
度が必要であり、高価な異形部品搭載機（マウンタ）を
用いる必要があった。さらに、次工程のリフロー半田付
け工程で、溶融した半田１２上にヒートシンク１１が浮
いている状態の時、ヒートシンク１１が回転したり、位
置がずれたり傾斜した状態で固着してしまうという問題
点があった。
【０００５】ヒートシンク１１に搭載されたパワー半導
体装置８は、回路パターン４または回路パターン６とア
ルミ線１０でワイヤボンディング接続されるのである
が、そのワイヤボンダーのパターン認識精度において、
ダイ付け精度すなわちヒートシンク１１のマウントの位
置ずれ許容値が一般に± 0.9mmで、ヒートシンク１１の
回転許容値が±10°、また、ヒートシンク１１上のパワ
ー半導体装置８の傾き許容値が水平より±2 °以下であ
り、これらの許容値内に納まるよう、ヒートシンク１１
を回路パターン４のパッド上にマウントして固着するの
は非常に困難であった。
体装置８は、回路パターン４または回路パターン６とア
ルミ線１０でワイヤボンディング接続されるのである
が、そのワイヤボンダーのパターン認識精度において、
ダイ付け精度すなわちヒートシンク１１のマウントの位
置ずれ許容値が一般に± 0.9mmで、ヒートシンク１１の
回転許容値が±10°、また、ヒートシンク１１上のパワ
ー半導体装置８の傾き許容値が水平より±2 °以下であ
り、これらの許容値内に納まるよう、ヒートシンク１１
を回路パターン４のパッド上にマウントして固着するの
は非常に困難であった。
【０００６】さらに、回路パターン４の隣接するパッド
間距離が小さい（約 0.5mm以下）場合、半田１２がその
隣接するパッド間にあるソルダーレジスタ厚（約 10 〜
20mm）を飛び越えて、ブリッジを形成してしまうという
問題点があった。
間距離が小さい（約 0.5mm以下）場合、半田１２がその
隣接するパッド間にあるソルダーレジスタ厚（約 10 〜
20mm）を飛び越えて、ブリッジを形成してしまうという
問題点があった。
【０００７】本発明は上記課題に鑑みなされたもので、
その目的とするところは、パワー半導体装置を搭載した
ヒートシンクの実装を容易にすると共に、ヒートシンク
上のパワー半導体装置の傾きまたは位置ずれを小さくす
ることによって、ワイヤボンディング認識不良、ボンデ
ィング不良を低減できる、信頼性及び歩留りの高い混成
集積回路実装基板の構造及びその部品実装方法を提供す
ることにある。
その目的とするところは、パワー半導体装置を搭載した
ヒートシンクの実装を容易にすると共に、ヒートシンク
上のパワー半導体装置の傾きまたは位置ずれを小さくす
ることによって、ワイヤボンディング認識不良、ボンデ
ィング不良を低減できる、信頼性及び歩留りの高い混成
集積回路実装基板の構造及びその部品実装方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の混成集積回路実装基板は、良熱伝導
性基板上に絶縁層を介して上層基板を積層一体化した絶
縁基板上にヒートシンクを介してパワー半導体装置を実
装した混成集積回路実装基板において、前記絶縁層上に
形成した回路パターンが前記上層基板の局所的に欠落し
た欠落部から一部露出し、前記上層基板に形成された、
ヒートシンクの略外形寸法の開口部に前記ヒートシンク
が挿入されて前記開口部の底部の回路パターンと接合さ
れると共に、前記欠落部から露出した前記回路パターン
または前記上層基板上に形成された回路パターンと前記
パワー半導体装置がボンディングワイヤにて接続されて
いることを特徴とするものである。
め、請求項１記載の混成集積回路実装基板は、良熱伝導
性基板上に絶縁層を介して上層基板を積層一体化した絶
縁基板上にヒートシンクを介してパワー半導体装置を実
装した混成集積回路実装基板において、前記絶縁層上に
形成した回路パターンが前記上層基板の局所的に欠落し
た欠落部から一部露出し、前記上層基板に形成された、
ヒートシンクの略外形寸法の開口部に前記ヒートシンク
が挿入されて前記開口部の底部の回路パターンと接合さ
れると共に、前記欠落部から露出した前記回路パターン
または前記上層基板上に形成された回路パターンと前記
パワー半導体装置がボンディングワイヤにて接続されて
いることを特徴とするものである。
【０００９】また、請求項２記載の混成集積回路実装基
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部に板状または固形
状の半田を挿入する工程と、その板状半田上に前記ヒー
トシンクを配置した後、加熱して前記ヒートシンクと前
記絶縁層上に形成された回路パターンを接合する工程と
を含むことを特徴とするものである。
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部に板状または固形
状の半田を挿入する工程と、その板状半田上に前記ヒー
トシンクを配置した後、加熱して前記ヒートシンクと前
記絶縁層上に形成された回路パターンを接合する工程と
を含むことを特徴とするものである。
【００１０】また、請求項３記載の混成集積回路実装基
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記ヒートシンクの底面また
は前記絶縁層上に形成された回路パターンのヒートシン
ク実装位置に半田クラッド層を形成する工程と、前記ヒ
ートシンク実装位置に前記ヒートシンクを配置する工程
と、加熱して前記ヒートシンクと前記絶縁層上に形成さ
れた回路パターンを接合する工程と混成集積回路実装基
板を含むことを特徴とするものである。
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記ヒートシンクの底面また
は前記絶縁層上に形成された回路パターンのヒートシン
ク実装位置に半田クラッド層を形成する工程と、前記ヒ
ートシンク実装位置に前記ヒートシンクを配置する工程
と、加熱して前記ヒートシンクと前記絶縁層上に形成さ
れた回路パターンを接合する工程と混成集積回路実装基
板を含むことを特徴とするものである。
【００１１】また、請求項４記載の混成集積回路実装基
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部の底部の前記回路
パターン上に所定量のペースト状の半田をディスペンサ
で供給する工程と、そのペースト状の半田上に前記ヒー
トシンクを配置した後、加熱して前記ヒートシンクと前
記絶縁層上に形成された前記回路パターンを接合する工
程とを含むことを特徴とするものである。
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部の底部の前記回路
パターン上に所定量のペースト状の半田をディスペンサ
で供給する工程と、そのペースト状の半田上に前記ヒー
トシンクを配置した後、加熱して前記ヒートシンクと前
記絶縁層上に形成された前記回路パターンを接合する工
程とを含むことを特徴とするものである。
【００１２】また、請求項５記載の混成集積回路実装基
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部の底部の前記回路
パターン上に、導電性接合材料を供給する工程と、その
導電性接合材料上に前記ヒートシンクを配置した後、前
記ヒートシンクと前記絶縁層上に形成された前記回路パ
ターンを接合する工程とを含むことを特徴とするもので
ある。
板の部品実装方法は、請求項１記載の混成集積回路実装
基板の製造方法であって、前記開口部の底部の前記回路
パターン上に、導電性接合材料を供給する工程と、その
導電性接合材料上に前記ヒートシンクを配置した後、前
記ヒートシンクと前記絶縁層上に形成された前記回路パ
ターンを接合する工程とを含むことを特徴とするもので
ある。
【００１３】
【作用】本発明の混成集積回路実装基板は、良熱伝導性
基板上に絶縁層を介して上層基板を積層し一体化した絶
縁基板上に部品を実装しワイヤボンディング接続を施し
たもので、上層基板には、その内部にヒートシンクを配
置する開口部が形成されており、この開口部がヒートシ
ンクを位置決めする働きをする。また、上層基板に形成
された欠落部から絶縁層上に形成された回路パターンが
一部露出するので、絶縁層上に形成された回路パターン
とヒートシンク上に実装されたパワー半導体装置をボン
ディングワイヤで接続することができる。
基板上に絶縁層を介して上層基板を積層し一体化した絶
縁基板上に部品を実装しワイヤボンディング接続を施し
たもので、上層基板には、その内部にヒートシンクを配
置する開口部が形成されており、この開口部がヒートシ
ンクを位置決めする働きをする。また、上層基板に形成
された欠落部から絶縁層上に形成された回路パターンが
一部露出するので、絶縁層上に形成された回路パターン
とヒートシンク上に実装されたパワー半導体装置をボン
ディングワイヤで接続することができる。
【００１４】
【実施例】本発明に係る混成集積回路実装基板の一実施
例を図１に基づいて説明する。図１は混成集積回路実装
基板の断面図である。但し、図７に示した従来例と同等
構成については同符号を付すこととする。図１で、良熱
伝導性基板である金属基板２上に絶縁層３を形成し、そ
の上部にCu等の金属導体である回路パターン３が設けら
れている。絶縁層３上には上層基板５が接着剤で張り合
わせられており一体化されて絶縁基板１を構成してい
る。絶縁層３上に形成された回路パターン４上には、チ
ップ状の発熱量の大きいパワー半導体装置８がヒートシ
ンク１１を介して半田ダイボンドされている。また、上
層基板５上には回路パターン６が形成されており、その
回路パターン６上に、抵抗、コンデンサ等のチップ部品
７、または、制御IC９が半田ダイボンドされている。
例を図１に基づいて説明する。図１は混成集積回路実装
基板の断面図である。但し、図７に示した従来例と同等
構成については同符号を付すこととする。図１で、良熱
伝導性基板である金属基板２上に絶縁層３を形成し、そ
の上部にCu等の金属導体である回路パターン３が設けら
れている。絶縁層３上には上層基板５が接着剤で張り合
わせられており一体化されて絶縁基板１を構成してい
る。絶縁層３上に形成された回路パターン４上には、チ
ップ状の発熱量の大きいパワー半導体装置８がヒートシ
ンク１１を介して半田ダイボンドされている。また、上
層基板５上には回路パターン６が形成されており、その
回路パターン６上に、抵抗、コンデンサ等のチップ部品
７、または、制御IC９が半田ダイボンドされている。
【００１５】一般に回路パターン４上には、金属基板２
に近接していることからパワー系のパワー半導体装置８
が実装され、回路パターン６上にはパワー半導体装置８
を制御するための制御系の部品が搭載される。回路パタ
ーン４上のヒートシンク１１を実装する部分（パッド）
が露出されるように、上層基板５には裏面まで貫通した
開口部５ａが設けられている。この開口部５ａの寸法は
略ヒートシンク１１の外形寸法に所定のクリアランスを
加えた寸法に設定されている。例えば、ヒートシンク１
１の外形寸法を 7mm角× 1mm厚とすると、開口部５ａの
寸法は、 7.2mm角程度とすればよい。また、回路パター
ン４のパッドも 7.2mm角程度に形成しておく。また、絶
縁層３の厚みは0.1 〜0.2 mm程度で、金属基板２（材料
はAl、Cu、Fe等）の厚みは1 〜5mm が一般的である。
に近接していることからパワー系のパワー半導体装置８
が実装され、回路パターン６上にはパワー半導体装置８
を制御するための制御系の部品が搭載される。回路パタ
ーン４上のヒートシンク１１を実装する部分（パッド）
が露出されるように、上層基板５には裏面まで貫通した
開口部５ａが設けられている。この開口部５ａの寸法は
略ヒートシンク１１の外形寸法に所定のクリアランスを
加えた寸法に設定されている。例えば、ヒートシンク１
１の外形寸法を 7mm角× 1mm厚とすると、開口部５ａの
寸法は、 7.2mm角程度とすればよい。また、回路パター
ン４のパッドも 7.2mm角程度に形成しておく。また、絶
縁層３の厚みは0.1 〜0.2 mm程度で、金属基板２（材料
はAl、Cu、Fe等）の厚みは1 〜5mm が一般的である。
【００１６】パワー半導体装置８が搭載されたヒートシ
ンク１１は、上層基板５に形成された開口部５ａ内に挿
入され、半田１２を介して回路パターン４に接合されて
いる。パワー半導体装置８は、回路パターン４または回
路パターン６とアルミ線１０（またはAu、Cu製の線）で
ワイヤボンド接続されるが、回路パターン４と接続する
場合は、上層基板５に形成された欠落部５ｂ（上層基板
５を構成している材料が局所的に欠落している部分）に
露出している回路パターン４の一部（ワイヤボンディン
グセカンドパッド）と接続することによって行われる。
ンク１１は、上層基板５に形成された開口部５ａ内に挿
入され、半田１２を介して回路パターン４に接合されて
いる。パワー半導体装置８は、回路パターン４または回
路パターン６とアルミ線１０（またはAu、Cu製の線）で
ワイヤボンド接続されるが、回路パターン４と接続する
場合は、上層基板５に形成された欠落部５ｂ（上層基板
５を構成している材料が局所的に欠落している部分）に
露出している回路パターン４の一部（ワイヤボンディン
グセカンドパッド）と接続することによって行われる。
【００１７】混成集積回路実装基板の絶縁基板の一実施
例の平面構造を図２に示す。図２は、上面に絶縁層３と
回路パターン４を形成した金属基板２上に、上面に回路
パターン６を形成した上層基板５を重ねて絶縁基板を構
成した状態を示す平面図であり、チップ部品７、パワー
半導体装置８、制御用IC９等の回路部品を実装していな
い状態を示すものである。図２に示すように、上層基板
５には、パワー半導体装置８の略外形寸法に形成された
開口部５ａがパワー半導体装置毎に複数形成されてお
り、その開口部５ａの箇所で回路パターン４の一部（図
示省略）が露出することになる。また、パワー半導体装
置８とアルミ線１０のボンディングワイヤで接続される
回路パターン４の一部が欠落部５ｂの箇所で露出するこ
とになる。また、欠落部５ｂは１ヶ所に設けられてお
り、絶縁層２の連続した領域を露出するように形成され
ている。
例の平面構造を図２に示す。図２は、上面に絶縁層３と
回路パターン４を形成した金属基板２上に、上面に回路
パターン６を形成した上層基板５を重ねて絶縁基板を構
成した状態を示す平面図であり、チップ部品７、パワー
半導体装置８、制御用IC９等の回路部品を実装していな
い状態を示すものである。図２に示すように、上層基板
５には、パワー半導体装置８の略外形寸法に形成された
開口部５ａがパワー半導体装置毎に複数形成されてお
り、その開口部５ａの箇所で回路パターン４の一部（図
示省略）が露出することになる。また、パワー半導体装
置８とアルミ線１０のボンディングワイヤで接続される
回路パターン４の一部が欠落部５ｂの箇所で露出するこ
とになる。また、欠落部５ｂは１ヶ所に設けられてお
り、絶縁層２の連続した領域を露出するように形成され
ている。
【００１８】開口部５ａの形状は図２に示した形状に限
定されず、図３に示すような形状に形成してもよい。図
３に示す上層基板５の異なる実施例では、開口部５ａ
は、個々のパワー半導体装置を位置決めできるように形
成された略四角状の開口部分と、隣接する略四角状の開
口部分間の壁状の部分を一部取り除いて形成された連結
部とで構成された、２つの連続した領域として形成され
ている。 このように、開口部５ａは、ヒートシンク１
１の所定量以上の回転または移動を防止できる形状であ
ればよく、実施例に限定されるものではない。
定されず、図３に示すような形状に形成してもよい。図
３に示す上層基板５の異なる実施例では、開口部５ａ
は、個々のパワー半導体装置を位置決めできるように形
成された略四角状の開口部分と、隣接する略四角状の開
口部分間の壁状の部分を一部取り除いて形成された連結
部とで構成された、２つの連続した領域として形成され
ている。 このように、開口部５ａは、ヒートシンク１
１の所定量以上の回転または移動を防止できる形状であ
ればよく、実施例に限定されるものではない。
【００１９】欠落部５ｂの形状は、図２に示した形状に
限定されず、図４に示すような形状に形成してもよい。
図２に示した上層基板５の実施例で、欠落部５ｂは１つ
の連続した、四方を囲まれた領域として形成されていた
が、図４に示す上層基板５の実施例では、欠落部５ｂの
一方の側面方向が上層基板５の外側に開口すると共に、
開口部５ａとの壁部が部分的に取り除かれて開口部５ａ
と連続した形状に形成されている。
限定されず、図４に示すような形状に形成してもよい。
図２に示した上層基板５の実施例で、欠落部５ｂは１つ
の連続した、四方を囲まれた領域として形成されていた
が、図４に示す上層基板５の実施例では、欠落部５ｂの
一方の側面方向が上層基板５の外側に開口すると共に、
開口部５ａとの壁部が部分的に取り除かれて開口部５ａ
と連続した形状に形成されている。
【００２０】次に、絶縁基板１に部品を実装する方法に
ついて説明する。図５は絶縁基板１の回路パターンのパ
ッド上に半田を供給した状態を示す断面図で、回路パタ
ーン６のパッド上にペースト状の半田１３を印刷し、ヒ
ートシンク１１を搭載するための回路パターン４のラン
ド上に板状半田１４（リボン半田等）を挿入した状態を
示すものである。ここで、板状半田１４を用いずに、図
６に示すように、底面に半田クラッド層１１ａを形成し
たヒートシンク１１を用いるようにしてもよい。また、
半田クラッド層を予め回路パターン４のランド上に形成
しておいてもよい。さらに、ペースト状の半田１２をデ
ィスペンサ等で回路パターン４のランド上に供給してお
いてもよい。
ついて説明する。図５は絶縁基板１の回路パターンのパ
ッド上に半田を供給した状態を示す断面図で、回路パタ
ーン６のパッド上にペースト状の半田１３を印刷し、ヒ
ートシンク１１を搭載するための回路パターン４のラン
ド上に板状半田１４（リボン半田等）を挿入した状態を
示すものである。ここで、板状半田１４を用いずに、図
６に示すように、底面に半田クラッド層１１ａを形成し
たヒートシンク１１を用いるようにしてもよい。また、
半田クラッド層を予め回路パターン４のランド上に形成
しておいてもよい。さらに、ペースト状の半田１２をデ
ィスペンサ等で回路パターン４のランド上に供給してお
いてもよい。
【００２１】以上に説明したように、ランド上に半田を
供給した後、次工程であるマウント工程で部品を実装す
る。回路パターン６上には、抵抗、コンデンサ等のチッ
プ部品７または制御IC９が位置決めされて配置される。
また、パワー半導体装置８が搭載されたヒートシンク１
１を上層基板５に形成された開口部５ａの内部に挿入し
て回路パターン４のランド上に配置する。
供給した後、次工程であるマウント工程で部品を実装す
る。回路パターン６上には、抵抗、コンデンサ等のチッ
プ部品７または制御IC９が位置決めされて配置される。
また、パワー半導体装置８が搭載されたヒートシンク１
１を上層基板５に形成された開口部５ａの内部に挿入し
て回路パターン４のランド上に配置する。
【００２２】さらに、次工程のリフロー半田付け工程で
は、半田を溶融、固着させて、実装部品と回路パターン
４または回路パターン６を接続した後、ワイヤボンディ
ング工程で、制御IC９またはパワー半導体装置８と、回
路パターン４または回路パターン６をアルミ線１０等に
よりワイヤボンディング接続する。
は、半田を溶融、固着させて、実装部品と回路パターン
４または回路パターン６を接続した後、ワイヤボンディ
ング工程で、制御IC９またはパワー半導体装置８と、回
路パターン４または回路パターン６をアルミ線１０等に
よりワイヤボンディング接続する。
【００２３】なお、ヒートシンクと回路パターンとを半
田１２ではなく、導電性接着剤またはろう材等の導電性
接合材料を用いて接合するように構成してもよい。ま
た、開口部または欠落部の形状、基板等の寸法は実施例
に限定されない。さらに、実施例では、チップ部品また
は制御IC等の部品は上層基板基板上に配置されていた
が、絶縁層上に形成された回路パターン上にも実装する
こととしてもよい。
田１２ではなく、導電性接着剤またはろう材等の導電性
接合材料を用いて接合するように構成してもよい。ま
た、開口部または欠落部の形状、基板等の寸法は実施例
に限定されない。さらに、実施例では、チップ部品また
は制御IC等の部品は上層基板基板上に配置されていた
が、絶縁層上に形成された回路パターン上にも実装する
こととしてもよい。
【００２４】
【発明の効果】以上のように、請求項１記載の混成集積
回路実装基板によれば、リフロー半田付け工程で、ヒー
トシンクの移動または回転を抑えることができるので、
ワイヤボンディング認識不良またはボンディング不良の
低減、歩留り向上、信頼性向上を図ることができる。ま
た、開口部に板状半田を挿入したり、所定量のペースト
状の半田をディスペンサで供給することにより、ヒート
シンクと回路パターンのパッドとを接続する半田量の管
理が容易となり、従来の印刷法では困難であった十分な
半田厚みを確保することができる。これは、上層基板の
開口部へ挿入する板状または固形状の半田の厚みを大き
くしておく（例えば、約 0.3mm程度）ことで達成でき
る。
回路実装基板によれば、リフロー半田付け工程で、ヒー
トシンクの移動または回転を抑えることができるので、
ワイヤボンディング認識不良またはボンディング不良の
低減、歩留り向上、信頼性向上を図ることができる。ま
た、開口部に板状半田を挿入したり、所定量のペースト
状の半田をディスペンサで供給することにより、ヒート
シンクと回路パターンのパッドとを接続する半田量の管
理が容易となり、従来の印刷法では困難であった十分な
半田厚みを確保することができる。これは、上層基板の
開口部へ挿入する板状または固形状の半田の厚みを大き
くしておく（例えば、約 0.3mm程度）ことで達成でき
る。
【００２５】また、請求項２記載の混成集積回路実装基
板の部品実装方法は、上層基板に形成された開口部へ、
板状または固形状の半田を挿入し、さらに開口部へヒー
トシンクを挿入するだけでマウントが終了し、その後、
他の部品（制御IC、抵抗、コンデンサ等）と共に一括リ
フローして実装することができるので工程が非常に簡素
化されると共に、半田またはヒートシンクの位置決め配
置が容易となる。さらに、隣接する回路パターン間のブ
リッジの発生を防止することができる。
板の部品実装方法は、上層基板に形成された開口部へ、
板状または固形状の半田を挿入し、さらに開口部へヒー
トシンクを挿入するだけでマウントが終了し、その後、
他の部品（制御IC、抵抗、コンデンサ等）と共に一括リ
フローして実装することができるので工程が非常に簡素
化されると共に、半田またはヒートシンクの位置決め配
置が容易となる。さらに、隣接する回路パターン間のブ
リッジの発生を防止することができる。
【００２６】請求項３記載の混成集積回路実装基板の部
品実装方法は、ヒートシンクの底面または絶縁層上に形
成された回路パターンのヒートシンク実装位置に半田ク
ラッド層を形成し、ヒートシンクを開口部に挿入した
後、他の部品（制御IC、抵抗、コンデンサ等）と共に一
括リフローして実装することができるので工程が非常に
簡素化されると共に、半田またはヒートシンクの位置決
め配置が容易となる。さらに、隣接する回路パターン間
のブリッジの発生を防止することができる。
品実装方法は、ヒートシンクの底面または絶縁層上に形
成された回路パターンのヒートシンク実装位置に半田ク
ラッド層を形成し、ヒートシンクを開口部に挿入した
後、他の部品（制御IC、抵抗、コンデンサ等）と共に一
括リフローして実装することができるので工程が非常に
簡素化されると共に、半田またはヒートシンクの位置決
め配置が容易となる。さらに、隣接する回路パターン間
のブリッジの発生を防止することができる。
【００２７】請求項４記載の混成集積回路実装基板の部
品実装方法は、開口部の底部の回路パターン上に所定量
のペースト状の半田ディスペンサで供給し、ヒートシン
クを開口部に挿入した後、他の部品（制御IC、抵抗、コ
ンデンサ等）と共に一括リフローして実装することがで
きるので工程が非常に簡素化されると共に、半田または
ヒートシンクの位置決め配置が容易となる。さらに、隣
接する回路パターン間のブリッジの発生を防止すること
ができる。
品実装方法は、開口部の底部の回路パターン上に所定量
のペースト状の半田ディスペンサで供給し、ヒートシン
クを開口部に挿入した後、他の部品（制御IC、抵抗、コ
ンデンサ等）と共に一括リフローして実装することがで
きるので工程が非常に簡素化されると共に、半田または
ヒートシンクの位置決め配置が容易となる。さらに、隣
接する回路パターン間のブリッジの発生を防止すること
ができる。
【００２８】請求項５記載の混成集積回路実装基板の部
品実装方法は、開口部の底部の回路パターン上に導電性
接合材料を供給し、ヒートシンクを開口部に挿入した
後、他の部品（制御IC、抵抗、コンデンサ等）と共に一
括リフローして実装することができるので工程が非常に
簡素化されると共に、半田またはヒートシンクの位置決
め配置が容易となる。さらに、隣接する回路パターン間
のブリッジの発生を防止することができる。
品実装方法は、開口部の底部の回路パターン上に導電性
接合材料を供給し、ヒートシンクを開口部に挿入した
後、他の部品（制御IC、抵抗、コンデンサ等）と共に一
括リフローして実装することができるので工程が非常に
簡素化されると共に、半田またはヒートシンクの位置決
め配置が容易となる。さらに、隣接する回路パターン間
のブリッジの発生を防止することができる。
【図１】本発明の混成集積回路実装基板の一実施例を示
す断面図である。
す断面図である。
【図２】本発明の混成集積回路実装基板の絶縁基板の一
実施例を示す平面図である。
実施例を示す平面図である。
【図３】上層基板の異なる実施例を示す平面図である。
【図４】上層基板のさらに異なる実施例を示す平面図で
ある。
ある。
【図５】本発明の絶縁基板の一実施例で、回路パターン
のパッド上に半田を供給した状態を示す断面図である。
のパッド上に半田を供給した状態を示す断面図である。
【図６】ヒートシンクの一実施例を示す側面図である。
【図７】従来の混成集積回路実装基板の一例を示す断面
図である。
図である。
１ 絶縁基板 ２ 金属基板（良熱伝導性基板） ３ 絶縁層 ４ 回路パターン ５ 上層基板 ５ａ 開口部 ５ｂ 欠落部 ６ 回路パターン ８ パワー半導体装置 １０ アルミ線（ボンディングワイヤ） １１ ヒートシンク １１ａ 半田クラッド層 １２ 半田，導電性接合材料 １３ 半田
Claims (5)
- 【請求項１】 良熱伝導性基板上に絶縁層を介して上層
基板を積層一体化した絶縁基板上にヒートシンクを介し
てパワー半導体装置を実装した混成集積回路実装基板に
おいて、前記絶縁層上に形成した回路パターンが前記上
層基板の局所的に欠落した欠落部から一部露出し、前記
上層基板に形成された、ヒートシンクの略外形寸法の開
口部に前記ヒートシンクが挿入されて前記開口部の底部
の回路パターンと接合されると共に、前記欠落部から露
出した前記回路パターンまたは前記上層基板上に形成さ
れた回路パターンと前記パワー半導体装置がボンディン
グワイヤにて接続されていることを特徴とする混成集積
回路実装基板。 - 【請求項２】 前記開口部に板状または固形状の半田を
挿入する工程と、その板状半田上に前記ヒートシンクを
配置した後、加熱して前記ヒートシンクと前記絶縁層上
に形成された回路パターンを接合する工程とを含むこと
を特徴とする請求項１記載の混成集積回路実装基板の部
品実装方法。 - 【請求項３】 前記ヒートシンクの底面または前記絶縁
層上に形成された回路パターンのヒートシンク実装位置
に半田クラッド層を形成する工程と、前記ヒートシンク
実装位置に前記ヒートシンクを配置する工程と、加熱し
て前記ヒートシンクと前記絶縁層上に形成された回路パ
ターンを接合する工程と混成集積回路実装基板を含むこ
とを特徴とする請求項１記載の混成集積回路実装基板の
部品実装方法。 - 【請求項４】 前記開口部の底部の前記回路パターン上
に所定量のペースト状の半田をディスペンサで供給する
工程と、そのペースト状の半田上に前記ヒートシンクを
配置した後、加熱して前記ヒートシンクと前記絶縁層上
に形成された前記回路パターンを接合する工程とを含む
ことを特徴とする請求項１記載の混成集積回路実装基板
の部品実装方法。 - 【請求項５】 前記開口部の底部の前記回路パターン上
に、導電性接合材料を供給する工程と、その導電性接合
材料上に前記ヒートシンクを配置した後、前記ヒートシ
ンクと前記絶縁層上に形成された前記回路パターンを接
合する工程とを含むことを特徴とする請求項１記載の混
成集積回路実装基板の部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8934494A JPH07297363A (ja) | 1994-04-27 | 1994-04-27 | 混成集積回路実装基板及びその部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8934494A JPH07297363A (ja) | 1994-04-27 | 1994-04-27 | 混成集積回路実装基板及びその部品実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297363A true JPH07297363A (ja) | 1995-11-10 |
Family
ID=13968093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8934494A Withdrawn JPH07297363A (ja) | 1994-04-27 | 1994-04-27 | 混成集積回路実装基板及びその部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562453B1 (ko) * | 2000-02-15 | 2006-03-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치의 제조 방법 |
| US7362576B2 (en) | 2002-01-10 | 2008-04-22 | Hitachi, Ltd. | Radio frequency module |
-
1994
- 1994-04-27 JP JP8934494A patent/JPH07297363A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562453B1 (ko) * | 2000-02-15 | 2006-03-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치의 제조 방법 |
| US7362576B2 (en) | 2002-01-10 | 2008-04-22 | Hitachi, Ltd. | Radio frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
| US20020029905A1 (en) | Method for manufacturing modular board | |
| US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
| JPH0258793B2 (ja) | ||
| JPH07297363A (ja) | 混成集積回路実装基板及びその部品実装方法 | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| JPH11214819A (ja) | 配線板及びその製造方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JPH09214095A (ja) | 基板および回路モジュールおよび回路モジュールの製造方法 | |
| JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2002184791A (ja) | 半導体デバイス | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS59215759A (ja) | 半導体装置 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JP2004056065A (ja) | 電子基板の製造方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| JPH0432785Y2 (ja) | ||
| JP2002134652A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |