KR100562453B1 - 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100562453B1
KR100562453B1 KR1020010007235A KR20010007235A KR100562453B1 KR 100562453 B1 KR100562453 B1 KR 100562453B1 KR 1020010007235 A KR1020010007235 A KR 1020010007235A KR 20010007235 A KR20010007235 A KR 20010007235A KR 100562453 B1 KR100562453 B1 KR 100562453B1
Authority
KR
South Korea
Prior art keywords
semiconductor
wiring board
solder
semiconductor pellet
wiring
Prior art date
Application number
KR1020010007235A
Other languages
English (en)
Other versions
KR20010082623A (ko
Inventor
이다쯔또무
이시즈아끼오
하시즈메마사까즈
하기와라이사오
시오까와요시노리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히타치 토부 세미콘덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히타치 토부 세미콘덕터 가부시키가이샤 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010082623A publication Critical patent/KR20010082623A/ko
Application granted granted Critical
Publication of KR100562453B1 publication Critical patent/KR100562453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

칩 부품과 베어 칩 실장되는 반도체 펠릿을 배선 기판 상에 배치한 후, 땜납 접속에 의해서 상기 칩 부품 및 상기 반도체 펠릿을 실장함으로써 조립되는 고주파 모듈의 제조 방법에 있어서, 리플로우용 땜납을 가열 용융한 본 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 채 히트 블록으로부터 상기 배선 기판을 이탈시켜 땜납 접속부를 냉각함으로써, 상기 땜납 접속부에서의 보이드의 발생을 막아 상기 땜납 접속부의 접속 신뢰성을 향상시킴과 동시에, 상기 반도체 펠릿의 상기 배선 기판에 대한 부착 수평도의 향상을 도모한다.
칩 부품, 반도체 펠릿, 리플로우용 땜납, 땜납 접속부, 고주파 모듈, 배선 기판,

Description

반도체 집적 회로 장치의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
도 1은 본 발명의 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 고주파 모듈의 구조의 실시의 형태의 일례를 나타내는 도면으로, (a)는 사시도, (b)는 단면도.
도 2는 도 1에 도시하는 고주파 모듈의 구조를 나타내는 저면도.
도 3은 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에서 이용되는 리플로우 장치의 구조의 실시의 형태의 일례를 도시하는 구성 개념도.
도 4는 도 3에 도시하는 리플로우 장치에 있어서의 히트 블록부의 구성의 일례를 도시하는 블록 구성도.
도 5는 도 3에 도시하는 리플로우 장치에 있어서의 가압 기구의 구성의 일례를 도시하는 사시도.
도 6은 도 5에 도시하는 가압 기구에 있어서의 검산(劍山) 지그의 구조의 일례를 나타내는 도면으로, (a)는 푸시핀의 측면도, (b)는 검산 지그의 단면도.
도 7은 도 6에 도시하는 검산 지그에 있어서의 푸시핀의 지지 구조와 에어 분출 상태의 일례를 도시하는 확대 부분 단면도.
도 8은 도 1에 도시하는 고주파 모듈의 제조 방법에 있어서의 조립 순서의 일례를 도시하는 제조 프로세스 플로우도.
도 9의 (a), (b), (c), (d), (e), (f), (g), (h), (i)는 도 8에 도시하는 주요 공정에 대응한 배선 기판 및 고주파 모듈의 구조의 일례를 도시하는 단면도, 측면도 및 사시도.
도 10은 도 1에 도시하는 고주파 모듈의 제조 시에 이용되는 기판과 그 부품 탑재 상태의 구조의 일례를 나타내는 도면으로, (a)는 다수개가 부착된 기판의 사시도, (b)는 배선 기판의 사시도, (c)는 배선 기판의 평면도, (d)는 부품 탑재 상태를 도시하는 부분 단면도.
도 11의 (a), (b), (c), (d)는 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에 있어서의 땜납 접속 방법의 실시의 형태의 일례를 도시하는 부분 단면도.
도 12의 (a), (b), (c), (d), (e)는 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에 있어서의 땜납 접속 방법의 실시의 형태의 일례를 도시하는 부분 단면도.
도 13은 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에서의 반도체 펠릿 가압 상태의 일례를 도시하는 개념도.
도 14는 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에 있어서의 반도체 펠릿 가압 후의 냉각 상태의 일례를 도시하는 개념도.
도 15는 본 발명의 반도체 집적 회로 장치의 제조 방법에 있어서의 리플로우 공정 후의 부품 탑재 상태의 일례를 도시하는 확대 부분 단면도.
도 16은 본 발명의 반도체 집적 회로 장치의 제조 방법의 리플로우 공정에서의 땜납 이물질 흡인 상태의 일례를 나타내는 도면으로, (a)는 그 구성 개념도, (b)는 (a)의 A-A 선을 따른 부분 단면도.
도 17은 본 발명에 의한 다른 실시 형태의 반도체 집적 회로 장치의 제조 방법에 의해 조립된 고주파 모듈의 구조를 나타내는 부분 단면도.
<도면의 주요 부분에 대한 간단한 설명>
1 : 고주파 모듈
2 : 배선 기판
3 : 주벽
4 : 캡
5 : 외부 단자
6 : 입력 단자
7, 8, 11, 12 : 그라운드 단자
9 : 게이트 바이어스 단자
10 : 출력 단자
13 : 전원 단자
16 : 걸림부
17 : 훅 지지아암
18 : 훅 갈고리
19 : 훅
20 : 관통 구멍
본 발명은, 반도체 제조 기술에 관한 것으로, 특히, 고주파 모듈 (고주파 전력 증폭 장치)의 조립에 있어서의 반도체 펠릿 탑재 시의 땜납 접속에 적용하기 유효한 기술에 관한 것이다.
반도체 펠릿을 기판에 탑재할 때의 땜납 접속 방법으로서는, 예를 들면, 특개평11-121921호 공보 (마치다 등)에 그 기술이 기재되어 있고, 거기에는, 리플로우시간 (땜납 접속시간)에, 반도체 펠릿이 탑재된 기판의 이면측을 검산(劍山)형 핀에 의해서 지지하는 기술이 기재되어 있다.
또한, 칩 컨덴서나 칩 저항 등의 표면실장형 전자 부품과, 베어칩 실장용의 반도체 펠릿이 배선 기판에 탑재되어 조립되는 반도체 집적 회로 장치로서, 고주파 모듈 (RF 모듈이라고도 한다)로 불리는 고주파 전력 증폭 장치가 알려져 있다.
그런데, 고주파 모듈의 조립에 있어서의 전자 부품과 반도체 펠릿의 배선 기판에의 리플로우 실장에서는, 반도체 펠릿의 땜납 접속부에 보이드가 발생하여, 그 결과, 땜납 접속불량에 이르게 되는 문제가 있다.
또한, 땜납 접속시에 반도체 펠릿이 기울어 부착되고, 그 결과, 반도체 펠릿의 표면 전극인 패드의 높이가 불균일하게 되어, 와이어 본딩 시의 본딩 불량을 야기하는 것이 문제가 된다.
본 발명의 목적은, 땜납 접속부에 형성되는 보이드를 제거하여 땜납 접속부의 접속 신뢰성의 향상을 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 반도체 펠릿의 배선 기판에 대한 부착 수평도의 향상을 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 용융에 의해서 비산한 땜납 이물질을 제거하여 와이어 본딩에의 악영향을 방지하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 반도체 펠릿과 표면실장형 전자 부품을 일괄 리플로우하여 반도체 집적 회로 장치에 관한 열스트레스를 저감하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 반도체 펠릿과 표면실장형 전자 부품을 일괄 리플로우하여 리플로우 공정의 간략화를 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 반도체 집적 회로 장치의 제조 방법은, 배선 기판과 표면실장형 전자 부품 및 베어칩 실장되는 반도체 펠릿을 땜납 접속하여 상기 전자 부품 및 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 것으로, 상기 배선 기판 상에 상기 전자 부품 및 상기 반도체 펠릿을 배치하는 공정과, 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 배선 기판의 사이에 배치된 접속용 땜납을 가열 용융하는 공정과, 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 반도체 펠릿을 상기 땜납 접속하는 공정을 갖는 것이다.
본 발명에 따르면, 반도체 펠릿을 배선 기판에 대하여 가압한 상태에서 땜납 접속부를 냉각함으로써, 땜납 접속부를 단단히 누른 상태에서 냉각할 수가 있다.
따라서, 땜납 접속부에서의 보이드의 발생을 방지할 수 있고, 그 결과, 땜납 접속부의 접속 신뢰성을 향상시킬 수 있다.
또한, 반도체 펠릿을 배선 기판에 대하여 가압한 상태에서 땜납 접속부를 냉각함으로써, 반도체 펠릿을 배선 기판에 대하여 수평으로 부착할 수 있어, 그 결과, 반도체 펠릿의 부착 수평도를 향상할 수 있다.
따라서, 와이어 본딩 시의 본딩 정밀도를 향상할 수 있고, 그 결과, 본딩 불량을 저감할 수 있다.
또한, 가열부에서, 반도체 펠릿을 배선 기판에 대하여 가압한 상태에서 땜납 접속부를 냉각함으로써, 가열한 그 장소에서 땜납 접속부를 냉각할 수가 있고, 이에 따라, 냉각 영역을 적게 할 수 있다.
그 결과, 리플로우 장치의 크기를 컴팩트하게 할 수 있고, 이에 따라, 공간 절약화를 도모할 수 있다.
또한, 본 발명의 반도체 집적 회로 장치의 제조 방법은, 배선 기판과 표면실장형 전자 부품 및 베어 칩 실장되는 반도체 펠릿을 땜납 접속하여 상기 전자 부품 및 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 것으로, 상기 배선 기판 상에 상기 전자 부품 및 상기 반도체 펠릿을 배치하는 공정과, 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 배선 기판의 사이에 배치된 접속용 땜납을 가열 용융하여, 이 가열 용융중에 상기 가압의 양을 변화시키는 공정과, 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 반도체 펠릿을 상기 땜납 접속하는 공정을 갖는 것이다.
본 발명에 따르면, 가열 용융중에 반도체 펠릿에 의한 가압량을 변화시키는 것에 의해, 용융중의 땜납 접속부에 걸리는 압력이 변화하기 때문에, 이에 따라, 땜납 접속부에 형성된 보이드의 공기에 운동 에너지를 제공할 수 있다.
그 결과, 보이드의 공기의 운동 에너지가 활성화되고, 또한 땜납 접속부가 가압됨으로써, 보이드를 외부에 압출할 수 있다.
따라서, 땜납 접속부의 보이드를 제거할 수가 있고, 그 결과, 땜납 접속부의 접속 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 반도체 집적 회로 장치의 제조 방법은, 배선 기판과 표면실장형 전자 부품 및 베어 칩 실장되는 반도체 펠릿을 땜납 접속하여 상기 전자 부품 및 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 것으로, 상기 배선 기판 상에 상기 전자 부품 및 상기 반도체 펠릿을 배치하는 공정과, 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 배선 기판의 사이에 배치된 접속용 땜납을 가열 용융하는 공정과, 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 반도체 펠릿을 상기 땜납 접속하는 공정과, 상기 가열 용융에 의해서 비산한 땜납 이물질을 흡인하여 상기 배선 기판 상에서 상기 땜납 이물질을 제거하는 공정을 갖는 것이다.
본 발명에 따르면, 비산한 땜납 이물질을 흡인하여 제거함으로써, 와이어 본딩시에 땜납 이물질이 제거되어 있기 때문에, 땜납 이물질에 의한 본딩 불량의 발생을 방지할 수가 있다.
또한, 본 발명의 반도체 집적 회로 장치의 제조 방법은, 표면실장형 전자 부품과 베어 칩 실장되는 반도체 펠릿을 배선 기판 상에 배치한 후, 땜납 접속에 의해서 상기 전자 부품 및 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 것으로, 단자에 접속용 땜납이 형성된 상기 배선 기판 상에 상기 전자 부품 및 상기 반도체 펠릿을 배치하는 공정과, 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 접속용 땜납을 일괄 리플로우에 의해서 가열 용융하는 공정과, 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 반도체 펠릿을 상기 땜납 접속하는 공정을 갖는 것이다.
본 발명에 따르면, 전자 부품과 반도체 펠릿을 일괄 리플로우함으로써, 반도체 집적 회로 장치에 관한 열스트레스의 횟수를 줄일 수 있고, 그 결과, 반도체 집적 회로 장치의 품질을 향상할 수 있다.
또한, 상기 일괄 리플로우함으로써, 리플로우 처리를 단축할 수가 있어, 그 결과, 리플로우 공정을 간략화할 수가 있다.
또한, 상기 일괄 리플로우함으로써, 리플로우 장치가 1대로 끝나기 때문에, 리플로우 공정에의 투자 비용을 저감할 수 있다.
본원 발명의 그 밖의 발명의 개요를 항으로 나눠 이하에 도시한다.
1. 표면실장형 전자 부품과 베어 칩 실장되는 반도체 펠릿을 배선 기판 상에 배치한 후, 땜납 접속에 의해서 상기 전자 부품 및 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 반도체 집적 회로 장치의 제조 방법으로,
(a) 단자에 접속용 땜납이 형성된 상기 배선 기판 상에 상기 전자 부품 및 상기 반도체 펠릿을 배치하는 공정과,
(b) 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 접속용 땜납을 일괄 리플로우에 의해서 가열 용융하는 공정과,
(c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 반도체 펠릿을 상기 땜납 접속하는 공정을 포함하고,
전계 효과 트랜지스터가 형성된 상기 반도체 펠릿을 상기 배선 기판에 실장하여 고주파 파워 모듈을 조립하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
2. 베어 칩 실장 가능한 반도체 펠릿을 배선 기판 상에 배치한 후, 땜납 접 속에 의해서 상기 반도체 펠릿을 상기 배선 기판에 실장함으로써 조립되는 반도체 집적 회로 장치의 제조 방법으로,
(a) 단자에 접속용 땜납이 형성된 상기 배선 기판 상에 상기 반도체 펠릿을 배치하는 공정과,
(b) 땜납 용융 가능한 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 접속용 땜납을 리플로우에 의해서 가열 용융하는 공정과,
(c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 반도체 펠릿을 상기 땜납 접속하는 공정을 포함하고,
전계 효과 트랜지스터가 형성된 상기 반도체 펠릿을 상기 배선 기판에 실장하여 고주파 파워 모듈을 조립하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
3. 표면실장형 전자 부품과 박판형의 방열판을 배선 기판 상에 배치한 후, 땜납 접속에 의해서 상기 전자 부품 및 상기 방열판을 상기 배선 기판에 실장하고, 그 후, 상기 방열판 상에 베어 칩 실장 가능한 반도체 펠릿을 부착하는 것에 의해 조립되는 반도체 집적 회로 장치의 제조 방법으로,
(a) 단자에 접속용 땜납이 형성된 상기 배선 기판 상에 상기 전자 부품 및 상기 방열판을 배치하는 공정과,
(b) 땜납 용융 가능한 가열부에서 상기 방열판을 상기 배선 기판에 대하여 가압하면서 상기 접속용 땜납을 일괄 리플로우에 의해서 가열 용융하는 공정과,
(c) 상기 가열부에서 상기 방열판을 상기 배선 기판에 대하여 가압한 상태에서 상기 방열판과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판과 상기 전자 부품 및 상기 방열판을 상기 땜납 접속하는 공정과,
(d) 상기 방열판 접속후, 상기 방열판 상에 상기 반도체 펠릿을 부착하는 공정을 포함하고,
전계 효과 트랜지스터가 형성된 상기 반도체 펠릿을 상기 배선 기판에 실장하여 고주파 파워 모듈을 조립하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
본 발명의 상기 및 그 밖의 목적과 신규인 특징은, 본 명세서의 기술 및 첨부도면에서 명백하게 될 것이다.
이하, 본 발명의 실시의 형태를 도면에 기초하여 상세히 설명한다.
이하의 실시의 형태에서는 특히 필요할 때 이외는 동일 또는 마찬가지의 부분의 설명을 원칙으로서 반복하지 않는다.
또한, 이하의 실시의 형태에서는 편의상, 복수의 발명을 단일의 일련의 실시 형태 중에서 설명하지만, 특히 명시한 경우를 제외하고, 각 스텝은 모든 발명에 관해서 반드시 필수적인 것이 아닌 것은 물론이다.
또한, 이하의 실시의 형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시의 형태로 분할하여 설명하지만, 특히 명시한 경우를 제외하고, 이들은 상호 무관계한 것이 아니고, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 상세, 보 충 설명 등의 관계에 있다.
또한, 이하의 실시의 형태에 있어서, 요소의 수 등 (갯수, 수치, 양, 범위 등을 포함한다)으로 언급하는 경우, 특히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니고, 특정한 수 이상이라도 이하라도 좋은 것으로 한다.
또한, 이하의 실시의 형태에 있어서, 그 구성 요소 (요소 스텝 등을 포함한다)는, 특히 명시한 경우 및 원리적으로 분명히 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다.
마찬가지로, 이하의 실시의 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는, 특히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이 것은 상기 수치 및 범위에 관해서도 마찬가지다.
또, 실시의 형태를 설명하기 위한 전 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복의 설명은 생략한다.
도 1, 도 2에 도시하는 본 실시의 형태의 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 반도체 집적 회로 장치는, 고주파 모듈(1)이라고 불리는 (고주파 파워 모듈이라고도 한다) 고주파 전력 증폭 장치이고, 판형의 배선 기판(2)의 주면 (상면)에 캡(4)이 중첩되고, 외관적으로는 편평인 구형체 구조의 것이다.
따라서, 주로 휴대용 전화 등의 소형의 휴대용 전자 기기등에 삽입되는 것으로, 전계 효과 트랜지스터가 형성됨과 동시에 베어 칩 실장되는 능동 부품인 반도체 펠릿(21) (집적 회로 펠릿)과, 표면실장형의 칩 컨덴서나 칩 저항 등의 전자 부품 (면실장 부품 또는 면부착 부품)과 함께 수동 부품인 칩 부품(22)이 배선 기판(2) 상에 탑재되어 있다.
또, 고주파 모듈(1)은, 도 1의 (a)에 도시한 바와 같이, 캡(4)의 바깥 둘레가 배선 기판(2)의 바깥 둘레에 일치하거나, 그보다도 내측에 위치하도록 되고 있고, 또한, 캡(4)은, 금속판을 구형 박스형으로 조여 성형하여, 하면 주연부를 따라서 돌출한 주벽(3)을 갖는 구조로 되어 있다.
또한, 도 1의 (b)에 도시한 바와 같이, 캡(4)에는 그 양측 중앙의 주벽(3)으로부터 아래쪽으로 향하여 돌출하는 훅 지지아암(17)이 설치되고 있고, 또한, 이 훅 지지아암(17)의 선단측의 내측에는, 이것도 성형에 의해서 형성된 돌출하는 훅 갈고리(18)가 설치되고 있다. 이 훅 갈고리(18)와 훅 지지아암(17)에 의해서 탄성력을 갖는 걸림부인 훅(19)이 형성되어 있다.
또, 캡(4)의 두께는, 예를 들면, 0.lmm 정도이고, 비도금의 양백 (니켈과 구리와 아연의 합금)이나, 니켈 도금을 실시한 인청동 등에 의해서 형성되고, 이에 따라, 땜납과의 습윤성을 높이고 있다.
또한, 배선 기판(2)의 양측 중앙부에는, 훅 지지아암(17)이 배치되는 오목부(15)가 형성되어 있고, 이 오목부(15)의 바닥에는, 더욱 한층 움푹 팬 걸림 부(16)가 형성되어, 훅(19)의 훅 갈고리(18)가 이 걸림부(16)에 결합된다.
또, 오목부(15)가 형성되어 있는 것에 의해, 훅갈고리(18)가 걸림부(16)에 걸린 상태에서는, 훅 지지아암(17)이 오목부(15)보다 외측에 돌출하지 않는다.
또한, 훅 지지아암(17)이 금속판에 의해서 형성되어 있는 것에 의해, 훅(19)에 탄성력을 작용시킬 수 있다. 따라서, 캡(4)의 주벽(3)의 선단이 배선 기판(2)의 주면에 접촉하고, 또한 배선 기판(2)의 이면에 훅갈고리(18)가 탄력성을 가지고 걸리는 것에 의해, 캡(4)을 배선 기판(2)에 확실하게 고정할 수가 있다.
그 때, 훅(19)은 배선 기판(2)에 탄성력을 작용시키고 있음으로써, 캡(4)을 용이하게 착탈할 수도 있다.
또, 배선 기판(2)과 캡(4)의 걸림부에 대해서는, 다른 구조이더라도 좋다.
또한, 도 2에 도시한 바와 같이, 배선 기판(2)의 이면에는, 복수의 외부 단자(5)가 설치되어 있고, 이들의 외부 단자(5)는 배선 기판(2)의 이면의 길이방향의 양측에 각각 거의 일정한 간격으로 배치되고, 한쪽의 열 (도 2에 도시하는 상측의 열)에는, 좌측으로부터 우측으로 향해서 입력 단자(Pin; 6), 그라운드 단자(GND; 7), 그라운드 단자(GND; 8) 및 게이트 바이어스 단자(Vg; 9)가 설치되고, 또한, 다른쪽의 열(도 2에 도시하는 하측의 열)에는, 좌측으로부터 우측으로 향해서 출력 단자(Pout; 10), 그라운드 단자(GND; 11), 그라운드 단자(GND; 12) 및 전원 단자(Vdd; 13)가 설치되어 있다.
또한, 입력 단자(6), 게이트 바이어스 출력 단자(10) 및 전원 단자(13)에 대응하는 배선 기판(2)의 측면에는, 도 1의 (a)에 도시한 바와 같이, 배선 기판(2)의 표면으로부터 이면에 이르는 개소에 단부면 관통 구멍(20)이 설치되고 있다. 이것은, 고주파 모듈(1)을 프린트배선 기판 등의 실장 기판에 실장할 때, 각 외부 단자(5)가 배선 기판(2)의 이면의 전극부분과 측면의 단부면 관통 구멍(20) 부분에서 접속되어 실장되게 되고, 이에 따라, 고주파 모듈(1)이 확실한 실장을 행할 수 있다.
또, 배선 기판(2)의 이면에서 4개의 그라운드 단자(7, 8, 11, 12)를 구획하도록 연장하는 영역에는, 고주파 모듈(1)을 실장할 때 사용되는 실장용 접합재 (예를 들면, 땜납)에 누설되지 않는 재료에 의해서 형성된 레지스트막(14)이 설치되어 있다.
또한, 고주파 모듈(1)에서는, 도 1의 (b)에 도시한 바와 같이, 배선 기판(2)의 표면에 칩 부품(22)이 탑재되고, 또한 배선 기판(2)의 표면에 형성된 캐비티부인 오목부(2a)에 반도체 펠릿(21)이 땜납 접속부(26)를 통해 탑재되어 있다.
또한, 칩 부품(22)은, 땜납 필렛(25)을 형성하여 배선 기판(2)의 도 10의 (b)에 도시하는 칩 부품용 전극(2b) (단자)와 땜납 접속하고 있고, 한편, 반도체 펠릿(21)은, 그 표면 전극인 본딩 패드(21a) (도 13 참조)가 금선 등의 와이어(24)에 의해서 배선 기판(2)의 기판측 단자(2e)와 접속되어 있다.
또, 반도체 펠릿(21)과 와이어(24)는, 에폭시 수지 등의 밀봉용 수지(23)에 의해서 수지 밀봉되어 있다.
또한, 고주파 모듈(1)의 크기는, 예를 들면, 폭 8mm, 길이 12.3mm, 높이 1.8mm이다.
다음에, 도 3 내지 도 7을 이용하여, 본 실시의 형태의 반도체 집적 회로 장치 (고주파 모듈(1))의 제조 방법에 있어서의 리플로우 공정에서 이용되는 리플로우 장치의 구성에 관해서 설명한다.
또, 도 3에 도시하는 리플로우 장치(30)는, 도 1의 (b)에 도시하는 칩 부품(22)과 반도체 펠릿(21)이 장착된 배선 기판(2)을 갖는 도 5에 도시하는 다수개 부착형 기판(27)을 일괄 리플로우에 의해서 땜납 접속하는 것이고, 그 때, 반도체 펠릿(21)만을 억제하여 땜납 용융 가열을 행하여, 그 후, 반도체 펠릿(21)을 단속적 혹은 소정 시간 억제한 상태를 유지하여 냉각을 행하는 것이다.
또한, 반도체 펠릿(21)을 가압할 때에는, 독립 현가 구조이고, 또한 검산형의 도 6의 (a)에 도시한 바와 같은 핀 부재인 푸시핀(36a)에 의해서 가압한다 (하중을 건다).
또한, 리플로우 장치(30)는, 도 10에 도시한 바와 같은 복수의 배선 기판(2)이 형성된 다수개 부착형 기판(27)을 이용하여 복수의 고주파 모듈(1)을 통합하여 조립하는 것이 가능한 것이다.
도 3에 도시한 바와 같이, 리플로우 장치(30)는, 다수개 부착형 기판(27)을 공급하는 기판 공급부(31)와, 기판 공급부(31)로부터 공급된 다수개 부착형 기판(27)을 도 13에 도시하는 기판 반송계(42)에 송출하는 연속적 컨베어부(32)와, 기판 반송계(42)에 있어서 다수개 부착형 기판(27)을 순차 보내는 기판 순차 송출부(33)와, 다수개 부착형 기판(27)을 서서히 가열하는 히트 블록부(35)와, 히트 블록부(35)에 있어서 다수개 부착형 기판(27)의 위치 결정을 행하는 기판 위치 결정부(34)와, 반도체 펠릿(21)을 가압하는 펠릿 컨택트부(36)와, 리플로우 후의 다수개 부착형 기판(27)을 수납하는 언로더부(37)로 구성되어 있다.
또한, 히트 블록부(35)는, 도 4에 도시한 바와 같이, 가열 또는 냉각 온도에 의해서 나누어진 5개의 스테이션, 즉 제l 예비 가열부(35a)와, 제2 예비 가열부(35b)와, 제3 예비 가열부(35c)와, 본 가열부(35d)와, 서냉각부(35e)로 이루어지고, 각각의 상기 스테이션에 도 13에 도시하는 히트 블록(28)이 설치되어 있고, 각각의 히트 블록(28)을 여러가지 온도로 설정 가능하도록 되어 있다.
이에 따라, 예비 가열을 복수회에 나눠 행하는 것에 의해, 다수개 부착형 기판(27)가 급격한 온도 변화를 방지할 수 있고, 예를 들면, 다수개 부착형 기판 (27)이 세라믹 기판인 경우에는, 그 기판균열을 방지할 수 있다.
또한, 펠릿 컨택트부(36)에는, 도 6의 (a), (b)에 도시한 바와 같이, 복수의 푸시핀(36a)을 가동 가능하게 지지하는 핀 블록(36b)과, 도 5에 도시하는 에어(29)에 의한 푸시핀(36a)에의 압력 영역(36h)을 형성하는 에어 장력용 블록(36c)과, 에어 장력용 블록(36c) 및 핀 블록(36b)으로 이루어지는 검산 지그(36i)를 X 방향, Y 방향, Z 방향 및 θ회전에 가동 가능하게 지지하는 4축 로봇아암(36d)와, 에어(29)에 의한 푸시핀(36a)에의 압력을 조정하는 에어 조절기(36e)와, 에어(29)의 유량을 조정하는 유량 조정기(36f)가 설치되어 있다.
또, 검산 지그(36i)를 지지하고 있는 4축 로봇아암(36d)이, X 방향, Y 방향, Z 방향 및 θ 회전에 가동이 자유롭기 때문에, 검산 지그(36i)의 동작을 용이하게 또한 자유롭게 설정할 수 있다.
또한, 도 6의 (a)에 도시하는 푸시핀(36a)은 탑재되는 반도체 펠릿(21)에 일대일로 대응하여 각각의 반도체 펠릿(21)의 위치에 맞도록 설치되어 있고, 그 머리부(36g)가 플랜지형으로 형성되어 있다.
따라서, 핀 블록(36b)은 복수의 푸시핀(36a)를 독립 현가로, 또한 검산형으로 미끄럼 이동 가능하게 지지하고 있다. 이에 따라, 에어 장력용 블록(36c)의 압력 영역(36h)에 에어(29)를 공급하면, 에어(29)가 푸시핀(36a)의 머리부(36g)를 가압하고, 이에 따라, 푸시핀(36a)이 반도체 펠릿(21)에 압력을 부여한다.
즉, 푸시핀(36a)의 반도체 펠릿(21)에의 압력은, 에어 장력용 블록(36c)의 압력 영역(36h)에 공급되는 에어(29)의 압력과 그 유량에 의해서 제어된다.
따라서, 전체 푸시핀(36a)에의 저 하중 제어(수g 정도)를 용이하게 행할 수 있다.
또, 푸시핀(36a)은 소정량 핀 블록(36b)에서 돌출하면, 그 머리부(36g)가 핀 블록(36b)의 내부 수용면에 돌출하여 닿게 되고, 그 이상 푸시핀(36a)이 핀 블록(36b)에서 돌출하는 일은 없다.
또한, 에어(29)로부터의 압력보다 큰 압력을 푸시핀(36a)의 선단측에서 부여하면, 푸시핀(36a)을 끌어 올릴 수도 있다.
또, 도 7의 (a)에 도시한 바와 같이, 핀 블록(36b)에 지지된 푸시핀(36a)에 대하여, 도 5에 도시하는 유량 조정기(36f)에 의해서 에어(29)의 유량을 조정함으로써, 도 7의 (b)에 도시한 바와 같이, 핀 블록(36b)과 푸시핀(36a)의 간극에서 유출하는 에어(29)의 분출량(29a)도 조정할 수가 있다.
따라서, 이 분출량(29a)를 조정함으로써, 푸시핀(36a)에의 플럭스 등에 의한 미끄럼 이동 저해를 방지할 수 있고, 그 결과, 반도체 펠릿(21)에의 과부하 하중을 방지할 수 있다.
또한, 도 13에 도시한 바와 같이, 기판 반송계(42)에는, 다수개 부착형 기판(27)을 지지하는 반송슈트(42c)와, 이 반송슈트(42c)가 부착된 반송레일(42a)과, 이 반송레일(42a)을 지지하며 또한 승강시키는 승강 액튜에이터(42b)가 설치되어 있고, 도 14에 도시한 바와 같이, 반송레일(42a)에 부착된 반송슈트(42c)를 승강 액튜에이터(42b)에 의해서 히트 블록(28)과는 독립시켜 승강시킬 수 있다.
따라서, 다수개 부착형 기판(27)을 히트 블록(28)으로부터 이탈시킬 때는, 승강 액튜에이터(42b)에 의해서 반송레일(42a)을 상승시켜, 그 결과, 도 14에 도시한 바와 같이, 푸시핀(36a)이 도 1의 (b)에 도시하는 반도체 펠릿(21)을 누른 상태(가압한 상태) 대로 다수개 부착형 기판(27)을 히트 블록(28)으로부터 이탈시킬 수 있다.
또한, 도 16의 (a)에 도시한 바와 같이, 4축 로봇아암(36d)에는 가열 용융에 의해서 비산한 배선 기판(2) (다수개 부착형 기판(27)) 상의 도 16의 (b)에 도시하는 땜납옥 등의 땜납 이물질(39)을 흡인하여 제거하는 흡인 유닛(38)이 부착되어 있다.
또, 흡인 유닛(38)은 땜납 이물질(39)을 흡인하기 위한 기류(38c)를 안내하는 흡인 후드(38b)와, 기류(38c)를 발생시켜 땜납 이물질(39)을 흡수하여 배선 기판(2) 상에서 제거하는 흡인부(38a)로 이루어진다.
다음에, 본 실시의 형태의 반도체 집적 회로 장치 (고주파 모듈(1))의 제조 방법을 도 8에 도시하는 제조 프로세스 플로우도에 따라서 설명한다.
또, 상기 반도체 집적 회로 장치의 제조 방법에서는, 도 10에 도시한 바와 같은 복수의 배선 기판(2)이 형성된 다수개 부착형 기판(27)을 이용하여, 1매의 다수개 부착형 기판(27)으로부터 복수의 고주파 모듈(1)을 통합하여 조립하는 경우를 설명한다.
우선, 도 9의 (a) 및 도 10의 (a)에 도시한 바와 같은, 복수의 배선 기판(2)이 형성된 다수개 부착형 기판(27)을 준비한다. 또, 다수개 부착형 기판(27)은, 예를 들면, 세라믹 기판이고, 그 크기는, 일례로서, 배선 기판(2)이 40개 형성되어 있는 경우, 78.75mm×75.00mm 정도이다. 다만, 다수개 부착형 기판(27)은, 세라믹 기판 이외의 유리 에폭시계 기판 등이더라도 좋다.
또, 배선 기판(2)은, 예를 들면, 다층 배선 기판이고, 각각의 배선 기판(2)의 표면에는, 베어 칩 실장하는 반도체 펠릿(21) 및 칩 부품(22)의 수에 따라서, 도 10의 (b)에 도시한 바와 같이, 1개 또는 복수의 오목부(2a)나 칩 부품용 전극 (단자; 2b)가 형성되어 있고, 이 칩 부품용 전극(2b)이 도 10의 (c)에 도시한 바와 같이, 여러가지 표면 배선(2d)에 의해서 접속되어 있다.
또한, 도 10의 (d)에 도시한 바와 같이, 오목부(2a)에는 반도체 펠릿(21)이 탑재되고, 한편, 칩 부품(22)은 배선 기판(2)의 표면의 도 10의 (c)에 도시하는 칩 부품용 전극(2b) 상에 탑재된다.
그 후, 도 8의 스텝 S1에 도시하는 배선 기판(2)에의 땜납 형성을 행한다.
즉, 도 9의 (b)에 도시한 바와 같이, 땜납 인쇄나 포팅 등에 의해서 배선 기판(2)의 오목부(2a) 및 칩 부품용 전극(2b)에 접속용 땜납인 리플로우용 땜납(2c)을 형성한다.
또한, 스텝 S2에 도시하는 펠릿 부품 탑재를 행하여, 도 9의 (c)에 도시한 바와 같이, 다수개 부착형 기판(27)의 배선 기판(2)의 오목부(2a)에 반도체 펠릿(21)을, 한편, 다수개 부착형 기판(27)의 배선 기판(2)의 표면의 칩 부품용 전극(2b)에 칩 부품(22)을 배치한다.
그 후, 스텝 S3에 도시하는 리플로우를 행한다.
즉, 다수개 부착형 기판(27)을 가열하여 각각의 배선 기판(2) 상에 형성된 리플로우용 땜납(2c)을 용융하고, 이에 따라, 도 9의 (d) 에 도시한 바와 같이, 반도체 펠릿(21) 및 칩 부품(22)의 땜납 접속을 행한다.
리플로우 공정에서는, 도 3에 도시하는 리플로우 장치(30)에 있어서, 우선, 기판 공급부(31)로부터 연속적 컨베어부(32)를 통해 다수개 부착형 기판(27)을 기판 반송계(42)에 공급한다.
또한, 기판 반송계(42)의 기판 순이송부(33)에 의해서 도 4에 도시하는 제l 예비 가열부(35a)에 다수개 부착형 기판(27)을 반송하고, 여기서 다수개 부착형 기판(27)을 예비 가열한다. 이 제1 예비 가열부(35a)에서의 설정 가열 온도는, 예를 들면, 80℃이고, 1매의 다수개 부착형 기판(27)의 통과 시간은, 예를 들면, 60초이다.
그 후, 제2 예비 가열부(35b) (예를 들면, 설정 가열 온도 130℃, 통과 시간 60초), 제3 예비 가열부(35c) (예를 들면, 설정 가열 온도 215℃, 통과 시간 60초)에서, 순차, 다수개 부착형 기판(27)을 통과시켜, 다수개 부착형 기판(27)을 서서히 가열하여 간다.
또, 제1 예비 가열로부터 제3 예비 가열까지의 히트 블록(28)과 다수개 부착형 기판(27)의 배선 기판(2)의 상태를 도 11의 (a)에 도시한다.
계속해서, 다수개 부착형 기판(27)을 본 가열부(35d) (예를 들면, 설정 가열 온도 325℃, 통과 시간 60초)에 보내어, 여기에서 리플로우를 행한다.
즉, 본 가열부(35d)에서 칩 부품(22)과 반도체 펠릿(21)의 양자를 일괄 리플로우한다. 또, 본 가열부(35d)에서의 히트 블록(28)과 배선 기판(2)의 상태를 도 11의 (b)에 도시한다.
우선, 본 가열부(35d)에서는, 다수개 부착형 기판(27)의 위치 결정시, 4축 로봇아암(36d)에 부착된 위치 보정용의 도 16의 (a)에 도시하는 카메라(36j)에 의해서 다수개 부착형 기판(27)의 화상을 받아들여, 자동으로 다수개 부착형 기판(27)의 위치를 보정한다.
계속해서, 4축 로봇아암(36d)에 의해서 검산 지그(36i)의 위치 결정을 행하여, 각 반도체 펠릿(21)과 이것에 대응하는 푸시핀(36a)과의 위치 결정을 행한다.
그 후, 반도체 펠릿(21)을 다수개 부착형 기판(27)의 배선 기판(2)에 대하여 가압하면서 땜납 접속부(26)를 일괄 리플로우에 의해서 가열 용융함과 함께, 이 가열 용융중에 반도체 펠릿(21)에의 상기 가압량을 변화시킨다.
그 때, 우선, 에어 조절기(36e)와 유량 조정기(36f)에 의해 푸시핀(36a)에 걸리는 에어(29)의 압력을 소정량으로 조정하고, 이 상태에서, 도 11의 (c)에 도시한 바와 같이, 도 5에 도시하는 4축 로봇아암(36d)에 의해 검산 지그(36i)의 핀 블록(36b)에 의해서 지지된 푸시핀(36a)를 하강시켜, 도 11의 (d)에 도시한 바와 같 이, 푸시핀(36a)이 반도체 펠릿(21)에 접촉하여, 푸시핀(36a)에서 반도체 펠릿(21)에 소정량의 압력이 걸린 시점에서 검산 지그(36i)의 하강을 정지시킨다.
계속해서, 도 12의 (a)에 도시한 바와 같이, 푸시핀(36a)을 상하 이동시켜, 푸시핀(36a)의 반도체 펠릿(21)에의 가압과 이탈을 반복하고, 이에 따라, 가열 용융중의 푸시핀(36a)의 반도체 펠릿(21)에의 가압량을 변화시킨다.
본 실시의 형태에서는, 그 가압 변화를 푸시핀(36a)에 의한 반도체 펠릿(21)에의 가압을 행하는 것과 행하지 않는 것을 반복하여 행한다. 그 때, 예를 들면, 푸시핀(36a)에 의한 가압·이탈의 동작을 2회씩 행한 후, 마지막으로 3회째의 가압을 행하여 이탈시킨다.
즉, 도 12의 (b)에 도시한 바와 같이, 한번 반도체 펠릿(21)을 푸시핀(36a)에 의해서 가압하여 땜납 접속부(26)를 억지로 없앤 후, 4축 로봇아암(36d)에 의해 검산 지그(36i)를 상승시켜 도 12의 (c)에 도시한 바와 같이 푸시핀(36a)를 반도체 펠릿(21)으로부터 이탈시킨다.
그 후, 재차, 4축 로봇아암(36d)에 의해서 검산 지그(36i)를 하강시켜 도 12의 (b)에 도시한 바와 같이 푸시핀(36a)에 의한 반도체 펠릿(21)에의 가압을 행하여, 이에 따라, 땜납 접속부(26)를 재차 억지로 없앤다.
그 후, 다시, 4축 로봇아암(36d)에 의해 검산 지그(36i)를 상승시켜 푸시핀(36a)을 반도체 펠릿(21)으로부터 이탈시킨다.
계속해서, 다시, 4축 로봇아암(36d)에 의해서 검산 지그(36i)를 하강시켜 푸시핀(36a)에 의한 반도체 펠릿(21)에의 가압을 행하고, 이에 따라, 땜납 접속부(26)를 재차 억지로 없앤다.
이에 따라, 도 12의 (b)에 도시한 바와 같이, 반도체 펠릿(21)과 배선 기판(2)의 땜납 접속부(26)로부터 보이드(41)를 제거할 수가 있다.
또, 푸시핀(36a)의 가압·이탈의 반복 동작은, 몇회이더라도 좋고, 또한, 상기 이탈에 대해서는, 반드시 이탈시키지 않더라도 좋고, 푸시핀(36a)에 의한 반도체 펠릿(21)에의 가압력이 약해지는 정도로 푸시핀(36a)를 약간 상승시키는 것만으로도 좋다.
그 후, 본 가열부(35d)에서 반도체 펠릿(21)을 다수개 부착형 기판(27)의 배선 기판(2)에 대하여 가압한 상태대로 반도체 펠릿(21)과 배선 기판(2)의 땜납 접속부(26)를 냉각하여 배선 기판(2)과 칩 부품(22) 및 배선 기판(2)과 반도체 펠릿(21)을 땜납 접속한다.
여기서는, 땜납 접속부(26)를 냉각할 때에, 도 12의 (d) 및 도 14에 도시한 바와 같이, 본 가열부(35d)에 설치된 히트 블록(28)으로부터 배선 기판(2) (다수개 부착형 기판(27))을 이탈시켜 땜납 접속부(26)의 온도를 내린다 (냉각한다).
즉, 본 가열부(35d)에서, 도 14에 도시한 바와 같이, 승강 액튜에이터(42b)에 의해서 반송레일(42a)를 상승시키고, 그 결과, 도 12의 (d)에 도시한 바와 같이, 푸시핀(36a)이 반도체 펠릿(21)을 누른 상태(가압한 상태) 그대로 다수개 부착형 기판(27)의 배선 기판(2)을 히트 블록(28)으로부터 이탈시켜 땜납 접속부(26)를 냉각한다.
계속해서, 땜납 접속 종료 후, 4축 로봇아암(36d)에 의해서 검산 지그(36i) 를 상승시켜, 이에 따라, 도 12의 (e)에 도시한 바와 같이, 푸시핀(36a)을 상승시켜 반도체 펠릿(21)으로부터 이탈시킨다.
본 실시의 형태에 따르면, 반도체 펠릿(21)을 배선 기판(2)에 대하여 가압한 상태에서 땜납 접속부(26)를 냉각함으로써, 반도체 펠릿(21)을 배선 기판(2)에 대하여 수평으로 부착할 수 있어, 그 결과, 반도체 펠릿(21)의 배선 기판(2)에 대한 부착 수평도를 향상할 수 있다.
이에 따라, 도 15에 도시한 바와 같이, 반도체 펠릿(21)의 본딩 패드(21a)와 배선 기판(2)의 기판측 단자(2e)가 수평으로 배치되기 때문에, 와이어 본딩 시의 본딩 정밀도를 향상할 수 있고, 따라서, 본딩 불량을 저감할 수 있다.
그 후, 본 실시의 형태의 리플로우 장치(30)에서는, 본 가열부(35d)에서 도 16에 도시한 바와 같이, 가열 용융에 의해서 비산한 땜납옥 등의 땜납 이물질(39)을 흡인하여 배선 기판(2) 및 이것에 탑재된 반도체 펠릿(21) 상에서 땜납 이물질(39)을 제거한다.
즉, 도 16의 (a)에 도시한 바와 같이, 4축 로봇아암(36d)에 의해서 다수개 부착형 기판(27) 상에 흡인 후드(38b)를 배치하고, 또한, 도 16의 (b)에 도시한 바와 같이, 흡인부(38a)에 의해서 땜납 이물질(39)을 흡인한다. 그 때, 흡인 후드(38b)에 의해서 기류(38c)의 통로를 형성하고, 그 결과, 흡인부(38a)에 의해서 땜납 이물질(39)을 흡입하여, 다수개 부착형 기판(27) 상에서 땜납 이물질(39)을 제거한다.
그 후, 다수개 부착형 기판(27)을 도 4에 도시하는 서냉각부(35e)에 보내어, 다수개 부착형 기판(27)을 서서히 냉각한다.
또, 서냉각부(35e)에서의 히트 블록(28)의 온도는, 예를 들면, 180℃이고, 서냉각부(35e)에서의 통과 시간은, 60초 정도이다.
이에 따라, 도 8에 도시하는 스텝 S3의 리플로우 공정을 종료한다. 그 후, 스텝 S4에 도시하는 자동 검사를 행한다.
여기서는, 리플로우 후의 다수개 부착형 기판(27)의 외관 검사를 행하여, 리플로우 불량의 유무를 검사한다.
계속해서, 스텝 S5에 도시하는 와이어 본딩을 행한다.
여기서는, 예를 들면, 도 9의 (e)에 도시한 바와 같이, 금선 등의 와이어(24)를 이용하여 와이어 본딩을 행하여, 반도체 펠릿(21)의 표면 전극인 본딩 패드(21a)와 이에 대응하는 다수개 부착형 기판(27)의 배선 기판(2)에 있어서의 기판측 단자(2e)를 와이어(24)에 의해서 접속한다.
그 후, 스텝 S6에 도시하는 외관 검사를 행한다.
여기서는, 와이어 본딩 후의 다수개 부착형 기판(27)의 외관 검사를 행하여, 와이어 본딩 불량의 유무를 검사한다.
그 후, 스텝 S7에 도시하는 수지 (밀봉용 수지) 도포를 행한다.
여기서는, 도 9의 (f)에 도시한 바와 같이, 포팅 방법에 의해서, 다수개 부착형 기판(27)의 배선 기판(2)에 있어서의 도 9의 (b)에 도시하는 오목부(2a) 상에 밀봉용 수지(23)를 적하하여, 이것에 의해서, 반도체 펠릿(21) 및 와이어(24)를 밀봉용 수지(23)에 의해 수지 밀봉한다.
그 후, 스텝 S8에 도시하는 캡 삽입을 행하여, 도 9의 (g)에 도시한 바와 같이 배선 기판(2)에 캡(4)을 부착한다.
이에 따라, 다수개 부착형 기판(27)에 있어서의 각 배선 기판(2)이 캡(4)에 의해서 덮어진다.
그 후, 스텝 S9에서 도시하는 기판 분할을 행하여, 다수개 부착형 기판(27)을 개개의 배선 기판(2)으로 분할하고, 이에 의해, 도 9의 (h)에 도시한 바와 같은 개개의 고주파 모듈(1)의 형태로 한다.
그 후, 스텝 S10에 도시하는 특성 선별을 행하여, 각각의 고주파 모듈(1)의 전기적 특성을 취득함과 함께, 그 결과에 의해 고주파 모듈(1)을 선별한다.
그 후, 스텝 S11에 도시하는 테이핑을 행한다.
즉, 선별된 복수의 고주파 모듈(1)을 테이핑하여, 도 9의 (i)에 도시하는 릴(43)에 권취하여 수납한다.
본 실시의 형태의 반도체 집적 회로 장치 (고주파 모듈(1))의 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.
즉, 고주파 모듈(1)을 조립할 때의 리플로우 공정에서, 베어 칩 실장 가능한 반도체 펠릿(21)을 다수개 부착형 기판(27)의 배선 기판(2)에 대하여 가압한 상태에서 반도체 펠릿(21)과 배선 기판(2)의 땜납 접속부(26)를 냉각함으로써, 땜납 접속부(26)를 단단히 누른 상태에서 냉각할 수가 있다.
따라서, 땜납 접속부(26)에 있어서의 보이드(41)의 발생을 방지할 수 있고, 그 결과, 땜납 접속부(26)의 접속 신뢰성을 향상시킬 수 있다.
또한, 반도체 펠릿(21)을 배선 기판(2)에 대하여 가압한 상태에서 땜납 접속부(26)를 냉각함으로써, 반도체 펠릿(21)을 배선 기판(2)에 대하여 수평으로 부착할 수 있어, 그 결과, 반도체 펠릿(21)의 배선 기판(2)에 대한 부착 수평도를 향상할 수 있다.
따라서, 도 15에 도시한 바와 같이, 반도체 펠릿(21)의 본딩 패드(21a)와 배선 기판(2)의 기판측 단자(2e)가 수평으로 배치되기 때문에, 와이어 본딩 시의 본딩 정밀도를 향상할 수 있고, 그 결과, 본딩 불량을 저감할 수 있다.
또한, 본 가열부(35d) (가열부)에 있어서, 반도체 펠릿(21)을 배선 기판(2)에 대하여 가압한 상태에서 땜납 접속부(26)를 냉각함으로써, 가열한 그 장소에서 땜납 접속부(26)를 냉각할 수 있어, 이에 따라, 냉각 영역을 적게 할 수 있다.
그 결과, 리플로우 장치(30)의 크기를 컴팩트하게 할 수 있어, 이에 따라, 공간 절약화를 도모할 수 있다.
또한, 리플로우 공정의 땜납 접속부(26)의 가열 용융중에 푸시핀(36a)에서의 반도체 펠릿(21)에 의한 가압량을 변화시키는 것에 의해, 용융중의 땜납 접속부(26)에 걸리는 압력이 변화하기 때문에, 이에 따라, 땜납 접속부(26)에 형성된 보이드(41)의 공기에 운동 에너지를 제공할 수 있다.
그 결과, 보이드(41)의 공기의 운동 에너지가 활성화되고, 또한 땜납 접속부(26)가 가압됨으로써, 보이드(41)를 땜납 접속부(26)의 외부에 압출할 수 있다.
따라서, 땜납 접속부(26)의 보이드(41)를 제거할 수가 있어, 그 결과, 땜납 접속부(26)의 접속 신뢰성을 향상시킬 수 있다.
또한, 리플로우 공정에 있어서, 땜납 접속부(26)의 가열 용융에 의해서 비산한 땜납 이물질(39)을 흡인부(38a)에 의해서 흡인함으로써, 배선 기판(2) 및 반도체 펠릿(21) 상에서 땜납 이물질(39)을 제거할 수가 있다.
그 결과, 와이어 본딩시에 배선 기판(2) 상 및 반도체 펠릿(21) 상에서 땜납 이물질(39)이 제거되어 있기 때문에, 땜납 이물질(39)에 의한 본딩 불량의 발생을 방지할 수가 있다.
또한, 리플로우 공정에 있어서, 표면실장형의 칩 부품(22)과 베어 칩 실장 가능한 반도체 펠릿(21)을 일괄 리플로우함으로써, 제품 즉 고주파 모듈(1)에 관한 열스트레스의 횟수를 줄일 수 있고, 그 결과, 고주파 모듈(1)의 품질을 향상할 수 있다.
또한, 칩 부품(22)과 반도체 펠릿(21)을 일괄 리플로우함으로써, 리플로우 처리를 단축할 수가 있어, 그 결과, 리플로우 공정을 간략화할 수가 있다.
또한, 칩 부품(22)과 반도체 펠릿(21)을 일괄 리플로우함으로써, 리플로우 장치(30)가 1대로 끝나기 때문에, 리플로우 공정에의 투자 비용을 저감할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 발명의 실시의 형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 발명의 실시의 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않은 범위에서 여러가지 변경 가능한 것은 물론이다.
예를 들면, 상기 실시의 형태에서는, 리플로우 공정에서 푸시핀(36a)에 의해서 반도체 펠릿(21)을 가압하는 경우를 설명했지만, 도 17의 다른 실시의 형태의 고주파 모듈(45) (반도체 집적 회로 장치)에 도시한 바와 같이, 방열판인 히트싱크(44)를 도 6에 도시하는 푸시핀(36a)에 의해서 가압하여 칩 부품(22)과의 땜납 일괄 리플로우를 행하더라도 좋다.
즉, 도 17에 도시하는 고주파 모듈(45)은, 예를 들면, 갈륨·비소(GaAs)의 반도체 웨이퍼로부터 취득한 반도체 펠릿(21)을 탑재한 것으로, 우선, 도 4에 도시하는 본 가열부(35d)에서 히트싱크(44)를 배선 기판(2)에 대하여 가압하면서 일괄 리플로우에 의해서 칩 부품(22)의 땜납 리플로우와 동시에 땜납 접속부(26)를 가열 용융하고, 또한, 상기 본 가열부(35d)에서 히트싱크(44)를 배선 기판(2)에 대하여 가압한 상태에서 땜납 접속부(26)를 냉각하여 배선 기판(2)과 칩 부품(22) 및 히트싱크(44)를 땜납 접속하는 것으로, 그 후, 이 히트싱크(44) 상에 은 페이스트 등의 접합재(40)를 통해 반도체 펠릿(21)을 탑재한 것이다.
이 고주파 모듈(45)의 경우에 있어서도, 히트싱크(44)의 땜납 접속에 있어서 상기 실시 형태의 반도체 펠릿(21)의 땜납 접속과 마찬가지의 작용 효과가 얻어진다.
또, 히트싱크(44)는 박판형이 것으로, 예를 들면, 구리판 등에 의해서 형성되어 있다. 따라서, 도 17에 도시한 바와 같이, 고주파 모듈(45)은, 박판형의 히트싱크(44) 상에 접합재(40)를 통해 반도체 펠릿(21)이 고정되는 구조이고, 반도체 펠릿(21) 탑재 이후의 조립 공정에 대해서는, 상기 실시의 형태로 설명한 고주파 모듈(1)의 것과 마찬가지이다.
또한, 상기 실시의 형태의 반도체 집적 회로 장치 (고주파 모듈(1))에서는, 전자 부품인 칩 부품(22)과 반도체 펠릿(21)이 혼재되는 경우를 설명했지만, 상기 실시 형태에서 설명한 리플로우 장치(30)를 이용한 리플로우 기술에 대해서는, 반도체 펠릿(21)만을 배선 기판(2) 등에 탑재할 때에도 적용 가능하다.
즉, 도 4에 도시하는 본 가열부(35d)에서 반도체 펠릿(21)을 배선 기판(2)에 대하여 가압하면서 땜납 접속부(26)를 리플로우에 의해서 가열 용융하고, 또한, 본 가열부(35d)에서 반도체 펠릿(21)을 배선 기판(2)에 대하여 가압한 상태에서 반도체 펠릿(21)과 배선 기판(2)의 땜납 접속부(26)를 냉각하여 배선 기판(2)과 반도체 펠릿(21)을 땜납 접속하는 것이다.
또, 상기 실시 형태에서 설명한 반도체 펠릿(21)은, 실리콘의 반도체 웨이퍼로부터 취득한 것이더라도 좋고, 또한, 갈륨·비소의 반도체 웨이퍼로부터 취득한 것이더라도 좋고, 또한, SOI, GeSi, TFT(Thin Film Transistor) 등을 이용하여도 좋다.
또한, 상기 실시 형태에서 이용한 에어(29) 대신에, 질소 가스를 이용하여도 좋다.
이에 따라, 땜납 접속 시의 땜납 접속부(26)의 산화 방지를 도모할 수 있다.

Claims (33)

  1. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿(pellet)을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서, 상기 반도체 펠릿과 상기 배선 기판 사이 및 상기 전자 부품과 상기 배선 기판 사이에 배치된 접속용 땜납을 일괄 리플로우(batch reflow)에 의해서 가열 용융하는 단계;
    (c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 반도체 펠릿의 본딩 패드와 상기 배선 기판의 기판측의 단자를 금속 와이어에 의해 접속하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  2. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서, 상기 반도체 펠릿과 상기 배선 기판 사이 및 상기 전자 부품과 상기 배선 기판 사이에 배치된 접속용 땜납을 일괄 리플로우에 의해서 가열 용융하고, 이 가열 용융 중에 상기 가압의 양을 변화시키는 단계;
    (c) 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 반도체 펠릿의 본딩 패드와 상기 배선 기판의 기판측의 단자를 금속 와이어에 의해 접속하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  3. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서, 상기 반도체 펠릿과 상기 배선 기판 사이 및 상기 전자 부품과 상기 배선 기판 사이에 배치된 접속용 땜납을 일괄 리플로우에 의해서 가열 용융하는 단계;
    (c) 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 가열 용융에 의해서 비산된 땜납 이물질을 흡인하여 상기 배선 기판으로부터 상기 땜납 이물질을 제거하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  4. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 전자 부품의 상기 접속용 땜납들을 일괄 리플로우를 통하여 가열 용융하는 단계; 및
    (c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  5. 삭제
  6. 삭제
  7. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 전자 부품의 상기 접속용 땜납들을 일괄 리플로우를 통하여 가열 용융하여, 이 가열 용융 중에 상기 가압의 양을 변화시키는 단계; 및
    (c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  8. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 전자 부품의 상기 접속용 땜납들을 일괄 리플로우를 통하여 가열 용융하는 단계; 및
    (c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 가열 용융에 의해서 비산된 땜납 이물질을 흡인하여 상기 배선 기판으로부터 상기 땜납 이물질을 제거하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  9. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 전자 부품의 상기 접속용 땜납들을 일괄 리플로우를 통하여 가열 용융하여, 이 가열 용융 중에 상기 가압의 양을 변화시키는 단계;
    (c) 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 가열 용융에 의해서 비산된 땜납 이물질을 흡인하여 상기 배선 기판으로부터 상기 땜납 이물질을 제거하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  10. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 배선 기판 상에 표면실장형 전자 부품 및 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압하면서 상기 반도체 펠릿과 상기 전자 부품의 상기 접속용 땜납들을 일괄 리플로우를 통하여 가열 용융하여, 이 가열 용융 중에 상기 가압의 양을 변화시키는 단계;
    (c) 상기 가열부에서 상기 반도체 펠릿을 상기 배선 기판에 대하여 가압한 상태에서 상기 반도체 펠릿과 상기 배선 기판과의 땜납 접속부를 냉각하여 상기 배선 기판, 상기 전자 부품 및 상기 반도체 펠릿을 땜납 접속하는 단계; 및
    (d) 상기 가열 용융에 의해서 비산된 땜납 이물질을 흡인하여 상기 배선 기판으로부터 상기 땜납 이물질을 제거하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  11. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 단자에 접속용 땜납이 형성된 복수의 배선 기판을 갖는 다수개 부착형 기판(multi-device board)을 배치하는 단계;
    (b) 가열부에서 상기 다수개 부착형 기판의 상기 복수의 배선 기판 상에 표면실장형 전자 부품들 및 복수의 반도체 펠릿을 배치하는 단계;
    (c) 상기 각각의 반도체 펠릿들에 대응하는 복수의 핀 부재를 통해 상기 개개의 반도체 펠릿들의 상방으로부터 상기 복수의 반도체 펠릿을 상기 배선 기판들에 대하여 가압하면서, 상기 가열부에서 상기 반도체 펠릿들과 상기 배선 기판들 사이 및 상기 전자 부품들과 상기 배선 기판들 사이에 배치된 상기 접속용 땜납을 일괄 리플로우를 통하여 가열 용융하는 단계;
    (d) 상기 가열부에서 상기 반도체 펠릿들을 상기 배선 기판들에 대하여 가압한 상태에서 상기 반도체 펠릿들과 상기 배선 기판들 사이의 땜납 접속부를 냉각하여 상기 배선 기판들을 상기 전자 부품들 및 상기 반도체 펠릿들과 땜납 접속하는 단계; 및
    (e) 상기 다수개 부착형 기판을 개개의 배선 기판들로 분할하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제1항에 있어서,
    상기 가열 용융 중에 및 상기 냉각 중에 상기 배선 기판에 대해서 상기 반도체 펠릿은 가압되고 상기 전자 부품은 가압되지 않는 반도체 집적 회로 장치의 제조 방법.
  21. 제1항에 있어서,
    상기 배선 기판은 제1 레벨 및 제2 레벨에 있는 표면을 포함하며, 상기 제2 레벨은 상기 제1 레벨 보다 상기 배선 기판의 이면에 더 가깝고, 상기 전자 부품은 상기 제1 레벨의 상기 배선 기판 표면 상에 배치되고 상기 반도체 펠릿은 상기 제2 레벨의 상기 배선 기판 표면 상에 배치되는 반도체 집적 회로 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 제2 레벨의 표면은 상기 배선 기판 내에 캐비티를 형성함에 따라, 상기 캐비티 내에 상기 반도체 펠릿이 탑재되는 반도체 집적 회로 장치의 제조 방법.
  23. 제1항에 있어서,
    상기 단계 (b)에서, 상기 접속용 땜납은 상기 반도체 펠릿의 하측에 위치하는 히트 블록부에 의해 가열 용융되는 반도체 집적 회로 장치의 제조 방법.
  24. 제2항에 있어서,
    상기 단계 (b)에서, 상기 접속용 땜납은 상기 반도체 펠릿의 하측에 위치하는 히트 블록부에 의해 가열 용융되는 반도체 집적 회로 장치의 제조 방법.
  25. 제23항에 있어서,
    상기 단계 (a)에서, 상기 배선 기판의 주면(main surface) 상에 형성된 오목부 내에 상기 반도체 펠릿이 탑재되는 반도체 집적 회로 장치의 제조 방법.
  26. 제24항에 있어서,
    상기 단계 (a)에서, 상기 배선 기판의 주면 상에 형성된 오목부 내에 상기 반도체 펠릿이 탑재되는 반도체 집적 회로 장치의 제조 방법.
  27. 제11항에 있어서,
    상기 단계 (a) 후에, 상기 반도체 펠릿의 본딩 패드와 상기 배선 기판의 기판 측의 단자는 금속 와이어에 의해 접속되는 반도체 집적 회로 장치의 제조 방법.
  28. 제11항에 있어서,
    상기 단계 (b)에서, 상기 접속용 땜납은 상기 반도체 펠릿의 하측에 위치하는 히트 블록부에 의해 가열 용융되는 반도체 집적 회로 장치의 제조 방법.
  29. 제27항에 있어서,
    상기 단계 (a)에서, 상기 배선 기판의 주면 상에 형성된 오목부 내에 상기 반도체 펠릿이 탑재되는 반도체 집적 회로 장치의 제조 방법.
  30. 제28항에 있어서,
    상기 단계 (a)에서, 상기 배선 기판의 주면 상에 형성된 오목부 내에 상기 반도체 펠릿이 탑재되는 반도체 집적 회로 장치의 제조 방법.
  31. 제3항에 있어서,
    상기 단계 (d) 후에, 상기 반도체 펠릿의 본딩 패드와 상기 배선 기판의 기판 측의 단자는 금속 와이어에 의해 접속되는 반도체 집적 회로 장치의 제조 방법.
  32. 제31항에 있어서,
    상기 단계 (b)에서, 상기 접속용 땜납은 상기 반도체 펠릿의 하측에 위치하는 히트 블록부에 의해 가열 용융되는 반도체 집적 회로 장치의 제조 방법.
  33. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 각각이 하나의 반도체 집적 회로 장치에 대응하는 배선 기판들 상에 표면실장형 전자 부품들 및 복수의 반도체 펠릿을 배치하는 단계;
    (b) 땜납 용융을 수행할 수 있는 가열부에서 상기 복수의 반도체 펠릿을 상기 배선 기판들에 대하여 가압하면서, 상기 복수의 반도체 펠릿의 각각과 상기 배선 기판들 사이 및 상기 전자 부품들과 상기 배선 기판들 사이에 배치된 접속용 땜납을 일괄 리플로우를 통하여 가열 용융하는 단계; 및
    (d) 상기 가열부에서 상기 복수의 반도체 펠릿을 상기 배선 기판들에 대하여 가압한 상태에서 상기 복수의 반도체 펠릿과 상기 배선 기판들 사이의 땜납 접속부를 냉각하여 상기 배선 기판들을 상기 전자 부품들 및 상기 복수의 반도체 펠릿과 땜납 접속하는 단계
    를 포함하는 반도체 집적 회로 장치의 제조 방법.
KR1020010007235A 2000-02-15 2001-02-14 반도체 집적 회로 장치의 제조 방법 KR100562453B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000036820A JP3686567B2 (ja) 2000-02-15 2000-02-15 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JP2000-036820 2000-02-15

Publications (2)

Publication Number Publication Date
KR20010082623A KR20010082623A (ko) 2001-08-30
KR100562453B1 true KR100562453B1 (ko) 2006-03-21

Family

ID=18560808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007235A KR100562453B1 (ko) 2000-02-15 2001-02-14 반도체 집적 회로 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6709890B2 (ko)
JP (1) JP3686567B2 (ko)
KR (1) KR100562453B1 (ko)
TW (1) TWI248672B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
US7301242B2 (en) * 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US7642644B2 (en) 2004-12-03 2010-01-05 Mayo Foundation For Medical Education And Research Packaging for high power integrated circuits
WO2006060396A2 (en) * 2004-12-03 2006-06-08 Mayo Foundation For Medical Education And Research Packaging for high power integrated circuits using supercritical fluid
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
DE102005038416B3 (de) * 2005-08-12 2006-09-21 Mühlbauer Ag Thermodenvorrichtung für eine Vielzahl von Halbleiterbauelementen
US7534320B2 (en) * 2005-11-15 2009-05-19 Northrop Grumman Corporation Lamination press pad
TWI501828B (zh) * 2012-03-13 2015-10-01 晶片壓合裝置及方法
JP6394161B2 (ja) * 2014-08-06 2018-09-26 日亜化学工業株式会社 発光装置及び光源モジュール
JP6442363B2 (ja) * 2015-06-09 2018-12-19 新電元工業株式会社 搬送装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH0645377A (ja) * 1992-07-22 1994-02-18 Mitsubishi Electric Corp 半導体製造装置及び半導体パッケージ並びにチップ実装方法
JPH0722744A (ja) * 1993-06-30 1995-01-24 Toyota Motor Corp 各種部品のリフローはんだ付け方法並びに同方法の実施に使用する部品組付補助具及びリフロー炉
JPH07297363A (ja) * 1994-04-27 1995-11-10 Matsushita Electric Works Ltd 混成集積回路実装基板及びその部品実装方法
JPH10335386A (ja) * 1997-05-30 1998-12-18 T I F:Kk 半導体実装方法
JP2000183508A (ja) * 1998-12-15 2000-06-30 Toyota Motor Corp 電子部品装着用コレット

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1593348A (ko) * 1967-12-07 1970-05-25
US3791018A (en) * 1971-11-16 1974-02-12 Western Electric Co Heating method and apparatus for securing a member to an article
US4605152A (en) * 1984-02-24 1986-08-12 Pace, Incorporated Device for attaching modular electronic components to or removing them from an insulative substrate
JPH11121921A (ja) 1997-10-09 1999-04-30 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
US5927589A (en) 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH0645377A (ja) * 1992-07-22 1994-02-18 Mitsubishi Electric Corp 半導体製造装置及び半導体パッケージ並びにチップ実装方法
JPH0722744A (ja) * 1993-06-30 1995-01-24 Toyota Motor Corp 各種部品のリフローはんだ付け方法並びに同方法の実施に使用する部品組付補助具及びリフロー炉
JPH07297363A (ja) * 1994-04-27 1995-11-10 Matsushita Electric Works Ltd 混成集積回路実装基板及びその部品実装方法
JPH10335386A (ja) * 1997-05-30 1998-12-18 T I F:Kk 半導体実装方法
JP2000183508A (ja) * 1998-12-15 2000-06-30 Toyota Motor Corp 電子部品装着用コレット

Also Published As

Publication number Publication date
US6709890B2 (en) 2004-03-23
TWI248672B (en) 2006-02-01
KR20010082623A (ko) 2001-08-30
JP3686567B2 (ja) 2005-08-24
JP2001230275A (ja) 2001-08-24
US20010014490A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US6165885A (en) Method of making components with solder balls
US5859407A (en) Connecting board for connection between base plate and mounting board
KR101827807B1 (ko) 반도체 패키지의 제조 방법
US4285002A (en) Integrated circuit package
US7497911B2 (en) Flip chip die assembly using thin flexible substrates
CA2302907C (en) Plaster solder array using injection molded solder
KR100562453B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR101053091B1 (ko) 실장기판의 제조방법
US5251100A (en) Semiconductor integrated circuit device with cooling system and manufacturing method therefor
JP6338895B2 (ja) 電気又は電子装置
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
KR20080036557A (ko) 전자 부품 실장 방법
JPH06349892A (ja) 半導体装置の製造方法
JP2001230275A5 (ko)
US20060163330A1 (en) Site flattening tool and method for circuit board repair
JP3014989B2 (ja) 電子部品の製造装置
JPH0983128A (ja) 半導体モジュールの接合構造
JPH09139569A (ja) 配線基板およびそれを用いた電子部品の実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH05259631A (ja) プリント配線板の表面実装方法
JP2007059712A (ja) 実装方法
US20070148950A1 (en) Object and bonding method thereof
CN113161243A (zh) 表面芯片贴装工艺
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JPS6199359A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee