JPH09139569A - 配線基板およびそれを用いた電子部品の実装方法 - Google Patents
配線基板およびそれを用いた電子部品の実装方法Info
- Publication number
- JPH09139569A JPH09139569A JP29825495A JP29825495A JPH09139569A JP H09139569 A JPH09139569 A JP H09139569A JP 29825495 A JP29825495 A JP 29825495A JP 29825495 A JP29825495 A JP 29825495A JP H09139569 A JPH09139569 A JP H09139569A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- board
- electrodes
- solder
- heating element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Surface Heating Bodies (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半田ディップ槽やリフロー炉などの大型設備
を用いることなく、各種電子部品を配線基板に簡易に実
装する。 【解決手段】 プリント配線基板１Ａの主面に電極２を
加熱するための発熱体６を設け、半田バンプ９を介して
半導体チップ８を電極２上に位置決めした後、発熱体６
に給電すると発熱体６が加熱され、その熱で電極２が加
熱されるので、電極２上の半田バンプ９が溶融して半導
体チップ８の接続が行われる。
を用いることなく、各種電子部品を配線基板に簡易に実
装する。 【解決手段】 プリント配線基板１Ａの主面に電極２を
加熱するための発熱体６を設け、半田バンプ９を介して
半導体チップ８を電極２上に位置決めした後、発熱体６
に給電すると発熱体６が加熱され、その熱で電極２が加
熱されるので、電極２上の半田バンプ９が溶融して半導
体チップ８の接続が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子部品を配
線基板に実装する技術に関するものである。
線基板に実装する技術に関するものである。
【０００２】
【従来の技術】半導体チップやＬＳＩパッケージを始め
とする各種電子部品をプリント配線基板またはセラミッ
ク配線基板（以下、配線基板という）に接続するには、
従来より半田ディップ方式や半田リフロー方式が用いら
れている。
とする各種電子部品をプリント配線基板またはセラミッ
ク配線基板（以下、配線基板という）に接続するには、
従来より半田ディップ方式や半田リフロー方式が用いら
れている。
【０００３】例えばＱＦＰ(Quad Flat Package) やＳＯ
Ｊ(Small Outline J-lead Package)などのＬＳＩパッケ
ージの場合は、リードの表面に形成した半田メッキや配
線基板の電極上に形成した半田ペーストをリフロー炉内
で溶融させることにより接続が行われる。また、フリッ
プチップ方式の場合は、半導体チップのパッド上に形成
した半田バンプ（ＣＣＢバンプ）を半田リフロー炉内で
溶融させることにより接続が行われる。
Ｊ(Small Outline J-lead Package)などのＬＳＩパッケ
ージの場合は、リードの表面に形成した半田メッキや配
線基板の電極上に形成した半田ペーストをリフロー炉内
で溶融させることにより接続が行われる。また、フリッ
プチップ方式の場合は、半導体チップのパッド上に形成
した半田バンプ（ＣＣＢバンプ）を半田リフロー炉内で
溶融させることにより接続が行われる。
【０００４】上記フリップチップ方式を採用したＬＳＩ
パッケージについては、例えば特開昭６２−２４９４２
９号公報、特開昭６３−３１０１３９号公報などに記載
がある。
パッケージについては、例えば特開昭６２−２４９４２
９号公報、特開昭６３−３１０１３９号公報などに記載
がある。
【０００５】
【発明が解決しようとする課題】前述した半田溶融によ
る電子部品の接続方法は、大面積の半田ディップ槽や半
田リフロー炉を必要とするので、設備が大規模化してし
まうという問題がある。また、これに伴って設備の保守
や炉内の温度設定などに多くの時間を必要とするため、
実装作業のスループットが低下するという問題もある。
る電子部品の接続方法は、大面積の半田ディップ槽や半
田リフロー炉を必要とするので、設備が大規模化してし
まうという問題がある。また、これに伴って設備の保守
や炉内の温度設定などに多くの時間を必要とするため、
実装作業のスループットが低下するという問題もある。
【０００６】さらに、従来の配線基板は、一旦基板上に
実装した電子部品の一部に不良が生じた場合、この不良
部品を効率的にリペア（交換）することが困難であるた
め、製造歩留まりの低下を引き起こしている。
実装した電子部品の一部に不良が生じた場合、この不良
部品を効率的にリペア（交換）することが困難であるた
め、製造歩留まりの低下を引き起こしている。
【０００７】本発明の目的は、半田ディップ槽や半田リ
フロー炉などの大型設備を用いることなく、各種電子部
品を配線基板に簡易に実装することのできる技術を提供
することにある。
フロー炉などの大型設備を用いることなく、各種電子部
品を配線基板に簡易に実装することのできる技術を提供
することにある。
【０００８】本発明の他の目的は、配線基板に実装され
た不良電子部品を効率的にリペアすることのできる技術
を提供することにある。
た不良電子部品を効率的にリペアすることのできる技術
を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１１】（１）本発明の配線基板は、半田などの金
属接合剤を溶融させるための発熱体を基板本体に内蔵さ
せたものである。
属接合剤を溶融させるための発熱体を基板本体に内蔵さ
せたものである。
【００１２】（２）本発明の配線基板は、前記発熱体を
配線材料で構成したものである。
配線材料で構成したものである。
【００１３】（３）本発明の配線基板は、前記発熱体を
高周波電極で構成したものである。
高周波電極で構成したものである。
【００１４】（４）本発明の配線基板は、前記発熱体を
独立に給電可能な複数のブロックに分割したものであ
る。
独立に給電可能な複数のブロックに分割したものであ
る。
【００１５】（５）本発明の配線基板は、前記発熱体の
温度を測定する手段を内蔵したものである。
温度を測定する手段を内蔵したものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
【００１７】（実施の形態１）図１は、本発明の実施の
形態１であるプリント配線基板の要部を示す断面図、図
２は、このプリント配線基板の斜視図である。
形態１であるプリント配線基板の要部を示す断面図、図
２は、このプリント配線基板の斜視図である。
【００１８】このプリント配線基板１Ａは、アルミナ、
窒化アルミニウムなどのセラミックで構成されており、
その主面と裏面にはそれぞれ電極２、３が設けられてい
る。これらの電極２、３は、プリント配線基板１Ａを貫
通するスルーホール４を通じて電気的に接続されてい
る。また、プリント配線基板１Ａの内層には内部配線５
が設けられている。
窒化アルミニウムなどのセラミックで構成されており、
その主面と裏面にはそれぞれ電極２、３が設けられてい
る。これらの電極２、３は、プリント配線基板１Ａを貫
通するスルーホール４を通じて電気的に接続されてい
る。また、プリント配線基板１Ａの内層には内部配線５
が設けられている。
【００１９】本実施の形態のプリント配線基板１Ａの特
徴は、その主面に電極２を加熱するための発熱体６を設
けたことにある。この発熱体６は、それぞれの電極２の
近傍に沿って配置されており、すべての電極２をほぼ均
一な温度で加熱できるようになっている。発熱体６の両
端は、スルーホール４を通じて裏面の電極７と電気的に
接続されている。
徴は、その主面に電極２を加熱するための発熱体６を設
けたことにある。この発熱体６は、それぞれの電極２の
近傍に沿って配置されており、すべての電極２をほぼ均
一な温度で加熱できるようになっている。発熱体６の両
端は、スルーホール４を通じて裏面の電極７と電気的に
接続されている。
【００２０】上記電極２、３、７、内部配線５および発
熱体６は、スクリーン印刷法で印刷したＷ（タングステ
ン）などの高融点金属の厚膜で構成されている。すなわ
ち、発熱体６は、電極２、３、７および内部配線５と同
じ材料で構成されている。このようにすると、電極２、
３、７および内部配線５と発熱体６とを同一工程で形成
できるので、セラミック基板の製造プロセスを変更する
ことなく発熱体６を形成でき、プリント配線基板１Ａの
製造コストの上昇を最小限に抑えることができる。
熱体６は、スクリーン印刷法で印刷したＷ（タングステ
ン）などの高融点金属の厚膜で構成されている。すなわ
ち、発熱体６は、電極２、３、７および内部配線５と同
じ材料で構成されている。このようにすると、電極２、
３、７および内部配線５と発熱体６とを同一工程で形成
できるので、セラミック基板の製造プロセスを変更する
ことなく発熱体６を形成でき、プリント配線基板１Ａの
製造コストの上昇を最小限に抑えることができる。
【００２１】図３に示すように、プリント配線基板１Ａ
の主面に電子部品、例えば半導体チップ８を実装するに
は、あらかじめ半導体チップ８に取り付けておいた半田
バンプ９をプリント配線基板１Ａの電極２上に位置決め
し、一対の電極７を通じて発熱体６に給電する。このよ
うにすると、発熱体６が加熱され、その熱で発熱体６の
近傍の電極２も加熱されるので、電極２上の半田バンプ
９が溶融して半導体チップ８の接続が行われる。
の主面に電子部品、例えば半導体チップ８を実装するに
は、あらかじめ半導体チップ８に取り付けておいた半田
バンプ９をプリント配線基板１Ａの電極２上に位置決め
し、一対の電極７を通じて発熱体６に給電する。このよ
うにすると、発熱体６が加熱され、その熱で発熱体６の
近傍の電極２も加熱されるので、電極２上の半田バンプ
９が溶融して半導体チップ８の接続が行われる。
【００２２】このとき、プリント配線基板１Ａの主面に
温度センサ１０などの温度測定手段を取り付けておき、
電子部品を実装する工程に先立って給電電圧−基板温度
特性を把握しておけば、電極２の温度をより正確に制御
することができる。
温度センサ１０などの温度測定手段を取り付けておき、
電子部品を実装する工程に先立って給電電圧−基板温度
特性を把握しておけば、電極２の温度をより正確に制御
することができる。
【００２３】このように、上記のような発熱体６を備え
たプリント配線基板１Ａを用いることにより、電子部品
を簡易に実装することができるので、半田ディップ槽や
半田リフロー炉などの大型設備が不要となり、電子部品
の実装コストを低減することができる。
たプリント配線基板１Ａを用いることにより、電子部品
を簡易に実装することができるので、半田ディップ槽や
半田リフロー炉などの大型設備が不要となり、電子部品
の実装コストを低減することができる。
【００２４】なお、プリント配線基板１Ａは、アルミ
ナ、窒化アルミニウムなどのセラミックのみならず、ガ
ラスエポキシ、ＢＴレジン、ポリイミドなどの合成樹脂
で構成することもできる。この場合、電極２、３、７、
内部配線５および発熱体６は、例えばＣｕ（銅）をエッ
チングして同時に形成する。
ナ、窒化アルミニウムなどのセラミックのみならず、ガ
ラスエポキシ、ＢＴレジン、ポリイミドなどの合成樹脂
で構成することもできる。この場合、電極２、３、７、
内部配線５および発熱体６は、例えばＣｕ（銅）をエッ
チングして同時に形成する。
【００２５】（実施の形態２）図４は、本発明の実施の
形態２であるプリント配線基板の要部を示す断面図、図
５は、このプリント配線基板の斜視図である。
形態２であるプリント配線基板の要部を示す断面図、図
５は、このプリント配線基板の斜視図である。
【００２６】本実施の形態のプリント配線基板１Ｂは、
電極２を加熱するための発熱体６を複数のブロックに分
割し、発熱体６への給電をブロック毎に独立して行える
ようにしたものである。電子部品は、通常、図６に示す
ように、それぞれのブロックに１個ずつ実装される。
電極２を加熱するための発熱体６を複数のブロックに分
割し、発熱体６への給電をブロック毎に独立して行える
ようにしたものである。電子部品は、通常、図６に示す
ように、それぞれのブロックに１個ずつ実装される。
【００２７】このようにすると、一旦プリント配線基板
１Ｂ上に実装した複数個の電子部品の一部に不良が生じ
た場合でも、不良の電子部品のリペアを効率的に行うこ
とができる。すなわち、図７に示すように、不良の電子
部品（半導体チップ８）が実装されているブロックの発
熱体６のみに給電を行って電極２を加熱し、半田バンプ
９を溶融させて不良の半導体チップ８を取り除く。そし
て、図８に示すように、新しい良品の半導体チップ８を
このブロックの電極２上に位置決めし、もう一度このブ
ロックの発熱体６のみに給電を行って電極２上の半田バ
ンプ９を溶融する。なお、不良の電子部品を取り除くと
きには、半導体チップ８を吸引しながら電極２を加熱す
ることで、電極２上に残る余剰の半田量を少なくするこ
とができる。
１Ｂ上に実装した複数個の電子部品の一部に不良が生じ
た場合でも、不良の電子部品のリペアを効率的に行うこ
とができる。すなわち、図７に示すように、不良の電子
部品（半導体チップ８）が実装されているブロックの発
熱体６のみに給電を行って電極２を加熱し、半田バンプ
９を溶融させて不良の半導体チップ８を取り除く。そし
て、図８に示すように、新しい良品の半導体チップ８を
このブロックの電極２上に位置決めし、もう一度このブ
ロックの発熱体６のみに給電を行って電極２上の半田バ
ンプ９を溶融する。なお、不良の電子部品を取り除くと
きには、半導体チップ８を吸引しながら電極２を加熱す
ることで、電極２上に残る余剰の半田量を少なくするこ
とができる。
【００２８】また、本実施の形態によれば、発熱体６の
加熱温度をブロック毎に設定することができるので、例
えば図９に示す半導体チップ８とＳＯＪ１１のように、
リフロー温度の異なる異種の電子部品を同時に一括して
実装することができ、多品種少量生産に有利である。
加熱温度をブロック毎に設定することができるので、例
えば図９に示す半導体チップ８とＳＯＪ１１のように、
リフロー温度の異なる異種の電子部品を同時に一括して
実装することができ、多品種少量生産に有利である。
【００２９】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００３０】前記実施の形態１、２では、発熱体を電
極、配線と同じ材料で構成したが、異なる材料で構成し
てもよい。また、抵抗加熱以外の方式で半田を溶融させ
ることもできる。
極、配線と同じ材料で構成したが、異なる材料で構成し
てもよい。また、抵抗加熱以外の方式で半田を溶融させ
ることもできる。
【００３１】図１０は、発熱体を一対の高周波電極１
２、１２で構成し、プリント配線基板（図示は省略）の
主面と裏面とに対向して配置した例である。高周波電極
１２、１２には、スルーホールが貫通するための孔１３
を設けておく。この一対の高周波電極１２、１２に電圧
を印加して両者の間に高周波を発生させると、誘電損失
による発熱によってプリント配線基板全体が均一に加熱
されるので、抵抗加熱方式よりもさらに確実な接続を行
うことができる。
２、１２で構成し、プリント配線基板（図示は省略）の
主面と裏面とに対向して配置した例である。高周波電極
１２、１２には、スルーホールが貫通するための孔１３
を設けておく。この一対の高周波電極１２、１２に電圧
を印加して両者の間に高周波を発生させると、誘電損失
による発熱によってプリント配線基板全体が均一に加熱
されるので、抵抗加熱方式よりもさらに確実な接続を行
うことができる。
【００３２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３３】（１）本発明の配線基板によれば、半田デ
ィップ槽や半田リフロー炉などの大型設備を用いること
なく、各種電子部品を配線基板に簡易に実装することが
できる。
ィップ槽や半田リフロー炉などの大型設備を用いること
なく、各種電子部品を配線基板に簡易に実装することが
できる。
【００３４】（２）本発明の配線基板によれば、基板上
に実装した不良の電子部品のリペアを効率的に行うこと
ができる。
に実装した不良の電子部品のリペアを効率的に行うこと
ができる。
【図１】本発明の実施の形態１であるプリント配線基板
の要部を示す断面図である。
の要部を示す断面図である。
【図２】本発明の実施の形態１であるプリント配線基板
の斜視図である。
の斜視図である。
【図３】プリント配線基板に電子部品を実装する方法を
示す断面図である。
示す断面図である。
【図４】本発明の実施の形態２であるプリント配線基板
の要部を示す断面図である。
の要部を示す断面図である。
【図５】本発明の実施の形態２であるプリント配線基板
の斜視図である。
の斜視図である。
【図６】プリント配線基板に電子部品を実装する方法を
示す断面図である。
示す断面図である。
【図７】プリント配線基板に実装した不良電子部品をリ
ペアする方法を示す断面図である。
ペアする方法を示す断面図である。
【図８】プリント配線基板に実装した不良電子部品をリ
ペアする方法を示す断面図である。
ペアする方法を示す断面図である。
【図９】プリント配線基板に電子部品を実装する方法を
示す断面図である。
示す断面図である。
【図１０】発熱体の他の例を示す斜視図である。
１Ａ プリント配線基板 １Ｂ プリント配線基板 ２ 電極 ３ 電極 ４ スルーホール ５ 内部配線 ６ 発熱体 ７ 電極 ８ 半導体チップ ９ 半田バンプ １０ 温度センサ １１ ＳＯＪ １２ 高周波電極 １３ 孔
Claims (6)
- 【請求項１】 発熱体を内蔵したことを特徴とする配線
基板。 - 【請求項２】 請求項１記載の配線基板であって、前記
発熱体を配線材料で構成したことを特徴とする配線基
板。 - 【請求項３】 請求項１記載の配線基板であって、前記
発熱体を高周波電極で構成したことを特徴とする配線基
板。 - 【請求項４】 請求項１、２または３記載の配線基板で
あって、前記発熱体を独立に給電可能な複数のブロック
に分割したことを特徴とする配線基板。 - 【請求項５】 請求項１、２、３または４記載の配線基
板であって、前記発熱体の温度を測定する手段を内蔵し
たことを特徴とする配線基板。 - 【請求項６】 請求項１〜５のいずれか１項に記載の配
線基板上に電子部品を搭載し、前記発熱体から供給され
る熱で金属接合剤を溶融させることにより、前記電子部
品を前記配線基板に接合することを特徴とする電子部品
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29825495A JPH09139569A (ja) | 1995-11-16 | 1995-11-16 | 配線基板およびそれを用いた電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29825495A JPH09139569A (ja) | 1995-11-16 | 1995-11-16 | 配線基板およびそれを用いた電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139569A true JPH09139569A (ja) | 1997-05-27 |
Family
ID=17857244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29825495A Pending JPH09139569A (ja) | 1995-11-16 | 1995-11-16 | 配線基板およびそれを用いた電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139569A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| JP2009072998A (ja) * | 2007-09-20 | 2009-04-09 | Seiko Epson Corp | 液体噴射装置 |
| WO2009107209A1 (ja) * | 2008-02-27 | 2009-09-03 | 株式会社渕上ミクロ | ヒータ装置及び測定装置並びに熱伝導率推定方法 |
| JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
| JP2014154709A (ja) * | 2013-02-08 | 2014-08-25 | Canon Inc | 電気接続方法 |
-
1995
- 1995-11-16 JP JP29825495A patent/JPH09139569A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| JP2009072998A (ja) * | 2007-09-20 | 2009-04-09 | Seiko Epson Corp | 液体噴射装置 |
| WO2009107209A1 (ja) * | 2008-02-27 | 2009-09-03 | 株式会社渕上ミクロ | ヒータ装置及び測定装置並びに熱伝導率推定方法 |
| CN102217414A (zh) * | 2008-02-27 | 2011-10-12 | 莫列斯日本有限公司 | 加热器装置及测定装置以及热传导率推定方法 |
| JP5509443B2 (ja) * | 2008-02-27 | 2014-06-04 | 日本モレックス株式会社 | 測定装置及び熱伝導率推定方法 |
| JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
| JP2014154709A (ja) * | 2013-02-08 | 2014-08-25 | Canon Inc | 電気接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911624B2 (en) | Component installation, removal, and replacement apparatus and method | |
| US5783865A (en) | Wiring substrate and semiconductor device | |
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| KR19980064439A (ko) | 기판에 땜납을 형성하기 위한 방법 및 장치 | |
| JPH09139569A (ja) | 配線基板およびそれを用いた電子部品の実装方法 | |
| KR100562453B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR20060073648A (ko) | 회로 기판으로부터 과잉 땜납의 수직 제거 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| KR100741834B1 (ko) | 연성인쇄회로기판용 리플로우 장치 | |
| KR100479243B1 (ko) | 전기도금된리드를가진반도체장치의제조방법 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH07273438A (ja) | プリント配線板の製造方法 | |
| JP3163707B2 (ja) | 配線基板 | |
| JPH01144698A (ja) | 混成集積回路装置の製造方法とその装置 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| CN116325126A (zh) | 用于细间距球栅阵列的低温、可再加工和无底部填充的附接工艺 | |
| US20070148950A1 (en) | Object and bonding method thereof | |
| JPH0621147A (ja) | 電子部品の実装方法 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 |