JP2002134652A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法

Info

Publication number
JP2002134652A
JP2002134652A JP2000319772A JP2000319772A JP2002134652A JP 2002134652 A JP2002134652 A JP 2002134652A JP 2000319772 A JP2000319772 A JP 2000319772A JP 2000319772 A JP2000319772 A JP 2000319772A JP 2002134652 A JP2002134652 A JP 2002134652A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
mounting
semiconductor package
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000319772A
Other languages
English (en)
Inventor
Kentaro Oota
健太郎 大多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000319772A priority Critical patent/JP2002134652A/ja
Publication of JP2002134652A publication Critical patent/JP2002134652A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】多面取り基板に穿設されたスルーホールを半田
材を用いて閉塞した半導体パッケージ及び半導体パッケ
ージの製造方法を提供する。 【解決手段】実装部１０と、コーナ部に切欠部と切欠部
の周囲に形成されたランド７とを備え、この切欠部に半
田１２が充填されてマザーボード５と電気的に接続され
る電極部９が設けられた基板３と、上記実装部１０に搭
載され、ワイヤ１６によってランド７と電気的に接続さ
れる半導体チップ４と、上記基板３上に上記半導体チッ
プ４を封止する封止樹脂部１８とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板に半導体チッ
プが搭載された半導体パッケージ及び半導体パッケージ
の製造方法に関する。
【０００２】
【従来の技術】従来より、電子機器の小型化、軽量化に
伴い、回路基板の高密度実装が進んでいる。これに伴っ
て、半導体パッケージもより多くの部品を基板上に実装
することができるように小型化が図られている。
【０００３】この小型化が図られた半導体パッケージに
は、図９及び図１０に示すものがある。この半導体パッ
ケージ１００は、基板１０１と、基板１０１上に接着剤
により実装された半導体チップ１０２とを備え、封止樹
脂１１３により、この半導体チップ１０２が基板１０１
上に封止されてなる。
【０００４】基板１０１は、略正方形の板状に切断さ
れ、その四隅には導通用にメッキ処理が施された電極部
１０４が形成されている。また、基板１０１は、少なく
とも半導体チップ１０２の実装面側に導電パターン１０
６が形成され、略中央部に半導体チップ１０２が実装さ
れる実装部１１９が設けられている。さらに、基板１０
１は、実装部１１９近傍に半導体チップ１０２との導通
を図るパッド１０３が形成されている。このパッド１０
３は、導電パターン１０６を介して後述する電極部１０
４近傍に形成されているランド１１０と電気的に接続さ
れている。
【０００５】基板１０１上に実装されている半導体チッ
プ１０２は、基板１０１の略中央部にダイボンド剤１０
７によって接合されるとともに、ワイヤボンディングさ
れることによりボンディングワイヤ１０９を通じて、基
板１０１上に形成されているパッド１０３と接続されて
いる。半導体チップ１０２をパッド１０３に接続するボ
ンディングワイヤ１０９は、電気伝導性に優れた物質、
例えば金等により被覆されている。
【０００６】半導体チップ１０２とマザーボードとの導
通を図る電極部１０４は、基板１０１の四隅に形成され
ている。各電極部１０４は、上下方向に亘って略扇形に
切り欠かれて形成されてなり、略弓形の内周面が基板１
０１の側面側に露出したサイドスルー構造とされてい
る。また、電極部１０４は、内部がメッキ処理されてい
るとともに、上下端部１０４ａ、ｂの周囲にはランド１
１０が形成されている。さらに、電極部１０４は、上端
部１０４ａが蓋材１１２により覆われている。
【０００７】電極部１０４を閉塞する蓋材１１２は、基
板１０１の四隅に、電極部１０４の上面を被うように配
設されている。蓋材１１２は、熱硬化性の接着剤１１７
により基板１０１上に実装されており、これにより電極
部１０４の上端部１０４ａが蓋材１１２により閉塞さ
れ、封止樹脂１１３が電極部１０４の内周面に流入され
ることが防止される。
【０００８】また、半導体パッケージ１００上に実装さ
れた半導体チップ１０２及びボンディングワイヤ１０９
を基板１０１上に封止する封止樹脂１１３は、熱硬化性
の樹脂であり、基板上に充填された後、加熱機構により
加熱されることにより、基板１０１上で硬化される。
【０００９】このような半導体パッケージ１００は、電
極部１０４の下端部１０４ｂの周囲に形成されている金
属メッキ膜からなるランド１１０が、マザーボード上に
形成されているランドと接合され、半田付けされること
によりマザーボードに実装される。このとき、四隅に形
成された電極部１０４は、基板１０１上に実装された半
導体チップ１０２とマザーボードとを電気的に接続する
ための電極として機能する。
【００１０】この半導体パッケージ１００は、以下に示
すような工程を経て製造される。
【００１１】先ず、多面取り基板１１５を作成する。こ
の多面取り基板１１５は、略矩形の板状体からなり、格
子状に分割された略正方形状の実装部１１９が相隣接し
て複数形成される。
【００１２】次いで、図１１（Ａ）に示すように、多面
取り基板１１５は、相隣接する実装部１１９のコーナ部
が付き合わされる接点を中心に略円形のスルーホールが
穿設される。すなわち、実装部１１９の各コーナ部は、
上下方向に亘って略扇形に切り欠かれる。このスルーホ
ールは、電解又は無電解銅メッキ法等により、ホール内
がメッキ処理される。これにより、各実装部１１９の各
コーナ部には電極部１０４が形成される。
【００１３】次いで、各実装部１１９の各コーナ部には
ランド１１０がフォトツールを用いたプリントエッチ法
により形成される。このランド１１０は、上記した相隣
接する４つの実装部１１９のコーナ部に形成された電極
部１０４が付き合わされることにより形成されるスルー
ホールを中心としてその外周を囲む略円形に形成され
る。したがって、各電極部１０４の周囲に形成されるラ
ンド１１０は、円の１／４の大きさの略円弧状となる。
なお、各実装部１１９は、同様にして、半導体チップ１
０２に取り付けられたボンディングワイヤ１０９が接続
されるパッド１０３及びこのパッド１０３とランド１１
０とを電気的に接続する導電パターン１０６が形成され
る。
【００１４】次いで、図１１（Ｂ）に示すように、多面
取り基板１１５には、熱硬化性の接着剤１１７が塗布さ
れ、電極部１０４への封止樹脂１１３の流入を防止する
ための蓋板１２０が熱圧着されることにより取り付けら
れる。この蓋板１２０は、図１１（Ａ）に示すように、
多面取り基板１１５と略同一の大きさの矩形状に形成さ
れ、多面取り基板１１５に格子状に形成された略正方形
の実装部１１９に対応してハニカム状の開口部１２５が
複数形成されている。蓋板１２０は、多面取り基板１１
５に取り付けられることにより、この開口部１２５より
実装部１１９の中央部を外方に臨ませると同時に、スル
ーホールの上面側開口部１２２ａを覆う。
【００１５】次いで、図１１（Ｃ）に示すように、実装
部１１９の略中央部にダイボンドが塗布された後、半導
体チップ１０２が搭載される。実装部１１９に搭載され
た半導体チップ１０２は、図１１（Ｄ）に示すように、
ワイヤボンド工程によりボンディングワイヤ１０９の一
端が接続される。ボンディングワイヤ１０９は、他端を
実装部１１９上に形成されたパッド１０３と接続され
る。
【００１６】その後、実装部１１９は、図１１（Ｅ）に
示すように、封止樹脂１１３が塗布されることにより半
導体チップ１０２及びボンディングワイヤ１０９が封止
される。このとき、多面取り基板１１５に穿設されたス
ルーホールは、蓋板１２０によって上面側開口部１２２
ａが覆われているため、スルーホール内には封止樹脂１
１３が流入しない。
【００１７】次いで、封止樹脂１１３は、図示しない加
熱機構による熱処理を経て硬化され、その後、マーキン
グインキ等によりマーキングが行われる。そして、多面
取り基板１１５は、図１１（Ｆ）に示すように、ダイシ
ングカッタにより、相隣接する実装部１１９のコーナ部
の接点に形成されたスルーホールの中心を結ぶ線に沿っ
て切断される。これにより、図１１（Ｇ）に示すよう
に、サイドスルー構造の電極部１０４を備える半導体パ
ッケージ１００が形成される。
【００１８】また、小型化が図られた半導体パッケージ
には、図１２に示すものがある。この半導体パッケージ
１３０は、半田バンプが搭載された基板１３１と、基板
１３１上に半田バンプ１３２を介して実装される半導体
チップ１３３とを備え、基板１３１と半導体チップ１３
３との間隙にアンダーフィル１３５が充填、硬化されて
なる。
【００１９】基板１３１は略正方形状に切断され、その
四隅には上記半導体パッケージ１００と同様に、メッキ
処理されたスルーホールからなる電極部１３６が形成さ
れている。また、基板１３１は、少なくとも半導体チッ
プ１３３の実装面側に導電パターン１３７が形成され、
略中央部に半導体チップ１３３が実装される実装部１３
８が設けられている。さらに、基板１３１は、実装部１
３８近傍に半導体チップ１３３との導通を図るパッド１
３９が形成されている。このパッド１３９は、導電パタ
ーン１３７を介して後述する電極部１３６近傍に形成さ
れているランド１４０と電気的に接続されている。ま
た、このパッド１３９上には、半田バンプ１３２が搭載
された半導体チップ１３３が実装されている。
【００２０】また、半導体チップ１３３とマザーボード
との導通を図る電極部１３６は、基板１３１の四隅に形
成されている。各電極部１３６は、上下方向に亘って略
扇形に切り欠いて形成され、略弓形の内周面が基板１３
１の側面側に露出したサイドスルー構造とされている。
また、電極部１３６は、内部がメッキ処理されていると
ともに、上下端部１３６ａ，１３６ｂの周囲にランド１
４０が形成されている。
【００２１】半導体チップ１３３と基板１３１との間に
は熱衝撃を緩和するためにアンダーフィル１３５が充填
されている。これにより、半導体チップ１３３と基板１
３１との応力差により半導体チップ１３３が基板１３１
から剥離することを防止する。
【００２２】このような半導体パッケージ１３０は、以
下のように製造される。
【００２３】先ず、多面取り基板１４２を作成する。こ
の多面取り基板１４２は、略矩形の板状体からなり、格
子状に分割された略正方形状の実装部１３８が相隣接し
て複数形成される。
【００２４】次いで、図１３（Ａ）に示すように、多面
取り基板１４２は、相隣接する実装部１３８のコーナ部
が付き合わされる接点を中心に略円形のスルーホールが
穿設される。すなわち、実装部１３８の各コーナ部は、
上下方向に亘って略扇形に切り欠かれる。このスルーホ
ールは、電解又は無電解銅メッキ法等により、ホール内
がメッキ処理される。これにより、各実装部１３８の各
コーナ部には電極部１３６が形成される。
【００２５】次いで、各実装部１３８の各コーナ部には
ランド１４０がフォトツールを用いたプリントエッチ法
により形成される。このランド１４０は、上記した相隣
接する４つの実装部１３８のコーナ部に形成された電極
部１３６が付き合わされることにより形成されるスルー
ホールを中心としてその外周を囲む略円形に形成され
る。したがって、各電極部１３６の周囲に形成されるラ
ンド１４０は、円の１／４の大きさの略円弧状となる。
なお、各実装部１３８は、同様にして、半導体チップ１
３３に搭載された半田バンプ１３２が接続されるパッド
１３９及びこのパッド１３９とランド１４０とを電気的
に接続する導電パターン１３７が形成される。
【００２６】次いで、図１３（Ｂ）に示すように、実装
部１３８のパッド１３９上に半田バンプが搭載された半
導体チップ１３３が搭載される。その後、実装部１３８
は、図１３（Ｃ）に示すように、アンダーフィル１３５
が充填されることにより半導体チップ１３３及び基板１
３１との間隙が封止される。
【００２７】次いで、アンダーフィル１３５は、図示し
ない加熱機構による熱処理を経て硬化される。その後、
多面取り基板１１５は、図１３（Ｄ）に示すように、ダ
イシングカッタにより、相隣接する実装部１１９のコー
ナ部の接点に形成されたスルーホールの中心を結ぶ線に
沿って切断される。これにより、図１３（Ｅ）に示すよ
うに、サイドスルー構造の電極部１３６を備える半導体
パッケージ１３０が形成される。
【００２８】
【発明が解決しようとする課題】しかし、上述した半導
体パッケージ１００のように、蓋板を貼付してスルーホ
ールの上面側開口部１２２ａを閉塞して、封止樹脂１１
３の流入を防止するとともに、スルーホール内を中空状
に保つ製法によると、以下の問題がある。
【００２９】すなわち、基板１１０に蓋板１２０を熱圧
着する際に、多面取り基板１１５に蓋板１２０を搭載す
るために塗布した熱硬化性の接着剤１１７が溶融し、ス
ルーホール内に流入することがある。また、多面取り基
板１１５に蓋板１２０を熱圧着する際に、蓋板１２０の
応力により蓋板１２０に反りが発生し、スルーホールの
上面側開口部１２２ａと蓋板１２０との間に隙間が生じ
たまま接着されることがある。この状態で封止樹脂１１
３を充填すると、この隙間から封止樹脂１１３がスルー
ホール内に流入することがある。このように、スルーホ
ール内に接着剤１１７又は封止樹脂１１３が流入する
と、半導体パッケージ１００が形成されたとき、メッキ
処理が施された電極部１０４の内周壁に接着剤１１７又
は封止樹脂１１３が付着し、電極部１０４の電気伝導率
が低下する。これにより、電極部１０４は、半導体パッ
ケージ１００をマザーボード上に搭載したときに電極と
しての機能が低下する。
【００３０】また、蓋板１２０は、多面取り基板１１５
の実装部１１９に対応して開口部１２５が形成されてい
る。このため、蓋板１２０を多面取り基板１１５上に接
合させるときに、蓋板１２０の開口部１２５と多面取り
基板１１５の実装部１１９との位置合わせがずれると、
穿設された全てのスルーホールの上面側開口部１２２ａ
が蓋板１２０によって閉塞されず、多面取り基板１１５
の全体に不良が生じる。
【００３１】更に、多面取り基板１１５と蓋板１２０と
を熱圧着することにより接着させた際に、多面取り基板
１１５と塗布された接着剤との応力の違いにより、多面
取り基板１１５及び蓋板１２０に反りが発生する場合が
あった。このため、半導体パッケージ１００の基板１０
１が湾曲してしまう。
【００３２】以上のことから、半導体パッケージ１００
の製造歩留まりが悪くなる。
【００３３】また、電極部１０４内は空洞のため、ダイ
シングカッタによる切断時にスルーホール内にバリが発
生することがあった。このため、半導体パッケージ１０
０の電極部１０４にもバリが残存する不具合があった。
【００３４】その他、多面取り基板１１５をダイシング
カッタにより切断する際に、蓋板１２０が剥がれること
があり、ダイシングカッタのブレードが破損することが
あった。
【００３５】また、半導体パッケージ１３０において
も、スルーホールの上下を開口するとともに、スルーホ
ール内部を中空状に保つ製法によると、半導体チップ１
３３をパッド１３９上に搭載した後、基板上に塗布した
フラックスを除去する際に、スルーホール内にフラック
スが残存する場合がある。
【００３６】また、アンダーフィル１３５がスルーホー
ル内に流入する場合があり、基板１３１と半導体チップ
１３３との間に充填するアンダーフィル１３５の充填量
には微妙な制御が必要となり、半導体パッケージの製造
歩留まりが低下する。
【００３７】そこで、本発明は、多面取り基板に穿設さ
れたスルーホールを半田材を用いて閉塞した半導体パッ
ケージ及び半導体パッケージの製造方法を提供すること
を目的とする。
【００３８】
【課題を解決するための手段】以上のような課題を解決
するために、本発明にかかる半導体パッケージは、実装
部と、コーナ部に切欠部と切欠部の周囲に形成されたラ
ンドとを備え、この切欠部に半田が充填されてマザーボ
ードと電気的に接続される電極部が設けられた基板と、
上記実装部に搭載され、ワイヤによってランドと電気的
に接続される半導体チップと、上記基板上に上記半導体
チップを封止する封止樹脂部とを備える。
【００３９】また、本発明に係る半導体パッケージの製
造方法は、半導体チップが搭載される実装部が格子状に
設けられた基板上の上記実装部の各コーナ部に、スルー
ホールと、該スルーホールの周囲にランドを形成し、上
記スルーホールを半田で閉塞するステップと、上記実装
部に半導体チップを搭載するステップと、上記実装部に
搭載された半導体チップと上記ランドとをワイヤにより
接続するステップと、上記半導体チップが実装された実
装部上を樹脂で封止するステップと、上記上記半導体チ
ップが実装された実装部が樹脂により封止された基板
を、上記スルーホールを結ぶ線上で実装部毎に切断する
ステップとを有する。
【００４０】また、本発明に係る他の半導体パッケージ
は、実装部と、コーナ部に切欠部と切欠部の周囲に形成
されたランドと、該ランドと導電パターンにより導通さ
れたパッドとを備え、上記切欠部に半田が充填されて、
マザーボードに電気的に接続される電極部が設けられた
基板と、上記パッド上に搭載された金属バンプにより上
記パッドと電気的に接続される半導体チップと、上記基
板上に形成された実装部と、上記半導体チップとの間隙
を封止する封止樹脂部とを備える。
【００４１】また、本発明に係る他の半導体パッケージ
の製造方法は、半導体チップが搭載される実装部が格子
状に設けられた基板上の上記実装部の各コーナ部に、ス
ルーホールと、該スルーホールの周囲にランドを形成
し、上記スルーホールを半田で充填するステップと、上
記半導体チップ上に金属バンプを形成するステップと、
上記パッド上に半導体チップを搭載するステップと、上
記実装部と上記半導体チップとの間に形成された間隙を
樹脂で封止するステップと、上記半導体チップが実装さ
れた実装部が樹脂により封止された基板を、上記スルー
ホールを結ぶ線上で実装部毎に切断するステップとを有
する。
【００４２】
【発明の実施の形態】以下、本発明が適用された半導体
パッケージ及び半導体パッケージの製造方法について、
図面を参照して詳細に説明する。
【００４３】この半導体パッケージ１は、図１及び図２
に示すように、基板３と、この基板３上に実装された半
導体チップ４とを備え、基板３は、半導体チップ４を覆
うように封止樹脂により封止されている。そして、半導
体パッケージ１は、マザーボード５の実装部に半田付け
されることにより実装され、電極部９を通じてマザーボ
ード５と電気的に接続されている。
【００４４】この基板３は、エポキシ樹脂が含浸された
ガラス布に銅箔が熱圧着されて形成され、少なくとも半
導体チップ４が実装される面側に、エッチング等により
半導体チップ４の導通接続用のパッド６及びパッド６と
ランド７とを通電させる導体パターン８が形成されてい
る。また、基板３は、略中央部に、後述する半導体チッ
プ４が実装される実装部１０が形成されている。更に、
基板３は、略正方形上に形成され、四隅には電極部９が
穿設されている。
【００４５】各電極部９は、上下方向に亘って略扇形に
切り欠かれて、略弓形の内周面が基板３の側面側に露出
したサイドスルー構造に形成されている。この電極部９
は、上下開口部９ａ，９ｂの周囲に、銅箔をエッチング
して形成されたランド７が形成されている。また、電極
部９は、電解又は無電解銅メッキ法によりメッキ処理が
施されている。そして、電極部９は、内部に半田材１２
が充填されている。
【００４６】基板３に実装される半導体チップ４は、上
記実装部１０の略中央部にダイボンド１４が塗布される
ことにより接着されている。この半導体チップ４は、一
端がパッド６と接続されているボンディングワイヤ１６
が取り付けられている。そして、半導体パッケージ１が
マザーボード５に接合されることによって、導電パター
ン８及び電極部９を介してマザーボード５と電気的に接
続されている。
【００４７】この半導体チップ４が実装された基板３
は、封止樹脂１８により封止されている。この封止樹脂
１８は、熱硬化性の樹脂、例えばエポキシ樹脂であり、
基板３上に塗布され、加熱されることによって硬化し、
基板３と一体化する。この封止樹脂１８は、基板３上に
搭載された半導体チップ４及びボンディングワイヤ１６
を覆うように塗布されている。なお、封止樹脂１８は、
基板３の四隅に穿設された電極部９内には、半田材１２
が充填されているため、流入されていない。したがっ
て、半導体パッケージ１は、封止樹脂１８が電極部９内
に溶着することなく、電極部９内の電気伝導率を維持す
ることができる。
【００４８】このような構成を有する半導体パッケージ
１は、基板３側とマザーボード５の実装部とを接合させ
てマザーボード５上に搭載した後、リフロー炉に搬送さ
れ、半田付けされる。このとき、半導体パッケージ１
は、リフロー炉の熱により溶融された電極部９内の半田
材１２によって、マザーボード５上に半田付けされる。
なお、半導体パッケージ１は、マザーボード５との接合
強度を確保するためにマザーボード５の実装部に予めク
リーム半田を印刷しておいてもよい。これにより、リフ
ロー炉の熱によりって半導体パッケージ１の電極部９内
の半田材１２とマザーボード５の実装部上に印刷された
クリーム半田が溶融して、半導体パッケージ１がマザー
ボード５の実装部上に半田付けされる。したがって、電
極部９内に充填された半田材１２は、半導体パッケージ
１の実装に用いられる。これにより、ランド７及びパッ
ド６に取り付けられたボンディングワイヤ１６を介し
て、マザーボード５と半導体チップ４とが電気的に接続
される。
【００４９】以上のような構成を有する半導体パッケー
ジ１によれば、電極部９上を覆う蓋材が用いられないた
め、蓋材と基板を接合する接着剤が電極部９内に付着す
ることがない。また、蓋材の反りにより半導体パッケー
ジ１の基板３が湾曲することもない。
【００５０】さらに、半導体パッケージ１をマザーボー
ド５上に実装する際に、電極部９に内に充填された半田
材１２が、リフロー炉の熱により溶融することにより、
半導体パッケージ１をマザーボード５上に接合するため
の接着剤とすることができる。
【００５１】次に、本発明が適用された半導体パッケー
ジの製造方法について説明する。半導体パッケージ１
は、先ず、エポキシ樹脂が含浸されたガラス布に銅箔を
熱圧着することにより基板３を構成する多面取り基板２
０が形成される。この多面取り基板２０には、略矩形の
板状からなり、格子状に分割されて略正方形状の相隣接
する実装部１０が複数形成される。そして、多面取り基
板２０は、相隣接する実装部１０のコーナ部が付き合わ
される接点を中心に略円形又は半円形のスルーホール２
１が穿設される。このスルーホール２１は、電解又は無
電解銅メッキ法等により、ホール内がメッキ処理され
る。
【００５２】次いで、実装部１０には、フォトツールを
用いたプリントエッチ法等により、各スルーホール２１
の周囲にランド７及び導電パターン８が形成される。こ
のランド７は、上記した相隣接する４つの実装部１０の
コーナ部が付き合わされることにより形成される略円形
又は半円形に形成されるスルーホール２１を中心として
その外周を囲む略円形又は半円形に形成される。これに
より、各実装部１０のコーナ部に形成されるランド７
は、円の１／４の大きさの略円弧状となる。
【００５３】次いで、スルーホール２１は、図３（Ｂ）
に示すように、半導体チップ４が実装される側の上面側
開口部２１ａ上に半田材１２が搭載される。なお、スル
ーホール２１の上面側開口部２１ａに半田材１２を実装
する方法については後述する。この半田材１２は加熱及
び／又は押圧されることにより、スルーホール２１内に
充填され、スルーホール２１の上面側開口部２１ａを閉
塞するとともにスルーホール２１内に半田材１２が充填
され、各実装部１０は、四隅に上下方向に亘って略扇形
に切り欠かれた電極部９が形成される。これにより、後
に封止樹脂１８が多面取り基板２０上に塗布されたとき
にも、封止樹脂１８がスルーホール２１内に流入するこ
とを防止することができる。
【００５４】次いで、多面取り基板２０は、図３（Ｃ）
に示すように、各実装部１０の略中央にダイボンド１４
が塗布され、半導体チップ４が搭載される。実装部１０
に搭載された半導体チップ４は、図３（Ｄ）に示すよう
に、ワイヤボンディングにより、ボンディングワイヤ１
６の一端が取り付けられる。このボンディングワイヤ１
６は、電気伝導性に優れた物質、例えば金等により被覆
されている。また、ボンディングワイヤ１６は、他端側
が実装部１０に形成されたパッド６と接合される。
【００５５】次いで、多面取り基板２０は、図３（Ｅ）
に示すように、実装部１０毎に封止樹脂１８を塗布し、
半導体チップ４及びボンディングワイヤ１６を封止す
る。この封止樹脂１８は、熱硬化性の樹脂であり、例え
ばエポキシ樹脂が用いられる。封止樹脂１８は、多面取
り基板２０上に塗布された後、図示しない加熱加圧機構
により多面取り基板２０に熱圧着され、硬化する。これ
により、実装部１０に搭載された半導体チップ４及びボ
ンディングワイヤ１６が封止される。
【００５６】この後、多面取り基板２０は、マーキング
インキ等により、マーキングがされた後、図３（Ｆ）に
示すように、ダイシングカッタを用いて実装部１０毎に
分割される。このとき、ダイシングカッタは、多面取り
基板２０に穿設されたスルーホール２１の中心を通るよ
うに、刃先が切り込まれ、多面取り基板２０を格子状に
切断する。なお、スルーホール２１内には半田材１２が
充填されているため、ダイシングカッタによる切断時に
もスルーホール２１内にバリが発生することを防止する
ことができる。これにより、図３（Ｇ）に示すようなサ
イドスルー構造の電極部９が四隅に形成された半導体パ
ッケージ１が形成される。
【００５７】次に、この半導体パッケージ１の電極部９
の開口部７ａに半田材１２を搭載する方法について説明
する。スルーホール２１の上面側開口部２１ａ上に搭載
される半田材１２は、例えば、図４（Ａ）に示すよう
に、半田ボール２２が用いられる。この半田ボール２２
は、開口部７ａよりも若干直径が大きく形成されてい
る。
【００５８】この半田ボール２２をスルーホール２１の
上面側開口部２１ａ上に搭載した後、図４（Ｂ）に示す
ように、加圧機構２４により押圧する。半田ボール２２
は、押圧されることにより、スルーホール２１内に圧着
し、スルーホール２１の上面側開口部２１ａを閉塞す
る。
【００５９】また、上面側開口部２１ａ上に搭載された
半田ボール２２は、図５（Ａ）及び図５（Ｂ）に示すよ
うに、多面取り基板２０をリフロー炉、オーブン等の加
熱機構２７内に搬送し、加熱してもよい。半田ボール２
２は、加熱されることにより溶融し、スルーホール２１
内に流入する。これにより、スルーホール２１内に半田
材１２が充填され、スルーホール２１の上面側開口部２
１ａを閉塞する。
【００６０】更に、スルーホール２１は、上面側開口部
２１ａ上にスクリーン印刷等の公知の印刷技術を用いて
クリーム半田２５を印刷してもよい。そして、図６
（Ａ）及び図６（Ｂ）に示すように、多面取り基板２０
をリフロー炉やオーブンに搬送し、加熱することによ
り、上面側開口部２１ａ上に印刷されたクリーム半田２
５は、溶融し、スルーホール２１内に流入する。これに
より、スルーホール２１内に半田材１２が充填され、ス
ルーホール２１の上面側開口部２１ａを閉塞する。
【００６１】このように、多面取り基板２０は、実装部
１０のコーナ部に形成されたスルーホール２１を閉塞す
ることができ、封止樹脂１８がスルーホール２１内に流
入する事態を防止することができる。
【００６２】以上のように、本発明が適用された半導体
パッケージの製造方法によれば、多面取り基板２０に形
成されたスルーホール２１の上面側開口部２１ａを閉塞
するために、多面取り基板２０上に蓋板を接合する必要
がないため、蓋材を接合させる接着剤がスルーホール２
１内に流入することを防止することができる。また、蓋
材の応力に伴う反りの発生により、スルーホール２１の
上面側開口部２１ａに隙間が発生すること、又は半導体
パッケージ１の基板３が湾曲することを防止することが
できる。
【００６３】また、半田材１２がスルーホール２１の上
面側開口部２１ａとずれて搭載された場合でも、多面取
り基板２０の他の部分に形成された半導体パッケージ１
には影響が無いため、半導体パッケージ１の製造歩留ま
りを向上させることができる。
【００６４】更に、スルーホール２１内には半田材１２
が充填されているため、ダイシングカッタによって多面
取り基板２０が切断される際にも、スルーホール２１内
のバリの発生を防止することができる。また、多面取り
基板２０をダイシングカッタにより切断する際にも蓋板
の剥離に伴うブレードの破損を防止することができる。
【００６５】また、本発明が適用された半導体パッケー
ジは、以下のように形成してもよい。なお、上述した半
導体パッケージ１と同一の部材については同一の符号を
付してその詳細を省略する。
【００６６】この半導体パッケージ４０は、図７に示す
ように、基板４２と、この基板４２上に金属バンプ４１
を介してフリップチップ実装された半導体チップ４３と
を備え、基板４２は、半導体チップ４３との間隙をアン
ダーフィル４５により封止されている。そして、半導体
パッケージ４０は、マザーボード５の実装部に半田付け
されることにより実装され、電極部９を通じてマザーボ
ード５と電気的に接続されている。
【００６７】この基板４２は、半導体チップ４３の実装
面側に金属バンプ４１が搭載された半導体チップ４３が
実装されるパッド４６及び電極部９の周囲に形成された
ランド７とを導通させる導電パターン８が形成されてい
る。また、基板４２は、略中央部に半導体チップ４３が
実装される実装部１０が形成されている。更に、基板４
２は、略正方形上に形成され、四隅には電極部９が形成
されている。
【００６８】この電極部９は、上下方向に亘って略扇形
に切り欠かれて、略弓形の内周面が基板３の側面側に露
出したサイドスルー構造に形成されている。また、電極
部９は、上下開口部９ａ，９ｂの周囲にランド７が形成
されている。そして、この電極部９は、内周側がメッキ
処理され、更に半田材１２が充填されている。
【００６９】基板４２に実装されている半導体チップ４
３は、金、半田等の金属バンプが搭載され、基板４２に
形成されているパッド４６上にフェースダウンにより接
続されている。これにより、半導体チップ４３は、導電
パターン８及び電極部９を介してマザーボード５と電気
的に接続されている。
【００７０】この半導体チップ４３と基板４２との間隙
に充填されるアンダーフィル４５は、熱硬化性かつ絶縁
性を有し、加熱処理されることにより硬化される。な
お、アンダーフィル４５は、基板４２の四隅に穿設され
た電極部９内には、半田材１２が充填されているため、
流入されていない。したがって、半導体パッケージ４０
は、アンダーフィル４５が電極部９内に溶着することな
く、電極部９内の電気伝導率を維持することができる。
【００７１】このような構成を有する半導体パッケージ
４０は、基板４２とマザーボード５の実装部とを接合さ
せてマザーボード５上に搭載した後、リフロー炉に搬送
され、半田付けされる。このとき、半導体パッケージ４
０は、リフロー炉の熱により溶融された電極部９内の半
田材１２によって、マザーボード５上に半田付けされ
る。なお、半導体パッケージ４０は、マザーボード５と
の接合強度を確保するためマザーボード５の実装部に予
めクリーム半田を印刷しておいてもよい。これにより、
リフロー炉の熱によりって半導体パッケージ４０の電極
部９内の半田材１２とマザーボード５の実装部上に印刷
されたクリーム半田が溶融して、半導体パッケージ４０
がマザーボード５の実装部上に半田付けされる。したが
って、電極部９内に充填された半田材１２は、半導体パ
ッケージ１の実装に用いられる。これにより、ランド７
及びパッド６上に接合された金属バンプ４１を介して、
マザーボード５と半導体チップ４３とが電気的に接続さ
れる。
【００７２】このような半導体パッケージ４０によれ
ば、電極部９に半田材２１が充填されているため、基板
４２上に塗布されるフラックスやアンダーフィル４５が
電極部９に残存することを防止することができる。
【００７３】また、半導体パッケージ４０をマザーボー
ド５上に実装する際に、電極部９に内に充填された半田
材１２が、リフロー炉の熱により溶融することにより、
半導体パッケージ４０をマザーボード５上に接合するた
めの接着剤とすることができる。
【００７４】次いで、この半導体パッケージの製造方法
について説明する。半導体パッケージ４０は、上述した
半導体パッケージ１と同様に、先ず、基板４２を構成す
る多面取り基板２０を形成する。そして、この多面取り
基板２０には、図８（Ａ）に示すように、相隣接する実
装部１０のコーナ部が付き合わされる接点を中心に略円
形又は半円形のスルーホール２１が穿設される。そし
て、スルーホール２１内をメッキ処理することにより、
各実装部１０は、四隅に上下方向に亘って略扇形に切り
欠かれた電極部９が形成される。また、このスルーホー
ル２１内には、図８（Ｂ）に示すように、上述した方法
により半田材１２が充填される。したがって、後にアン
ダーフィル４５が基板４２上に充填されたときにもスル
ーホール２１内に流入することを防止される。
【００７５】次いで、実装部１０には、フォトツールを
用いたプリントエッチ法等により、ランド７，導電パタ
ーン及びパッド４６が形成される。そして、図８（Ｃ）
に示すように、半導体チップ４３には、金、半田等から
なる金属バンプ４１が搭載され、実装部１０に形成され
たパッド４６上にフェースダウンによるフリップチップ
実装がされる。
【００７６】その後、図８（Ｄ）に示すように、半導体
チップ４３と基板４２の間にはアンダーフィル４５が充
填される。熱硬化性の樹脂であるアンダーフィル４５
は、充填後、図示しない加熱機構により加熱され、硬化
される。
【００７７】この後、多面取り基板２０は、図８（Ｅ）
に示すように、ダイシングカッタを用いて実装部１０毎
に分割される。このとき、ダイシングカッタは、多面取
り基板２０に穿設されたスルーホール２１の中心を通る
ように、刃先が切り込まれ、多面取り基板２０を格子状
に切断する。なお、スルーホール２１内には半田材１２
が充填されているため、ダイシングカッタによる切断時
にもスルーホール２１内にバリが発生することを防止す
ることができる。これにより、図７に示すようなサイド
スルー構造の電極部９が四隅に形成された半導体パッケ
ージ４０が形成される。
【００７８】以上のような半導体パッケージ４０によれ
ば、電極部９を構成するスルーホール２１内に半田材１
２が充填されているため、基板４２上に塗布されるフラ
ックスやアンダーフィル４５がスルーホール２１内に流
入することを防止することができる。
【００７９】また、アンダーフィル４５がスルーホール
２１に流入しないことから、アンダーフィル４５の充填
量の微妙な調整を必要とせず、半導体パッケージ４０の
製造歩留まりを向上させることができる。
【００８０】
【発明の効果】以上のように、本発明にかかる半導体パ
ッケージによれば、スルーホール内を半田を用いて閉塞
するため、スルーホールの上面側開口部を蓋板で閉塞す
るときと比べて、より確実にスルーホールを閉塞するこ
とができ、封止樹脂がスルーホール内に流入することを
確実に防止することができる。したがって、半導体パッ
ケージの電極部は、封止樹脂が付着されることがないた
め、電極部の電気伝導率を維持することができる。
【００８１】また、スルーホール内に充填された半田
は、半導体パッケージをマザーボード上に半田付けする
際に、熱により溶融するため、半導体パッケージのマザ
ーボード上への実装にあたって接着剤とすることができ
る。
【００８２】更に、スルーホール内に半田が充填された
いるため、多面取り基板を分割する際にスルーホール内
にバリが発生することを防止することができる。
【００８３】また、蓋板を使用しないため、蓋板を基板
に接着させる接着剤がスルーホール内に流入すること
や、封止樹脂を熱処理する際に蓋板に応力が生じて蓋板
や基板に反りが生じ、スルーホール内に接着剤屋封止樹
脂が流入することを防止することができる。また、半田
をスルーホールの上面側開口部上に搭載するときに位置
ズレがあったときも、位置ズレが生じた箇所の半導体パ
ッケージの不良で済むため、半導体パッケージの歩留ま
りへの影響を最小限に抑えることができる。更に、ダイ
シング時に蓋板が剥がれることがないため、ダイシング
ブレードの破損を防止することができる。。
【００８４】更に、半導体チップをフリップチップ実装
する場合にも、アンダーフィルがスルーホール内に流入
することを防止でき、アンダーフィルの充填量の調整を
必要とせず、半導体チップの製造歩留まりを向上するこ
とができる。
【図面の簡単な説明】
【図１】本発明が適用された半導体パッケージの一部を
破断してを示す斜視図である。
【図２】本発明が適用された半導体パッケージを示す断
面図である。
【図３】半導体パッケージの製造工程を示す工程図であ
る。
【図４】開口部に半田ボールが搭載されたスルーホール
を示す断面図である。
【図５】開口部に半田ボールが搭載され、リフロー炉に
よって加熱されることにより半田が内部に溶着されるス
ルーホールを示す断面図である。
【図６】開口部にクリーム半田が印刷され、リフロー炉
によって過熱されることにより半田が内部に溶着される
スルーホールを示す断面図である。
【図７】本発明が適用された他の半導体パッケージを示
す断面図である。
【図８】図７に示す半導体パッケージの製造工程を示す
工程図である。
【図９】従来の半導体パッケージの一部を破断してを示
す斜視図である。
【図１０】従来の半導体パッケージを示す断面図であ
る。
【図１１】上記半導体パッケージの製造工程を示す工程
図である。
【図１２】従来の他の半導体パッケージを示す断面図で
ある。
【図１３】従来の他の半導体パッケージの製造工程を示
す工程図である。
【符号の説明】
１ 半導体パッケージ、３ 基板、４ 半導体チップ、
５ パッド、６ ランド、７ スルーホール、８ 実装
部、９ 半田材、１０ ダイボンド、１１ ボンディン
グワイヤ、１４ 封止樹脂、２０ 多面取り基板、２２
半田ボール、２４ 加圧機構、２５ クリーム半田、
４０ 半導体パッケージ、４１ 半田バンプ、４２ 基
板、４３ 半導体チップ、４５ アンダーフィル、４６
パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 実装部と、コーナ部に切欠部と切欠部の
    周囲に形成されたランドとを備え、この切欠部に半田が
    充填されてマザーボードと電気的に接続される電極部が
    設けられた基板と、 上記実装部に搭載され、ワイヤによってランドと電気的
    に接続される半導体チップと、 上記基板上に上記半導体チップを封止する封止樹脂部と
    を備える半導体パッケージ。
  2. 【請求項２】 半導体チップが搭載される実装部が格子
    状に設けられた基板上の上記実装部の各コーナ部に、ス
    ルーホールと、該スルーホールの周囲にランドを形成
    し、上記スルーホールを半田で閉塞するステップと、 上記実装部に半導体チップを搭載するステップと、 上記実装部に搭載された半導体チップと上記ランドとを
    ワイヤにより接続するステップと、 上記半導体チップが実装された実装部上を樹脂で封止す
    るステップと、 上記上記半導体チップが実装された実装部が樹脂により
    封止された基板を、上記スルーホールを結ぶ線上で実装
    部毎に切断するステップとを有する半導体パッケージの
    製造方法。
  3. 【請求項３】 実装部と、コーナ部に切欠部と切欠部の
    周囲に形成されたランドと、該ランドと導電パターンに
    より導通されたパッドとを備え、上記切欠部に半田が充
    填されて、マザーボードに電気的に接続される電極部が
    設けられた基板と、 上記パッド上に搭載された金属バンプにより上記パッド
    と電気的に接続される半導体チップと、 上記基板上に形成された実装部と、上記半導体チップと
    の間隙を封止する封止樹脂部とを備える半導体パッケー
    ジ。
  4. 【請求項４】 半導体チップが搭載される実装部が格子
    状に設けられた基板上の上記実装部の各コーナ部に、ス
    ルーホールと、該スルーホールの周囲にランドを形成
    し、上記スルーホールを半田で充填するステップと、 上記半導体チップ上に金属バンプを形成するステップ
    と、 上記パッド上に半導体チップを搭載するステップと、 上記実装部と上記半導体チップとの間に形成された間隙
    を樹脂で封止するステップと、 上記半導体チップが実装された実装部が樹脂により封止
    された基板を、上記スルーホールを結ぶ線上で実装部毎
    に切断するステップとを有する半導体パッケージの製造
    方法。
JP2000319772A 2000-10-19 2000-10-19 半導体パッケージ及び半導体パッケージの製造方法 Withdrawn JP2002134652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000319772A JP2002134652A (ja) 2000-10-19 2000-10-19 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000319772A JP2002134652A (ja) 2000-10-19 2000-10-19 半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2002134652A true JP2002134652A (ja) 2002-05-10

Family

ID=18798173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319772A Withdrawn JP2002134652A (ja) 2000-10-19 2000-10-19 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2002134652A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093472A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 回路基板
CN116913822A (zh) * 2023-09-05 2023-10-20 Nano科技(北京)有限公司 一种光组件引线键合工装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093472A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 回路基板
CN116913822A (zh) * 2023-09-05 2023-10-20 Nano科技(北京)有限公司 一种光组件引线键合工装

Similar Documents

Publication Publication Date Title
TWI549204B (zh) Manufacturing method of semiconductor device
JPH08330358A (ja) はんだマスクの窓内に多数のはんだダムを備える電子モジュール
JPH1012765A (ja) 半導体パッケージ及び製造方法
JPH0888245A (ja) 半導体装置
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP4129837B2 (ja) 実装構造体の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002134652A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2007115789A (ja) 積層型半導体装置および積層型半導体装置の製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP4561969B2 (ja) 半導体装置
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000100868A (ja) 半導体装置およびその製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JPH09153562A (ja) パッド・エリア・アレイ・パッケージにソルダ・ボールを取り付ける方法
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108