JPH05129370A - チツプ部品取付構造 - Google Patents
チツプ部品取付構造Info
- Publication number
- JPH05129370A JPH05129370A JP29121091A JP29121091A JPH05129370A JP H05129370 A JPH05129370 A JP H05129370A JP 29121091 A JP29121091 A JP 29121091A JP 29121091 A JP29121091 A JP 29121091A JP H05129370 A JPH05129370 A JP H05129370A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- connection
- ceramic substrate
- lands
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】高密度の表面実装において、接続端子部が底面
に設けられたフリップチップ部品をセラミック基板の接
続ランドに正確に定置する。 【構成】セラミック基板4の接続ランド5に貫通孔6を
設け、該貫通孔6にフリップチップ部品1の接続端子部
2に形成した凸状バンプ3の先端部を挿入するようにす
る。
に設けられたフリップチップ部品をセラミック基板の接
続ランドに正確に定置する。 【構成】セラミック基板4の接続ランド5に貫通孔6を
設け、該貫通孔6にフリップチップ部品1の接続端子部
2に形成した凸状バンプ3の先端部を挿入するようにす
る。
Description
【0001】
【産業上の利用分野】本発明はファインパターンが形成
され高密度の表面実装を行うハイブリッドICのセラミ
ック基板にフリップチップ部品を正確な位置に能率良く
定置するための構造に関するものである。
され高密度の表面実装を行うハイブリッドICのセラミ
ック基板にフリップチップ部品を正確な位置に能率良く
定置するための構造に関するものである。
【0002】
【従来の技術】従来、ハイブリッドIC等高密度の表面
実装を行う方法として、ICのセラミック基板にファイ
ンパターンを形成し、小型化したチップ部品を搭載する
と共に能動素子としてはフリップチップを使用すること
が有効である。しかしフリップチップの接続端子部はチ
ップの片面に形成されており、また接続端子部面積も間
隔も小さく、且つ半田使用量も少ないため装着は非常に
難しいものがあった。即ち図2に示す如くセラミック基
板4に形成されたファインパターンの接続ランド5に薄
い金属板あるいはメッシュ板で精密に制作された印刷マ
スクで微量の半田ペースト7が塗布され、図には示され
ていなが予めパターン形成と共に設けられたフリップチ
ップ部品1を定置するためのマークに合わせてフリップ
チップ部品1を載置し、リフロー炉を通して溶着した
後、半田ペースト7の中に含まれているフラックスを洗
浄するという工程を取っていた。
実装を行う方法として、ICのセラミック基板にファイ
ンパターンを形成し、小型化したチップ部品を搭載する
と共に能動素子としてはフリップチップを使用すること
が有効である。しかしフリップチップの接続端子部はチ
ップの片面に形成されており、また接続端子部面積も間
隔も小さく、且つ半田使用量も少ないため装着は非常に
難しいものがあった。即ち図2に示す如くセラミック基
板4に形成されたファインパターンの接続ランド5に薄
い金属板あるいはメッシュ板で精密に制作された印刷マ
スクで微量の半田ペースト7が塗布され、図には示され
ていなが予めパターン形成と共に設けられたフリップチ
ップ部品1を定置するためのマークに合わせてフリップ
チップ部品1を載置し、リフロー炉を通して溶着した
後、半田ペースト7の中に含まれているフラックスを洗
浄するという工程を取っていた。
【0003】
【発明が解決しようとする課題】前述のように、フリッ
プチップの片面に形成された微小なバンプをセラミック
基板の接続ランドに、印刷マスクにて塗布された半田ペ
ーストの上に、セラミック基板に予め設けられている定
置マークを目標として、顕微鏡等を介しながら載置しな
ければならないという微細動作で、手間の掛かる困難な
作業の上、リフローの結果の状態を視覚で確認できない
という問題があった。
プチップの片面に形成された微小なバンプをセラミック
基板の接続ランドに、印刷マスクにて塗布された半田ペ
ーストの上に、セラミック基板に予め設けられている定
置マークを目標として、顕微鏡等を介しながら載置しな
ければならないという微細動作で、手間の掛かる困難な
作業の上、リフローの結果の状態を視覚で確認できない
という問題があった。
【0004】
【課題を解決するための手段】上記課題を解決するため
に、セラミック基板に施されたファインパターンの接続
ランドとフリップチップ部品とのリフローによる接続に
おいて、前記セラミック基板の接続ランドに貫通孔を設
け周囲に半田ペーストを塗布すると共にフリップチップ
部品の接続端子に凸状のバンプを形成し、該バンプの先
端部を前記貫通孔に挿入するようにして接続することを
特徴とするチップ部品取付構造を提供する。
に、セラミック基板に施されたファインパターンの接続
ランドとフリップチップ部品とのリフローによる接続に
おいて、前記セラミック基板の接続ランドに貫通孔を設
け周囲に半田ペーストを塗布すると共にフリップチップ
部品の接続端子に凸状のバンプを形成し、該バンプの先
端部を前記貫通孔に挿入するようにして接続することを
特徴とするチップ部品取付構造を提供する。
【0005】
【作用】前述のように、フリップチップ部品の接続端子
に相対するようセラミック基板の接続ランドに設けら
れ、周囲に半田ペーストを塗布した貫通孔に、フリップ
チップ部品の接続端子に形成された凸状のバンプの先端
部を挿入するようにすることにより、貫通孔が位置合わ
せのガイドとなって正確な定置ができ、基板に設けられ
た定置マークを目標として、顕微鏡等を介しながらフリ
ップチップ部品を載置しなければならないという微細動
作で手間の掛かる困難な作業が、容易に行えるようにな
る。
に相対するようセラミック基板の接続ランドに設けら
れ、周囲に半田ペーストを塗布した貫通孔に、フリップ
チップ部品の接続端子に形成された凸状のバンプの先端
部を挿入するようにすることにより、貫通孔が位置合わ
せのガイドとなって正確な定置ができ、基板に設けられ
た定置マークを目標として、顕微鏡等を介しながらフリ
ップチップ部品を載置しなければならないという微細動
作で手間の掛かる困難な作業が、容易に行えるようにな
る。
【0006】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳細に説明する。図1は本発明によるチップ部品取付
構造の一実施例の断面図である。
ら詳細に説明する。図1は本発明によるチップ部品取付
構造の一実施例の断面図である。
【0007】図において、1は未接続半導体素子である
フリップチップ部品であって、外部へ配線する接続端子
部2が設けられており、この接続端子部2の上にワイヤ
ーボンダにて凸状のバンプ3が形成されている。4はハ
イブリッドIC等のセラミック基板であって、本来フリ
ップチップ部品1の接続端子部2と溶着するように形成
された接続ランド5の中央に凸状バンプ3の先端部が嵌
入する貫通孔6が設けられている。この貫通孔6は導体
メッキをしてスルーホールとし、裏面のパターンと接続
されることもあり、場合によっては片面スルーホールで
もよい。
フリップチップ部品であって、外部へ配線する接続端子
部2が設けられており、この接続端子部2の上にワイヤ
ーボンダにて凸状のバンプ3が形成されている。4はハ
イブリッドIC等のセラミック基板であって、本来フリ
ップチップ部品1の接続端子部2と溶着するように形成
された接続ランド5の中央に凸状バンプ3の先端部が嵌
入する貫通孔6が設けられている。この貫通孔6は導体
メッキをしてスルーホールとし、裏面のパターンと接続
されることもあり、場合によっては片面スルーホールで
もよい。
【0008】以上のように構成されたセラミック基板4
の接続ランド5に印刷マスクにより半田ペースト7を印
刷塗布し、接続ランド5に設けられた貫通孔6に凸状バ
ンプ3の先端部をガイドとして挿入させてフリップチッ
プ部品1を載置し、リフローして溶着する。
の接続ランド5に印刷マスクにより半田ペースト7を印
刷塗布し、接続ランド5に設けられた貫通孔6に凸状バ
ンプ3の先端部をガイドとして挿入させてフリップチッ
プ部品1を載置し、リフローして溶着する。
【0009】
【発明の効果】前述のように、前述のように、セラミッ
ク基板の接続ランドに設けられ、周囲に半田ペーストを
塗布した貫通孔に、フリップチップ部品の接続端子に形
成された凸状のバンプの先端部を挿入するようにするこ
とにより、貫通孔が位置合わせのガイドとなって正確な
定置ができ、基板に設けられた定置マークを目標として
顕微鏡等を介しながらフリップチップ部品を載置しなけ
ればならないという、微細動作で手間の掛かる困難な作
業が容易に行えるようになることは、工数低減による生
産性の向上に加え、接続不良による基板廃棄の低減と共
に信頼性向上も計れコスト低減に寄与すること顕著であ
る。
ク基板の接続ランドに設けられ、周囲に半田ペーストを
塗布した貫通孔に、フリップチップ部品の接続端子に形
成された凸状のバンプの先端部を挿入するようにするこ
とにより、貫通孔が位置合わせのガイドとなって正確な
定置ができ、基板に設けられた定置マークを目標として
顕微鏡等を介しながらフリップチップ部品を載置しなけ
ればならないという、微細動作で手間の掛かる困難な作
業が容易に行えるようになることは、工数低減による生
産性の向上に加え、接続不良による基板廃棄の低減と共
に信頼性向上も計れコスト低減に寄与すること顕著であ
る。
【図1】本発明によるチップ部品取付構造の一実施例の
断面図である。
断面図である。
【図2】従来のチップ部品取付構造の一実施例の断面図
である。
である。
1 フリップチップ部品 2 接続端子部 3 凸状バンプ 4 セラミック基板 5 接続ランド 6 貫通孔 7 半田ペースト
Claims (1)
- 【請求項1】セラミック基板に施されたファインパター
ンの接続ランドとフリップチップ部品とのリフローによ
る接続において、前記セラミック基板の接続ランドに貫
通孔を設け、周囲に半田ペーストを塗布すると共にフリ
ップチップ部品の接続端子に凸状のバンプを形成し、該
バンプの先端部を前記貫通孔に挿入するようにして接続
することを特徴とするチップ部品取付構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29121091A JPH05129370A (ja) | 1991-11-07 | 1991-11-07 | チツプ部品取付構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29121091A JPH05129370A (ja) | 1991-11-07 | 1991-11-07 | チツプ部品取付構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05129370A true JPH05129370A (ja) | 1993-05-25 |
Family
ID=17765892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29121091A Pending JPH05129370A (ja) | 1991-11-07 | 1991-11-07 | チツプ部品取付構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05129370A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642624B2 (en) | 1999-05-31 | 2003-11-04 | Nec Corporation | Ball grid array type semiconductor device |
JP2008282902A (ja) * | 2007-05-09 | 2008-11-20 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
JP2010187133A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 電子部品の実装構造、及び電子部品の実装方法 |
-
1991
- 1991-11-07 JP JP29121091A patent/JPH05129370A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642624B2 (en) | 1999-05-31 | 2003-11-04 | Nec Corporation | Ball grid array type semiconductor device |
JP2008282902A (ja) * | 2007-05-09 | 2008-11-20 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
JP4759753B2 (ja) * | 2007-05-09 | 2011-08-31 | 函館電子株式会社 | 配線基板及びその製造方法 |
JP2010187133A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 電子部品の実装構造、及び電子部品の実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259608B1 (en) | Conductor pattern for surface mount devices and method therefor | |
JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
US6251767B1 (en) | Ball grid assembly with solder columns | |
JPH05129370A (ja) | チツプ部品取付構造 | |
US6528873B1 (en) | Ball grid assembly with solder columns | |
JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
JPH05144879A (ja) | チツプ部品取付構造 | |
JPH07106461A (ja) | リードピンキャリア | |
JPH0677620A (ja) | 電子部品実装構造 | |
JPH02111093A (ja) | 半導体装置の表面実装構造 | |
JP3528919B2 (ja) | ボールグリッドアレイ集積回路実装方法 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 | |
JP3161648B2 (ja) | 電子部品の半田付け方法 | |
JPH06209065A (ja) | 電子部品搭載装置 | |
JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
KR19990004363A (ko) | 솔더 공급용기구 및 이를 이용한 솔더링 방법 | |
JPH04243187A (ja) | プリント基板 | |
JPH0349418Y2 (ja) | ||
JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
JPS598391A (ja) | 平面実装用ハンダ板 | |
JPS6114791A (ja) | 電子部品装着用プリント基板 | |
JP2000260904A (ja) | 電子回路基板及び電子部品の実装方法 |