JP2008282902A - 配線基板及びその製造方法 - Google Patents

Abstract

【課題】電子部品を配線基板に実装する際に、位置合わせが容易で、接続不良の発生を確実に防止できる配線基板及びその製造方法を提供する。
【解決手段】電子部品３に形成された金バンプ４と、配線パターンを備える配線基板２に形成され金バンプ４が嵌合された貫通孔５と、貫通孔５の内側面を被覆して形成されると共に金バンプ４と配線パターンとを接続する金属メッキ層６とを備える。貫通孔５は、外側ほど大径の開口部７ａを備える。電子部品３は能動素子、受動素子または配線パターンを備える配線基板である。電子部品３に金バンプ４を形成する。配線パターンを備える配線基板２に貫通孔５を形成する。貫通孔５の内側面を被覆する金属メッキ層６を形成し、金属メッキ層６と配線パターンとを接続する。電子部品３を配線基板２に重ね合わせ押圧して、金バンプ４を貫通孔５に嵌合させ、電子部品３を配線パターンに接続する。
【選択図】 図１

Description

本発明は、例えば、半導体素子等の電子部品が実装された配線基板及びその製造方法にに関するものである。

近年、電子機器は市場からの要求により著しく小型化、高性能化を遂げており、これに伴って、半導体素子（ＩＣチップ）等の電子部品が実装された配線基板も高密度化が図られている。

前記配線基板の高密度化を、搭載される電子部品（ＩＣパッケージ）の面からみると、従来、表面実装型パッケージであったものがエリア実装パッケージとなり、パッケージサイズの小型化を行ったチップサイズパッケージ（ＣＳＰ）が出現している。さらに、複数のＩＣチップをパッケージ内に収容し、該パッケージ内部で該ＩＣチップの相互接続を行ったシステムインパッケージ（ＳｉＰ）のようなものも現れている。

一方、前記配線基板自体に関しては、前記表面実装型パッケージをそのまま搭載していたものから、ベアチップを直接配線基板に搭載しワイヤ接続したチップオンボード（ＣＯＢ）実装が出現し、さらにＩＣチップの電極部に形成したバンプを介して配線基板上の電極部に直接接続するフリップチップ実装が採用されている。

前記フリップチップ実装は、例えば、ＩＣチップとの接続を必要とする位置に電極部が形成された配線基板上に、所定量の熱硬化型接着剤を供給しておき、ＩＣチップの電極部に形成された金バンプを該配線基板上の電極部に位置合わせして押圧、保持し、該熱硬化型接着剤を加熱硬化させるというものである（例えば、特許文献１参照）。前記のようにすると、前記金バンプが所定量つぶれて前記配線基板上の電極部に密着した状態で、前記熱硬化型接着剤に保持されることにより、前記ＩＣチップと該電極部との電気的接続が確保される。

前記フリップチップ実装によれば、ワイヤ接続のようにＩＣチップの周辺部を接続部とするものとは異なり、ＩＣチップ全体を接続部として利用することが可能であるので、実装に要する面積を著しく小さくすることができる。

しかしながら、前記フリップチップ実装による場合、接続される側である前記配線基板の電極部がさらにファインピッチ化、または多ピン化すると、前記金バンプと該電極部との位置合わせが困難になるばかりか、該金バンプを該電極部に押圧する際に接続強度のばらつきが大きくなり、接続不良が発生することがあるという不都合がある。
特開２００４−３５６６６２号公報

本発明は、かかる不都合を解消して、電子部品を配線基板に実装する際に、該電子部品と該配線基板との位置合わせが容易で、接続不良の発生を確実に防止することができる配線基板を提供することを目的とする。

また、本発明の目的は、前記配線基板の製造方法を提供することにもある。

かかる目的を達成するために、本発明は、少なくとも１つの配線パターンと、該配線パターンに接続された電子部品とを備える配線基板において、該電子部品の該配線基板に対向する面に形成された少なくとも１つの金バンプと、該配線基板の該電子部品との接続を必要とする位置に形成され該金バンプが嵌合された貫通孔と、該貫通孔の内側面を被覆して形成されると共に該金バンプと該配線パターンとを接続する金属メッキ層とを備えることを特徴とする。

本発明の配線基板において、前記電子部品は該配線基板に対向する面に形成された少なくとも１つの金バンプを備えており、該金バンプが該配線基板の該電子部品との接続を必要とする位置に形成された貫通孔に嵌合される。このとき、前記貫通孔の内側面は前記金属メッキ層により被覆されており、該金属メッキ層は、前記配線パターンと接続している。従って、前記金属メッキ層を介して、前記電子部品と前記配線パターンとが接続される。

本発明の配線基板によれば、前記金バンプを前記貫通孔に嵌合することにより前記電子部品と前記配線パターンとを接続することができる。このとき、前記金バンプは金自体の良好な展延性により該貫通孔の位置に合わせて変形することができ、該貫通孔の内側面を被覆している前記金属メッキ層と確実に密着することができる。従って、前記貫通孔は、前記金バンプとの中心軸が一致するような精密な位置合わせを行わなくとも、前記電子部品と前記配線基板との位置合わせを容易に行うことができ、しかも接続不良の発生を確実に防止することができる。

本発明の配線基板において、前記貫通孔は、前記金バンプに対向する側に、外側ほど大径となっている開口部を備えていることが好ましい。前記配線基板は、前記開口部により前記金バンプを前記貫通孔に案内することができるので、前記電子部品と前記配線基板との位置合わせをさらに容易に行うことができる。

本発明の配線基板において、前記電子部品は能動素子または受動素子であってもよく、配線パターンを備える配線基板であってもよい。

本発明の配線基板は、電子部品の配線基板に対向する面に少なくとも１つの金バンプを形成する工程と、少なくとも１つの配線パターンを備える配線基板の該電子部品との接続を必要とする位置に貫通孔を形成する工程と、該貫通孔の内側面を被覆する金属メッキ層を形成し、該金属メッキ層と該配線パターンとを接続する工程と、該電子部品を該配線基板に重ね合わせて押圧することにより、該金バンプを該貫通孔に嵌合させ、該電子部品を該配線パターンに接続する工程とを備える製造方法により、有利に製造することができる。

次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。図１は本実施形態の配線基板の一構成例を示す説明的断面図であり、図２乃至図５は本実施形態の配線基板の製造方法を示す説明的断面図であり、図６は本実施形態の配線基板の他の製造方法を示す説明的断面図である。また、図７及び図８は本実施形態の配線基板の他の構成例を示す説明的断面図である。

図１に示すように、本実施形態の配線基板１は、ガラスエポキシ、ＢＴレジン等、それ自体公知の樹脂からなり複数層の配線パターン（図示せず）を備える多層プリント配線基板であるインターポーザ基板２と、シリコン、ＧａＡｓ等からなる半導体素子３とを備えている。半導体素子３はインターポーザ基板２に対向する面に形成された複数の金バンプ４を備えており、金バンプ４はインターポーザ基板２に形成された貫通孔５に嵌合されている。貫通孔５は、その内側面を被覆して形成された金属メッキ層６を備え、金属メッキ層６は金バンプ４と図示しない前記配線パターンとを接続している。この結果、配線基板１では、半導体素子３は、金バンプ４と金属メッキ層６とを介して、前記配線パターンに接続されている。

次に、本実施形態の配線基板１の製造方法について説明する。

本実施形態の製造方法では、まず、図２に示すように、半導体素子３のインターポーザ基板２に対向する面に、複数の金バンプ４を形成する。金バンプ４は、半導体素子３とインターポーザ基板２との間で必要とされる接続の数に対応する数が形成される。

金バンプ４は、キャピラリーの先端部から溶融した金を押し出すワイヤ接続の技術を用いて、形成することができる。圧着ボール部４ａの大きさは、貫通孔５の径や、インターポーザ基板２の配線パターンのライン間のピッチとの関係にもよるが、例えば、直径４０〜１００μｍ、厚さ８〜２０μｍの範囲とすることができる。また、ワイヤ部４ｂの大きさは、例えば、直径１５〜５０μｍ、厚さ０〜２００μｍの範囲とすることができる。

次に、図３に示すように、インターポーザ基板２に貫通孔５を形成する。貫通孔５は、インターポーザ基板２と半導体素子３との接続を必要とする位置に、半導体素子３に形成された金バンプ４の数に対応する数が形成される。

貫通孔５は、金バンプ４に対向する側に外側ほど大径となっているテーパ状の開口部７ａを備えている。開口部７ａは内側ほど小径となり、末端部は均一な直径を備える直孔部７ｂに連通している。前記形状を備える貫通孔５は、例えば、ＵＶ−ＹＡＧレーザ等のレーザ加工により形成することができる。

このとき、開口部７ａは、金属バンプ４を案内して嵌合を容易とする大きさであることがこのましく、例えばその最大径は圧着ボール部４ａの直径以下であることが好ましい。また、直孔部７ｂの直径はワイヤ径４ｂの直径以上、開口部７ａの最大径以下の範囲とすることができる。

尚、貫通孔５は、インターポーザ基板２における層間接続として機能するものであってもよい。

次に、図４に示すように、貫通孔５の内側面に金属メッキ層６を形成する。金属メッキ層６は、貫通孔５の内側面を被覆すると同時に、インターポーザ基板２の表面の一部をも被覆して、図示しない配線パターンに接続される。

金属メッキ層６は、例えば、銅メッキ層の上にニッケルメッキ層及び金メッキ層を積層した構成とすることができる。

次に、図５に示すように、インターポーザ基板２に半導体素子３を、金バンプ４が形成された面で重ね合わせ、金バンプ４が貫通孔５の開口部７ａに収容されるようにする。このとき、金バンプ４は開口部７ａに収容されていればよく、金バンプ４と貫通孔５との両者の中心軸を一致させるような精密な位置合わせを行う必要はない。

そして、半導体素子３をインターポーザ基板２側に押圧する。この結果、開口部７ａに収容された金バンプ４が開口部７ａに案内される一方、金自体の展延性により貫通孔５の形状に適合するように変形し、金バンプ４が貫通孔５に嵌合すると共に、金バンプ４と金属メッキ層６とが確実に密着し、図１に示す配線基板１が得られる。

前記製造方法において、配線基板１の金バンプ４と貫通孔５との接続は、Ｘ線検査等によることなく、半導体素子３が重ね合わされている側の反対側から外観を検査して、貫通孔５に金バンプ４が嵌合されていることを確認することにより、容易に行うことができる。貫通孔５に金バンプ４が嵌合されていることの確認は、例えば、可視光線を照射してその反射を見ることにより行うことができる。

前記製造方法では、貫通孔５として、外側ほど大径となっている開口部７ａと、開口部７ａの末端部に連通し均一な直径を備える直孔部７ｂとからなるものを挙げているが、貫通孔５は開口部７ａに収容した金バンプ４を案内して嵌合させることができる形状を備えるものであればどのようなものであってもよい。

例えば、図６（ａ）に示すように、全長に亘ってテーパ状の内側面を備え、金バンプ４に対向する側ほど大径となり、反対側ほど小径となっている貫通孔５ａ、または、図６（ｂ）に示すように、大径で均一な直径を備える開口部７ａが、段差部８を介して小径で均一な直径を備える直孔部７ｂに連通している貫通孔５ｂであってもよい。さらに、図６（ｃ）に示すように、全長に亘って均一な直径を備える貫通孔５ｃであってもよい。

次に、本実施形態の配線基板の他の構成例について説明する。

図７に示す配線基板１１は、複数層の配線パターン（図示せず）を備える多層配線プリント基板であるインターポーザ基板２と、該配線パターンに接続された半導体素子３とを備える配線基板１が、該配線パターンに接続されたベース基板１２ａを備え、配線基板１とベース基板１２ａとの積層体１３がさらにベース基板１２ｂの配線パターン（図示せず）に接続された構成となっている。

ベース基板１２ａは、それ自体複数層の配線パターン（図示せず）を備える多層配線プリント基板であり、インターポーザ基板２に対向する面に形成された複数の金バンプ１４を備え、金バンプ１４はベース基板１２ａに形成された前記配線パターンに接続されていると共に、インターポーザ基板２に形成された貫通孔１５に嵌合されている。貫通孔１５は、その内側面を被覆して形成された金属メッキ層１６を備え、金属メッキ層１６は金バンプ１４と、インターポーザ基板２に形成された前記配線パターンとを接続している。

尚、金バンプ１４、貫通孔１５、金属メッキ層１６は、それぞれ、図１に示す金バンプ４、貫通孔５、金属メッキ層６と同一の構成を備えている。

この結果、配線基板１１では、ベース基板１２ａは、金バンプ１４と金属メッキ層１６とを介して、インターポーザ基板２に形成された前記配線パターンに接続されている。

さらに、インターポーザ基板２は、それ自体複数層の配線パターン（図示せず）を備える多層配線プリント基板であるベース基板１２ｂに対向する面に形成された複数の金バンプ１７を備え、金バンプ１７は金属メッキ層１６に接続されていると共に、ベース基板１２ｂに形成された貫通孔１８に嵌合されている。金バンプ１７は、例えば、貫通孔１５を閉塞する位置に形成される。貫通孔１８は、その内側面を被覆して形成された金属メッキ層１９を備え、金属メッキ層１９は金バンプ１７と、ベース基板１２ｂに形成された前記配線パターンとを接続している。

尚、金バンプ１７、貫通孔１８、金属メッキ層１９は、それぞれ、図１に示す金バンプ４、貫通孔５、金属メッキ層６と同一の構成を備えている。

この結果、配線基板１１では、配線基板１とベース基板１２ａとの積層体１３は、金バンプ１７と金属メッキ層１９とを介して、ベース基板１２ｂに形成された前記配線パターンに接続されている。

配線基板１１は、半導体素子３がインターポーザ基板２の配線パターンを介して、ベース基板１２ａまたはベース基板１２ｂに形成された前記配線パターンに接続されている構成を備えており、チップオンボード（ＣＯＢ）として適用することができる。

次に、図８に示す配線基板２１は、複数層の配線パターン（図示せず）を備える多層配線プリント基板であるインターポーザ基板２と、該配線パターンに接続された半導体素子３とを備える第１の配線基板１ａが、該配線パターンに接続されたベース基板２２を備え、配線基板１とベース基板２２との積層体２３がさらに第１の配線基板１ａと同一構成を備える第２の配線基板１ｂに接続された構成となっている。

ベース基板２２は、それ自体複数層の配線パターン（図示せず）を備える多層配線プリント基板であり、インターポーザ基板２に対向する面に形成された複数の金バンプ２４を備え、金バンプ２４はベース基板２２に形成された前記配線パターンに接続されていると共に、インターポーザ基板２に形成された貫通孔２５に嵌合されている。貫通孔２５は、その内側面を被覆して形成された金属メッキ層２６を備え、金属メッキ層２６は金バンプ２４と、インターポーザ基板２に形成された前記配線パターンとを接続している。

尚、金バンプ２４、貫通孔２５、金属メッキ層２６は、それぞれ、図１に示す金バンプ４、貫通孔５、金属メッキ層６と同一の構成を備えている。

この結果、配線基板２１では、ベース基板２２は、金バンプ２４と金属メッキ層２６とを介して、インターポーザ基板２に形成された前記配線パターンに接続されている。

さらに、インターポーザ基板２は、第２の配線基板１ｂに対向する面に形成された複数の金バンプ２７を備え、金バンプ２７は金属メッキ層２６に接続されていると共に、第２の配線基板１ｂに形成された貫通孔２８に嵌合されている。貫通孔２８は、その内側面を被覆して形成された金属メッキ層２９を備え、金属メッキ層２９は金バンプ２７と、第２の配線基板１ｂに形成された前記配線パターンとを接続している。

尚、金バンプ２７、貫通孔２８、金属メッキ層２９は、それぞれ、図１に示す金バンプ４、貫通孔５、金属メッキ層６と同一の構成を備えている。

この結果、配線基板２１では、第１の配線基板１ａとベース基板２２との積層体２３は、金バンプ２７と金属メッキ層２９とを介して、第２の配線基板１ｂに形成された前記配線パターンに接続されている。

配線基板２１は、第１の配線基板１ａの半導体素子３と、第２の配線基板１ｂの半導体素子３とが、配線基板１ａ，１ｂのインターポーザ基板２の配線パターンを介して、パッケージ内で相互接続された構成を備えており、システムインパッケージ（ＳｉＰ）として適用することができる。

本発明の配線基板の一構成例を示す説明的断面図。 本発明の配線基板の製造方法を示す説明的断面図。 本発明の配線基板の製造方法を示す説明的断面図。 本発明の配線基板の製造方法を示す説明的断面図。 本発明の配線基板の製造方法を示す説明的断面図。 本発明の配線基板の他の製造方法を示す説明的断面図。 本発明の配線基板の他の構成例を示す説明的断面図。 本発明の配線基板のさらに他の構成例を示す説明的断面図。

符号の説明

１…配線基板、 ３…電子部品、 ４…金バンプ、 ５…貫通孔、 ６…金属メッキ層、 ７ａ…開口部。

Claims (5)

1. 少なくとも１つの配線パターンと、該配線パターンに接続された電子部品とを備える配線基板において、
   該電子部品の該配線基板に対向する面に形成された少なくとも１つの金バンプと、該配線基板の該電子部品との接続を必要とする位置に形成され該金バンプが嵌合された貫通孔と、該貫通孔の内側面を被覆して形成されると共に該金バンプと該配線パターンとを接続する金属メッキ層とを備えることを特徴とする配線基板。
2. 請求項１記載の配線基板において、前記貫通孔は、前記金バンプに対向する側に、外側ほど大径となっている開口部を備えていることを特徴とする配線基板。
3. 請求項１または請求項２記載の配線基板において、前記電子部品は能動素子または受動素子であることを特徴とする配線基板。
4. 請求項１または請求項２記載の配線基板において、前記電子部品は配線パターンを備える配線基板であることを特徴とする配線基板。
5. 電子部品の配線基板に対向する面に少なくとも１つの金バンプを形成する工程と、
   少なくとも１つの配線パターンを備える配線基板の該電子部品との接続を必要とする位置に貫通孔を形成する工程と、
   該貫通孔の内側面を被覆する金属メッキ層を形成し、該金属メッキ層と該配線パターンとを接続する工程と、
   該電子部品を該配線基板に重ね合わせて押圧することにより、該金バンプを該貫通孔に嵌合させ、該電子部品を該配線パターンに接続する工程とを備えることを特徴とする配線基板の製造方法。

Images