JPH02165633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02165633A JPH02165633A JP31964588A JP31964588A JPH02165633A JP H02165633 A JPH02165633 A JP H02165633A JP 31964588 A JP31964588 A JP 31964588A JP 31964588 A JP31964588 A JP 31964588A JP H02165633 A JPH02165633 A JP H02165633A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal mask
- bumps
- metal
- wettability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 238000007598 dipping method Methods 0.000 claims description 8
- 230000004907 flux Effects 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 8
- 239000010935 stainless steel Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 3
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 229910052761 rare earth metal Inorganic materials 0.000 description 4
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 samarium cobalt rare earth Chemical class 0.000 description 1
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、フリップチップICにおいて、半導体基板
の表面に特に高密度で多数の電極が形成されるような場
合に、この電極部それぞれに半田層を形成する半田の形
成方法に係るものであり、半田ディッピングによる半導
体装置の製造方法に関する。
の表面に特に高密度で多数の電極が形成されるような場
合に、この電極部それぞれに半田層を形成する半田の形
成方法に係るものであり、半田ディッピングによる半導
体装置の製造方法に関する。
[従来の技術]
半導体装置のボンディング技術の1つとしてワイヤレス
ボンディングがあるものであり、これは半導体基板上に
形成された電極と、例えばガラス、セラミック等のフレ
ーム上の電極とを一括してボンディングするものである
。このワイヤレスボンディングに際しては、上記半導体
基板およびフレーム上の電極部それぞれに半田層を盛り
上げ形成し、基板とフレームとを対接設定した状態でボ
ンディング接続させるようにする。そして、このような
技術を使用すると、電極の数が多くなり、その密度が高
い状態となった場合でも、非常に効率的にボンディング
できる。
ボンディングがあるものであり、これは半導体基板上に
形成された電極と、例えばガラス、セラミック等のフレ
ーム上の電極とを一括してボンディングするものである
。このワイヤレスボンディングに際しては、上記半導体
基板およびフレーム上の電極部それぞれに半田層を盛り
上げ形成し、基板とフレームとを対接設定した状態でボ
ンディング接続させるようにする。そして、このような
技術を使用すると、電極の数が多くなり、その密度が高
い状態となった場合でも、非常に効率的にボンディング
できる。
このような電極上に半田層を形成する半田バンプの形成
方法としては、例えば特開昭62−104143合公報
に示されるように種々の方法が提案されているものであ
るが、特に電極が高密度で配置されるようにして、その
製造方法を簡易にする手段としては、マスクを使用する
ことが考えられている。
方法としては、例えば特開昭62−104143合公報
に示されるように種々の方法が提案されているものであ
るが、特に電極が高密度で配置されるようにして、その
製造方法を簡易にする手段としては、マスクを使用する
ことが考えられている。
すなわち、第6図で示すように半導体基板11の表面に
は、この半導体基板11に形成された回路要素(図示せ
ず)に対応して、それぞれ導出電極とされるようになる
銅等による多数のバンプ1211122、・・・が形成
される。そして、この基板11の上記バンプ121 、
122 、・・・の設定された表面に対面するようにし
て、上記バンプ121%122、・・・それぞれに対応
して開口の形成されたステンレス等の金属材料からなる
メタルマスク13を対接設定する。
は、この半導体基板11に形成された回路要素(図示せ
ず)に対応して、それぞれ導出電極とされるようになる
銅等による多数のバンプ1211122、・・・が形成
される。そして、この基板11の上記バンプ121 、
122 、・・・の設定された表面に対面するようにし
て、上記バンプ121%122、・・・それぞれに対応
して開口の形成されたステンレス等の金属材料からなる
メタルマスク13を対接設定する。
そして、このマスク13の表面上にスキージ14を用い
て半田ペースト15を塗り付け、第7図にその1つのを
取出して示すように、半田バンプ1211122、・・
・上にそれぞれ半田層1Bが形成されるようにする。
て半田ペースト15を塗り付け、第7図にその1つのを
取出して示すように、半田バンプ1211122、・・
・上にそれぞれ半田層1Bが形成されるようにする。
この方法は、スクリーン印刷技術によってバンプ121
、122 、・・・上に半田層10を形成するもので
あるが、ステンレスによりメタルスクリーン13が構成
されている。このようなステンレスによってメタルマス
ク13を構成する場合、その開口部はケミカルエツチン
グ(等方性エツチング)で形成されるようになり、この
ため微細な開口を形成することが困難となる。例えばメ
タルプレートの厚さが80μmである場合、このメタル
プレートに対して180μm以下の径の開口を形成する
ことは困難である。また、このようにして構成されたメ
タルマスク13に対して塗布される半田ペースト15は
、高い粘性を有する。このため、メタルマスク13の開
口部の径が小さくなればなる程、この開口を通過するこ
とが困難となり、この開口部の表面状態等にも関連して
、バンプ上に形成される半田層1Gの半田量が大きくば
らつくようになる。
、122 、・・・上に半田層10を形成するもので
あるが、ステンレスによりメタルスクリーン13が構成
されている。このようなステンレスによってメタルマス
ク13を構成する場合、その開口部はケミカルエツチン
グ(等方性エツチング)で形成されるようになり、この
ため微細な開口を形成することが困難となる。例えばメ
タルプレートの厚さが80μmである場合、このメタル
プレートに対して180μm以下の径の開口を形成する
ことは困難である。また、このようにして構成されたメ
タルマスク13に対して塗布される半田ペースト15は
、高い粘性を有する。このため、メタルマスク13の開
口部の径が小さくなればなる程、この開口を通過するこ
とが困難となり、この開口部の表面状態等にも関連して
、バンプ上に形成される半田層1Gの半田量が大きくば
らつくようになる。
すなわち、半導体装置に形成される電極の数が増大し、
その密度が高くなって回路装置が微細化するようになっ
た場合に大きな問題が生ずる。さらにバンプ上の半田層
1Bを形成する半田の量がばらつくような状態となると
、その半田層1Bの高さの精度が100±50μmとな
る。
その密度が高くなって回路装置が微細化するようになっ
た場合に大きな問題が生ずる。さらにバンプ上の半田層
1Bを形成する半田の量がばらつくような状態となると
、その半田層1Bの高さの精度が100±50μmとな
る。
フリップチップICの高密度化、高集積化が進むように
なると、半導体基板上に形成される電極の数もさらに大
幅に増加する傾向にある。したがって、フリップチップ
の電極間の距離がさらに短くなり、電極それぞれの径が
小さくなるものであり、上記のようなメタルマスクと半
田ペーストを使用するような方法では、対処できなくな
る。
なると、半導体基板上に形成される電極の数もさらに大
幅に増加する傾向にある。したがって、フリップチップ
の電極間の距離がさらに短くなり、電極それぞれの径が
小さくなるものであり、上記のようなメタルマスクと半
田ペーストを使用するような方法では、対処できなくな
る。
また電極の配置状態も、半導体基板の周辺部に配置され
ている状態から全面配置の状態となる傾向にある。この
ように電極が全面配置の状態となると、バンプ上の半田
の量に差が存在するようでは、半田層teにいびつな正
常でない形状のものも発生する。すなわち、第8図で示
すように半導体基板11に形成された電極と回路プレー
ト17上の電極とをボンディング接続した場合において
、接続半田181 、182 、・・・の形状および大
きさがばらつくようになり、接続不良、さらに接続寿命
の短い電極構造が現れるようになる また電極の微細化に対応できる手段として、超音波半田
付は法が開発されている。しかし、単に超音波半田付は
法を採用したとしても、半田の量を多くすることができ
ない。
ている状態から全面配置の状態となる傾向にある。この
ように電極が全面配置の状態となると、バンプ上の半田
の量に差が存在するようでは、半田層teにいびつな正
常でない形状のものも発生する。すなわち、第8図で示
すように半導体基板11に形成された電極と回路プレー
ト17上の電極とをボンディング接続した場合において
、接続半田181 、182 、・・・の形状および大
きさがばらつくようになり、接続不良、さらに接続寿命
の短い電極構造が現れるようになる また電極の微細化に対応できる手段として、超音波半田
付は法が開発されている。しかし、単に超音波半田付は
法を採用したとしても、半田の量を多くすることができ
ない。
[発明が解決しようとする課題]
この発明は上記のよう′な点に鑑みなされたもので、電
極部の構成が高密度化し且つ微細化する状態となった場
合であっても、これに充分対応してバンプ上に半田層を
盛り上げ形成し、高密度、高集積度のフリップチップI
Cが容易に製作できるようにすると共に、その半田量を
均一に確保することを可能にして信頼性が確実に得られ
るようにする半田形成方法を実現した半導体装置の製造
力[課題を解決するための手段] この発明に係る半導体装置の製造方法にあっては、多数
の電極形成部に対応してそれぞれバンプの形成された基
板表面に、半田濡れ性の悪い材料により形成したメタル
マスクを対接設定し、半田ディップによって上記バンプ
上に半田層を形成するもので、上記メタルマスクの上記
バンプそれぞれに対応して形成された開口のそれぞれの
内面は、例えば金、銅等の半田濡れ性の良好な金属層、
さらにはフラックスによって半田濡れ性が良好な状態に
しておく。
極部の構成が高密度化し且つ微細化する状態となった場
合であっても、これに充分対応してバンプ上に半田層を
盛り上げ形成し、高密度、高集積度のフリップチップI
Cが容易に製作できるようにすると共に、その半田量を
均一に確保することを可能にして信頼性が確実に得られ
るようにする半田形成方法を実現した半導体装置の製造
力[課題を解決するための手段] この発明に係る半導体装置の製造方法にあっては、多数
の電極形成部に対応してそれぞれバンプの形成された基
板表面に、半田濡れ性の悪い材料により形成したメタル
マスクを対接設定し、半田ディップによって上記バンプ
上に半田層を形成するもので、上記メタルマスクの上記
バンプそれぞれに対応して形成された開口のそれぞれの
内面は、例えば金、銅等の半田濡れ性の良好な金属層、
さらにはフラックスによって半田濡れ性が良好な状態に
しておく。
[作用]
すなわち、上記のような半導体製造装置の製造方法によ
って半田バンプ部を形成すると、メタルマスクの開口部
の内面部のみが半田濡れ性良好な状態とされている。し
たがって、バンプ上に上記開口部内面にまで及ぶ状態で
溶融半田が盛り上げ設定されるようになり、充分な量の
半田層が容易且つ確実に形成されるよになる。また、メ
タルマスクの開口以外は半田濡れ性が悪い状態にあり、
開口部内面部のみが半田濡れ性良好にされているため、
この開口を高密度で且つ微細化して形成したとしても、
溶融半田が確実にバンプ上に盛り上げ設定されるように
なり、フリップチップICの高集積化が容品に実現でき
るようになり、その信頼性も充分に得られるようになる
。
って半田バンプ部を形成すると、メタルマスクの開口部
の内面部のみが半田濡れ性良好な状態とされている。し
たがって、バンプ上に上記開口部内面にまで及ぶ状態で
溶融半田が盛り上げ設定されるようになり、充分な量の
半田層が容易且つ確実に形成されるよになる。また、メ
タルマスクの開口以外は半田濡れ性が悪い状態にあり、
開口部内面部のみが半田濡れ性良好にされているため、
この開口を高密度で且つ微細化して形成したとしても、
溶融半田が確実にバンプ上に盛り上げ設定されるように
なり、フリップチップICの高集積化が容品に実現でき
るようになり、その信頼性も充分に得られるようになる
。
〔発明の実施例]
以下、図面を参照してこの発明の一実施例を説明する。
まず、第1図で示すように、回路要素(図示せず)が形
成された半導体基板11の表面上には、上記回路要素の
電極導出部に対応して、多数のバンプ121.122
、・・・が形成されている。この場合、電極間距離15
0μm、電極の径80μm程度の実装密度が設定される
ことがある。
成された半導体基板11の表面上には、上記回路要素の
電極導出部に対応して、多数のバンプ121.122
、・・・が形成されている。この場合、電極間距離15
0μm、電極の径80μm程度の実装密度が設定される
ことがある。
このようにバンプ121 、122 、・・・が形成さ
れた半導体基板11の表面上には、半田濡れ性の悪い金
属材料、例えばフェライト系ステンレスからなるメタル
マスク13を重ね合せるように設定する。
れた半導体基板11の表面上には、半田濡れ性の悪い金
属材料、例えばフェライト系ステンレスからなるメタル
マスク13を重ね合せるように設定する。
メタルマスク13には、第2図にその一部を拡大して示
すように、バンプ121.122、・・・それぞれに対
応して開口131が形成されるものであり、またこの開
口131の内面部に対応して、金あるいは銅等の半田濡
れ性が良好な金属をメツキした金属層20が形成される
。
すように、バンプ121.122、・・・それぞれに対
応して開口131が形成されるものであり、またこの開
口131の内面部に対応して、金あるいは銅等の半田濡
れ性が良好な金属をメツキした金属層20が形成される
。
上記半導体基板11の裏面には、例えばサマリウムコバ
ルト系のレアアースマグネット21が対設されているも
ので、半導体基板11がメタルマスク13とレアアース
マグネット21との間に挟まれるようにする。そして、
このマグネット21によりメタルマスク13がバンプ1
21.122 、・・・それぞれに、開口131がそれ
ぞれ合致する状態で保持される。
ルト系のレアアースマグネット21が対設されているも
ので、半導体基板11がメタルマスク13とレアアース
マグネット21との間に挟まれるようにする。そして、
このマグネット21によりメタルマスク13がバンプ1
21.122 、・・・それぞれに、開口131がそれ
ぞれ合致する状態で保持される。
ここで、レアアースマグネット21を使うのは、キュリ
ー点がフェライト系マグネットよりも高く、また半田の
融点(約183℃)より高いためである。
ー点がフェライト系マグネットよりも高く、また半田の
融点(約183℃)より高いためである。
すなわち、メタルマスク13を使用する場合、その開口
131部の内面に金属層20を形成しない状態では、バ
ンプ121の上面の横方向にしか半田濡れ性が良好に設
定されていない。しかし、開口181の金属層20を形
成すると、バンプ121の上面部で、横方向のみならず
縦方向にも半田濡れ性が良好となるものであり、バンプ
121上に良好に半田が漏られるようになる。
131部の内面に金属層20を形成しない状態では、バ
ンプ121の上面の横方向にしか半田濡れ性が良好に設
定されていない。しかし、開口181の金属層20を形
成すると、バンプ121の上面部で、横方向のみならず
縦方向にも半田濡れ性が良好となるものであり、バンプ
121上に良好に半田が漏られるようになる。
ここで、溶融した半田の表面張力について考えてみると
、半田濡れ性の良好な部分においては、半田の表面張力
が減少して溶融した半田の量を多くして盛ることができ
ない。そのため、何等かの物理的な手段によって半田を
付着させるようにしなければならない。そこで半田量を
多くするために、盛り上がり設定される溶融半田の接触
部の角度を大きくした場合には、半田濡れ性が悪くなる
。
、半田濡れ性の良好な部分においては、半田の表面張力
が減少して溶融した半田の量を多くして盛ることができ
ない。そのため、何等かの物理的な手段によって半田を
付着させるようにしなければならない。そこで半田量を
多くするために、盛り上がり設定される溶融半田の接触
部の角度を大きくした場合には、半田濡れ性が悪くなる
。
そこで半田濡れ性が良好で且つ半田量を多くして盛れる
状態を作り出さなければならないものであるが、ステン
レスマスクのみを使用したのでは、多くの量の半田を盛
ることはできない。すなわち、ステンレスマスクの開口
部の側面は半田に濡れないものであるため、溶融した半
田がこの開口の側面に付着することがなく、第7図で示
したような状態となる。
状態を作り出さなければならないものであるが、ステン
レスマスクのみを使用したのでは、多くの量の半田を盛
ることはできない。すなわち、ステンレスマスクの開口
部の側面は半田に濡れないものであるため、溶融した半
田がこの開口の側面に付着することがなく、第7図で示
したような状態となる。
上記実施例の場合、メタルマスク\13の開口131の
側面部は、金属層20がメツキ等により形成されている
ものであるため、この開口131の側面部の半田濡れ性
は良好な状態とされ、バンプ121の上面部のマスク1
3の開口131部分のみ半田に濡れるようになり、バン
プ12上に多くの量の半田が盛り上げ設定されるように
なる。
側面部は、金属層20がメツキ等により形成されている
ものであるため、この開口131の側面部の半田濡れ性
は良好な状態とされ、バンプ121の上面部のマスク1
3の開口131部分のみ半田に濡れるようになり、バン
プ12上に多くの量の半田が盛り上げ設定されるように
なる。
すなわち、上記のように半導体基板11の表面部にメタ
ルマスク13が設定された状態で、この半導体基板11
の表面部は、例えば第3図で示すような装置により半田
ティップする。すなわちこの装置は、半田槽30内に溶
融半田の半田環流路31を形成し、スクリュウ32によ
って矢印で示すように半田33を撹拌および環流させて
いる。そして、この撹拌環流されている溶融半田33に
、上記メタルマスク13の設定された半導体基板11を
浸漬設定し、これに対して超音波ホーン34より超音波
エネルギーを与えるようにしているものである。
ルマスク13が設定された状態で、この半導体基板11
の表面部は、例えば第3図で示すような装置により半田
ティップする。すなわちこの装置は、半田槽30内に溶
融半田の半田環流路31を形成し、スクリュウ32によ
って矢印で示すように半田33を撹拌および環流させて
いる。そして、この撹拌環流されている溶融半田33に
、上記メタルマスク13の設定された半導体基板11を
浸漬設定し、これに対して超音波ホーン34より超音波
エネルギーを与えるようにしているものである。
このように超音波エネルギーを利用して半田のディッピ
ングを行なうようにすると、ステンレスからなるメタル
マスク13が、半導体基板11上のパッジベージジン膜
にキャビテーションが当たるのを防止するようになり、
このためパッシベーション膜にクラックが入ることが効
果的に阻止される。
ングを行なうようにすると、ステンレスからなるメタル
マスク13が、半導体基板11上のパッジベージジン膜
にキャビテーションが当たるのを防止するようになり、
このためパッシベーション膜にクラックが入ることが効
果的に阻止される。
また、バンプ表面に形成されている酸化膜等が超音波エ
ネルギーによって破壊され、このバンプ表面の半田濡れ
性がより改善されるようになる。
ネルギーによって破壊され、このバンプ表面の半田濡れ
性がより改善されるようになる。
尚、上記のように半田ティッピングを行なった場合、メ
タルマスク13の開口131の部分に半田に濡れる金属
クラッドを使用した場合、半田ディッピングを行なった
後に半田が冷却すると、メタルマスク13が半導体基板
11と一体に接着されるようになる。このような場合は
、熱板等で加熱しながらメタルマスク13を基板11か
ら引き離すようにすればよい。
タルマスク13の開口131の部分に半田に濡れる金属
クラッドを使用した場合、半田ディッピングを行なった
後に半田が冷却すると、メタルマスク13が半導体基板
11と一体に接着されるようになる。このような場合は
、熱板等で加熱しながらメタルマスク13を基板11か
ら引き離すようにすればよい。
すなわち、メタルマスク13の開口131の内面に金属
層20を形成する状態で、上記のように超音波エネルギ
ーを利用して半田デイピングを行なうことによって、第
4図で示すように多くの量の半田23がバンプ1215
122 、・・・上に盛り上げ形成できるようになり、
バンプの高密度化に対応できるようになる。
層20を形成する状態で、上記のように超音波エネルギ
ーを利用して半田デイピングを行なうことによって、第
4図で示すように多くの量の半田23がバンプ1215
122 、・・・上に盛り上げ形成できるようになり、
バンプの高密度化に対応できるようになる。
上記実施例にあっては、メタルマスク13の開口11の
内面に金あるいは銅のメツキを行ない、半田濡れ性の良
好な金属層20を形成するようにした。
内面に金あるいは銅のメツキを行ない、半田濡れ性の良
好な金属層20を形成するようにした。
しかし、特にこのような金属層を形成しなくともよい。
すなわち、第5図で示すようにメタルマスク13の、特
に開口131の部分に、バンプ121部分も含みフラッ
クス24が設定されるようにする。そして、この状態で
前述したような半田のディッピングを行なう。
に開口131の部分に、バンプ121部分も含みフラッ
クス24が設定されるようにする。そして、この状態で
前述したような半田のディッピングを行なう。
このようにフラックス24を設定した状態で半田ディッ
プを行なうと、溶融した半田の温度によってフラックス
が気化してしまう。したがって、バンプ121上に半田
が盛り上がり形成された後、この半田が冷却された状態
では、メタルマスク13の開口131部の半田が付くこ
とはなく、メタルマスク13と半導体基板11との離反
作業は容易に行なえる。
プを行なうと、溶融した半田の温度によってフラックス
が気化してしまう。したがって、バンプ121上に半田
が盛り上がり形成された後、この半田が冷却された状態
では、メタルマスク13の開口131部の半田が付くこ
とはなく、メタルマスク13と半導体基板11との離反
作業は容易に行なえる。
[発明の効果]
以上のようにこの発明に係る半導体装置の製造方法によ
れば、半導体基板の電極部分に対応して形成されたバン
プ上に、充分に盛り上がった状態で半田層が形成される
ものであり、しかも電極の高密度化さらにICの高集積
化にも充分対応できるものとされ、フリップチップIC
等の信頼性の向上に大きな効果が発揮されるものである
。
れば、半導体基板の電極部分に対応して形成されたバン
プ上に、充分に盛り上がった状態で半田層が形成される
ものであり、しかも電極の高密度化さらにICの高集積
化にも充分対応できるものとされ、フリップチップIC
等の信頼性の向上に大きな効果が発揮されるものである
。
第1図はこの発明の一実施例に係る半導体装置の製造方
法の特に半田層を形成する際の基板部の状態を説明する
図、第2図は上記基板部の1つのバンプ部に対応する部
分を取出し拡大して示した図、第3図は上記半導体基板
の半田ディッピングを説明する図、第4図は半田層の形
成された状態を説明する図、第5図はこの発明の他の実
施例を説明する図、第6図は従来の半田層の形成手段を
説明する図、第7図は上記手段で形成された半田層を示
す図、第8図は同じく上記半田層を利用した回路接続の
状態を説明する図である。 11・・・半導体基板、121 、122 、・・・バ
ンプ、I3・・・メタルマスク、131・・・開口、2
0・・・金属層、21・・・レアアースマグネット。 出願人代理人 弁理士 鈴江武彦 第4
法の特に半田層を形成する際の基板部の状態を説明する
図、第2図は上記基板部の1つのバンプ部に対応する部
分を取出し拡大して示した図、第3図は上記半導体基板
の半田ディッピングを説明する図、第4図は半田層の形
成された状態を説明する図、第5図はこの発明の他の実
施例を説明する図、第6図は従来の半田層の形成手段を
説明する図、第7図は上記手段で形成された半田層を示
す図、第8図は同じく上記半田層を利用した回路接続の
状態を説明する図である。 11・・・半導体基板、121 、122 、・・・バ
ンプ、I3・・・メタルマスク、131・・・開口、2
0・・・金属層、21・・・レアアースマグネット。 出願人代理人 弁理士 鈴江武彦 第4
Claims (3)
- (1)表面に、多数の電極形成部にそれぞれ対応したバ
ンプを形成した半導体基板の上記表面に上記バンプそれ
ぞれに対応して開口の形成された半田濡れ性の悪い金属
材料で構成されたメタルマスクを対接設定し、このメタ
ルマスクを介して上記バンプ部の上に半田ディップ層が
形成されるようにするもので、上記メタルマスクの開口
部それぞれの内面部は、半田濡れ性が良好に設定される
ようにしたことを特徴とする半導体装置の製造方法。 - (2)上記メタルマスクの開口部素それぞれの内面には
、それぞれ半田濡れ性の良好な金属の層が形成されるよ
うにした特許請求の範囲第1項記載の半導体装置に製造
方法。 - (3)上記メタルマスクの開口部それぞれにはフラック
スを設定してこの開口部内面の半田濡れ性を良好にし、
この状態で半田ディップが行われるようにした特許請求
の範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31964588A JPH02165633A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31964588A JPH02165633A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02165633A true JPH02165633A (ja) | 1990-06-26 |
Family
ID=18112612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31964588A Pending JPH02165633A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02165633A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5536677A (en) * | 1994-12-01 | 1996-07-16 | Motorola, Inc. | Method of forming conductive bumps on a semiconductor device using a double mask structure |
US20140335369A1 (en) * | 2011-02-09 | 2014-11-13 | Dai Nippon Printing Co., Ltd. | Stainless substrate having a gold-plating layer, and process of forming a partial gold-plating pattern on a stainless substrate |
US20220190219A1 (en) * | 2020-12-14 | 2022-06-16 | Lumileds Llc | Stencil Printing Flux For Attaching Light Emitting Diodes |
-
1988
- 1988-12-20 JP JP31964588A patent/JPH02165633A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5536677A (en) * | 1994-12-01 | 1996-07-16 | Motorola, Inc. | Method of forming conductive bumps on a semiconductor device using a double mask structure |
US20140335369A1 (en) * | 2011-02-09 | 2014-11-13 | Dai Nippon Printing Co., Ltd. | Stainless substrate having a gold-plating layer, and process of forming a partial gold-plating pattern on a stainless substrate |
US10017862B2 (en) * | 2011-02-09 | 2018-07-10 | Dai Nippon Printing Co., Ltd. | Stainless substrate having a gold-plating layer, and process of forming a partial gold-plating pattern on a stainless substrate |
US20220190219A1 (en) * | 2020-12-14 | 2022-06-16 | Lumileds Llc | Stencil Printing Flux For Attaching Light Emitting Diodes |
US11949053B2 (en) * | 2020-12-14 | 2024-04-02 | Lumileds Llc | Stencil printing flux for attaching light emitting diodes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100514230B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
US6109507A (en) | Method of forming solder bumps and method of forming preformed solder bumps | |
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
KR100718172B1 (ko) | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 | |
US6468893B2 (en) | Method of forming solder bumps | |
JPH0410240B2 (ja) | ||
KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
US20070273011A1 (en) | Method for fabricating a module having an electrical contact-connection | |
JP2003243448A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
WO2006016650A1 (ja) | 電極基板 | |
JPH02165633A (ja) | 半導体装置の製造方法 | |
US6852571B2 (en) | Method of manufacturing stacked semiconductor device | |
JP2000040713A (ja) | 半導体パッケージの製造方法 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JP5685807B2 (ja) | 電子装置 | |
JP2001230537A (ja) | ハンダバンプの形成方法 | |
JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
JP3598564B2 (ja) | バンプ形成方法 | |
JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
JPH09270428A (ja) | はんだバンプ形成方法 | |
KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
JP2008098210A (ja) | 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置 | |
JP2005079379A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
JPH1079403A (ja) | 半導体装置及びその製造方法 |