JPH09270428A - はんだバンプ形成方法 - Google Patents

はんだバンプ形成方法

Info

Publication number
JPH09270428A
JPH09270428A JP7899896A JP7899896A JPH09270428A JP H09270428 A JPH09270428 A JP H09270428A JP 7899896 A JP7899896 A JP 7899896A JP 7899896 A JP7899896 A JP 7899896A JP H09270428 A JPH09270428 A JP H09270428A
Authority
JP
Japan
Prior art keywords
solder
flat plate
electrode pad
electric component
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7899896A
Other languages
English (en)
Other versions
JP3124224B2 (ja
Inventor
Yasuo Yamagishi
康男 山岸
Masayuki Ochiai
正行 落合
Ichiro Yamaguchi
一郎 山口
Masahiro Yoshikawa
政廣 吉川
Koki Otake
幸喜 大竹
Masataka Mizukoshi
正孝 水越
Yuji Watanabe
裕二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP08078998A priority Critical patent/JP3124224B2/ja
Priority to US08/659,356 priority patent/US6319810B1/en
Publication of JPH09270428A publication Critical patent/JPH09270428A/ja
Application granted granted Critical
Publication of JP3124224B2 publication Critical patent/JP3124224B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 はんだバンプ形成方法に関し、大きさ及び構
造が一定のはんだバンプを形成することができるように
することを目的とする。 【解決手段】 はんだペースト14をスキージングによ
って平板10の窪み12に充填し、該平板をはんだの融
点以上に加熱して各窪み内のはんだペーストからはんだ
ボール20を形成し、該窪みと対応する配置で形成され
た電極パッド24を有する電気部品20の電極パッド上
の酸化膜を除去し、該はんだボールと該電極パッドとを
位置合わせして該平板10と該電気部品22とを重ね、
該重ね合わせた平板10と電気部品22とをはんだの融
点以上に加熱してはんだボール20を該平板10から該
電気部品22に転写する構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、例えば半導体チップの電極パッドにはんだバ
ンプを効率的に形成するためのはんだバンプの製造方法
に関する。
【0002】
【従来の技術】大量の情報を高速に処理する情報処理装
置においては、半導体チップに電子回路や電子部品を集
積したLSIやVLSI等が多く用いられている。電子
回路が形成されている半導体チップを例えばセラミック
基板に取り付けるために、半導体チップ又はセラミック
基板にはんだバンプを設け、はんだバンプの溶着によ
り、半導体チップをセラミック基板に固定するとともに
電気的な接続を行うことができる。
【0003】従来は、セラミック基板にはんだペースト
を印刷し、半導体チップに取り付けたリードをセラミッ
ク基板のはんだペーストの上に置き、加熱することによ
りはんだを溶融させ、よって半導体チップをセラミック
基板に機械的及び電気的に接続していた(例えば、特公
昭53─3980号公報)。セラミック基板にはんだペ
ーストを印刷するために、例えば所定のパターンの開口
部を有する金属マスクを使用し、この金属マスクにはん
だペーストを載せて、金属マスクの表面に沿ってスキー
ジを移動させながら、はんだペーストをセラミック基板
に印刷する。
【0004】また、特開平6─124953号公報は、
複数の窪みを有する板部材を用いたはんだバンプの形成
方法を開示している。この方法では、はんだペーストが
この板部材の窪みに充填され、半導体装置をこの板部材
に近づけて、半導体装置の金バンプを各窪みのはんだペ
ーストに差し込み、それから半導体装置をこの板部材か
ら遠ざけると、はんだペーストが半導体装置の金バンプ
に付着する(転写される)。
【0005】しかし、半導体チップ上の電子回路が集積
されると、入出力端子となるリードの数が増加し、リー
ド間ピッチが小さくなる。そうなると、印刷するはんだ
ペーストの量は少なくなり、はんだペーストの印刷は困
難となる。つまり、はんだペーストは通常粒径が30〜
50μmのはんだ粒子と、松脂や、活性剤や、有機溶剤
などを含むフラックスとからなるものであり、はんだペ
ーストの粘度は室温で20〜30×104 cp程度と高
い。従って、金属マスクの開口部の寸法が100μm程
度と小さくなると、はんだペーストが目詰まりし、金属
マスクの開口部を円滑に通過しなくなり、セラミック基
板に印刷されなくなる。
【0006】最近のフリップチップ構造では、半導体チ
ップにリードを設けることなく、半導体チップにはんだ
バンプを設けて、半導体チップをセラミック基板に直接
に取り付けるようになっている。この場合にも、はんだ
バンプのサイズが小さくなると、はんだペーストの印刷
が難しくなる。そこで、はんだペーストを使用すること
なく、実質的にはんだのみによってはんだバンプを形成
することによって、小さなはんだバンプを形成すること
が提案されており、このような方法として、真空蒸着法
及びはんだメッキ法がある。
【0007】真空蒸着法は、例えば特開平─4─014
834号に記載されており、はんだを真空下で加熱して
蒸発させ、蒸発したはんだを付着させるものである。前
記公報に記載された方法では、石英やガラスなど透明で
耐熱性に優れるが、はんだ濡れ性の劣る転写板と、所定
のパターンの開口部を有する金属マスクとを用いる。転
写板は金属マスクのすぐ上方に配置され、金属マスクの
開口部を通過したはんだ蒸気が転写板に蒸着するように
なっている。従って、転写板には金属マスクの開口部に
相当するパターンではんだバンプが形成される。
【0008】次に、半導体チップを加熱し、転写板に近
づけ、よって転写板のはんだバンプを半導体チップに転
写する。このようにして、半導体チップに所定のパター
ンではんだバンプが形成される。このような方法をとる
ことにより、はんだバンプを精度よく形成することがで
きるが、所望の厚さ、例えば数10μmの厚さのはんだ
バンプを形成するにはかなり長い蒸発時間を必要とする
問題があった。
【0009】また、はんだメッキ法は、半導体チップの
表面をレジストで被覆した後、パンプ形成位置のレジス
トを窓開けしてはんだメッキを行うものであるが、メッ
キ液によりLSIなどの集積回路が化学的な変化を受け
て、特性劣化が生じ易いことと、析出したはんだの組成
ずれが大きいことが問題となる。
【0010】また、はんだバンプは半導体チップに形成
されるばかりでなく、セラミック基板やセラミックパッ
ケージ等にも形成される。またある応用においては、は
んだペーストを使用することなく、実質的にはんだのみ
の塊としてはんだボールが提供され、このようなはんだ
ボールを使用してはんだバンプを形成することがある。
しかし、この方法は、ボールグリッドアレイ(BGA)
のような比較的はんだバンプのサイズが大きい用途には
適用できるが、ボールサイズが100μm程度と小さい
高密度実装用途ではボールの取り扱いが困難であるとい
う問題がある。
【0011】さらに、特開平4─263433号公報
は、所定のパターンで配置された複数の窪みを有する平
板を準備し、この平板の窪みにはんだペーストを充填
し、この平板を加熱して各窪み内のはんだペースト中に
含まれるはんだ粒子が溶融して表面張力により丸まった
はんだボールを形成することを開示している。形成され
たはんだボールは直ちに平板の窪みから半導体チップや
回路基板等の電気部品の電極パッドに転写される。
【0012】
【発明が解決しようとする課題】はんだペーストを平板
の窪みに充填することによりはんだバンプを形成する方
法によれば、大きさ及び構造が一定のぱんだバンプを形
成することができる。しかしながら、本願の発明者の検
討によれば、電気部品の電極パッド上には通常自然酸化
膜が形成されており、またはんだボールを平板の窪みか
ら電気部品の電極パッドに転写するときにも電気部品の
電極パッドの酸化が進むためはんだが電極パッドに濡れ
にくくなり、はんだの電極パッド上への溶着作用が低下
することがあることが分かった。
【0013】本発明の目的は、大きさが一定で密着性の
良好なはんだバンプを電極パッド上に確実に形成するこ
とができるようにしたはんだバンプ形成方法を提供する
ことである。
【0014】
【課題を解決するための手段】本発明によるはんだバン
プ形成方法は、はんだペーストをスキージングによって
平板の窪みに充填し、該平板をはんだの融点以上に加熱
して各窪み内のはんだペーストからはんだボールを形成
し、該窪みと対応する位置に形成された電極パッドを有
する電気部品の電極パッド上の酸化膜を除去し、該はん
だボールと該電極パッドとを位置合わせして該平板と該
電気部品とを重ね、該重ね合わせた平板と電気部品とを
はんだの融点以上に加熱してはんだボールを該平板から
該電気部品に転写することを特徴とする。
【0015】上記構成においては、スキージを平板に沿
って摺動させることにより平板の表面の窪みにおいては
んだペーストを計量した後で、該平板をはんだの融点以
上の温度に加熱してはんだボールを形成する。はんだボ
ールは該平板の窪みに位置した状態で維持されている。
このはんだボールは該平板から電気部品に転写される
が、本発明は、その転写の前に、電気部品の処理を行
い、電気部品の電極パッド上の酸化膜を除去する工程を
含む。
【0016】従って、電極パッド上の酸化膜を除去した
後該はんだボールと該電極パッドとを位置合わせして該
平板と該電気部品とを重ねる。それから、重ね合わせた
平板と電気部品とをはんだの融点以上に加熱してはんだ
ボールを該平板から該電気部品に転写する。重ね合わせ
工程は常温又は比較的に低い温度の場所で行われ、平板
と該電気部品とが高い温度にさらされてはんだボールや
電極パッドの表面の酸化が進まないようにする。このよ
うにして、電極パッドの表面の酸化膜によってはんだの
電極パッドに対する溶着作用が低下しないようにする。
最後にはんだボールを平板から電気部品に転写する。こ
のような工程により、はんだボールの電極パッドへの転
写がより確実に行われる。
【0017】該電気部品の電極パッド上の酸化膜を除去
する工程が、該電気部品を水素雰囲気中で300℃以上
に加熱することで酸化膜を還元することからなる。ある
いは、該電気部品の電極パッド上の酸化膜を除去する工
程が、該電気部品を酸化膜を溶解する溶液中に浸漬する
ことからなる。
【0018】また、該はんだボールを該平板から該電気
部品に転写する工程が、酸素濃度1000ppm以下の
雰囲気中において該重ね合わせた平板と電気部品とをは
んだの融点以上に加熱することからなる。はんだボール
と該電極パッドとを位置合わせして該平板と該電気部品
とを重ねる工程は、フリップチップボンダを用いて行う
ことができる。該電極パッドが厚さが1μm以上の銅又
はニッケルの膜からなる。また、該はんだペースト中の
はんだ金属の融点が250℃以上である。
【0019】
【発明の実施の形態】図1は、本発明によるはんだバン
プ形成方法を説明する実施例を示す図である。この実施
例では、半導体チップをはんだバンプを用いて回路基板
に取り付けるために、半導体チップの電極パッドにはん
だバンプを形成する場合を例としている。以下の説明に
おいて、半導体チップは電気部品と呼ばれる。
【0020】図1(A)に示されるように、平坦な表面
10aに複数の等しい形状の窪み12を有する平板10
を準備する。窪み12は、例えば200μmのピッチで
マトリックス状に設けてある。平板10はシリコン、ス
テンレス、クロム、ガラス、セラミック、チタン等のは
んだ濡れ性の劣る材料で形成されることが好ましく、あ
るいはその表面にクロム、チタン、SiO2 等のはんだ
濡れ性の劣る材料を被覆されるのが好ましい。
【0021】一例においては、平板10は、平坦な表面
10aが〈100〉となるシリコンの板で作られ、平坦
な表面10aに異方性エッチングを行うことにより窪み
12を形成された。エッチングにおいては、正方形の開
口部を有するレジストを使用したので、一辺200μm
の四角錐形の窪み12が形成された。また、他の例にお
いては、平板10は、耐熱性の優れたステンレス鋼の板
(SUS304)で作られ、放電加工によって窪み12
を形成した後、表面を酸化膜処理してある。窪み12は
直径200μmの円形であり、深さが50μmである。
窪み12の形状は深さが深くなるにつれて直径が小さく
なっている。放電加工の代わりに、エッチング等の他の
手段を用いることもできる。
【0022】図1(A)に示されるように、平板10を
準備した後、はんだペースト14を平板10の窪み12
に充填する。はんだペースト14ははんだ粒子とフラッ
クスとからなり、フラックス15は松脂や、活性剤や、
有機溶剤などを含む。はんだ粒子ははんだペースト中に
非常に高い密度で配置され、よってはんだペースト14
中にはんだ成分が均一に分布している。はんだは、公知
の金属、例えばPb、Sn、In,Bi及びそれらの合
金等を使用することができる。
【0023】はんだペースト14の充填は、スキージ1
8を平板10の平坦な表面10aに沿って摺動させるこ
とによって行われる。平板10の窪み12の体積は全て
等しいので、窪み12の中のはんだペースト14の体積
も全て等しい。はんだペースト14の中には、はんだ粒
子が実質的に均一に分布しているので、窪み12の中の
はんだ粒子16の体積も実質的に全て等しい。
【0024】それから、図1(B)に示されるように、
平板10をはんだの融点以上にまで加熱すると、はんだ
ペースト14中のはんだ粒子が溶融し、はんだが表面張
力により丸まって各窪み内12内に1つのはんだボール
20が形成される。フラックスははんだボール20とは
分離される。こうして、各はんだボール20は各窪み内
12内に維持され、平板10は冷却される。
【0025】図1(B)の工程の後、あるいは図1
(A)、(B)の工程の前に、図1(C)の工程が行わ
れる。図1(C)においては、窪み12と対応する配置
で形成された電極パッド24を有する電気部品(半導体
チップ)22が準備され、電気部品22の電極パッド2
4上の酸化膜を除去する。
【0026】図3は電極パッド24を有する電気部品2
2の一例を示している。この電極パッド24は好ましく
は厚さが1μm以上の銅又はニッケルの膜からなる。銅
又はニッケルの膜ははんだ金属に溶解しにくいパッド材
料であり、電極パッド24上にはんだバンプを形成する
のに適している。しかし、銅又はニッケルの膜はその表
面に酸化膜80ができやすく、酸化膜80ができると電
極パッド24がはんだに濡れにくくなり、形成されたは
んだバンプが電極パッド24から脱離する可能性が生じ
る。
【0027】図3に示されるように、電極パッド24上
に酸化膜80があり、且つはんだボール(はんだバン
プ)20が電極パッド24に溶着している場合、図4
は、はんだボール21の電極パッド24へ溶着した底部
分20aを示している。電極パッド24上に酸化膜80
があると、はんだボール21は底部分20aの全体にお
いて電極パッド24に一体的に溶着しているとは限ら
ず、例えば図4においてハッチング21で示された領域
では、はんだボール21は電極パッド24にかなり弱く
溶着する。従って、転写後にはんだボール21に力がか
かると、はんだボール21は電極パッド24から脱離し
やすくなる。従って、電極パッド24上に酸化膜80は
ない方がよい。
【0028】従来は、はんだボール21が電極パッド2
4に確実に溶着するように、電極パッド24上に金等の
酸化防止膜を形成することが行われるている。しかしな
がら、金の膜は高温においてはんだ金属に溶解しやす
く、電極パッド24の形状又は構造が望ましくないよう
に変化することがある。従って、融点の高いはんだ金属
を使用する場合には、電極パッド24上に金等の酸化防
止膜を設けない方がよいことがある。
【0029】本発明では、銅又はニッケルの膜からなる
電極パッド24へのはんだの溶着性を改善するために、
電気部品22の電極パッド24にはんだバンプを形成す
る前に、電気部品22の電極パッド24上の酸化膜80
を除去する工程を含む。図1(C)では、電気部品22
の電極パッド24上の酸化膜80を除去する工程が、電
気部品22を水素雰囲気中で300℃以上に加熱するこ
とで酸化膜80を還元することからなる。このため、水
素炉90が使用される。
【0030】次に、図1(D)に示されるように、はん
だボール20と電極パッド24とを位置合わせして平板
10と電気部品22とを重ね合わせる。それから、図1
(E)に示されるように、重ね合わせた平板10と電気
部品22とを加熱し、はんだボール20を平板10から
電気部品22に転写する。平板10は電極パッド24よ
りもはんだ濡れ性の劣る材料で形成され、又は被覆され
ているので、はんだボール20は平板10から電極パッ
ド24に容易に転写される。最後に、平板10を電気部
品22から離すと、はんだボール20は電気部品22の
電極パッド24に付着している状態になる。
【0031】図2は、上記はんだバンプ形成方法を実施
する装置を示している。電気部品22は水素炉90中で
加熱され、電気部品22の電極パッド24上の酸化膜8
0を除去する。一方、平板10は窒素炉91中で加熱さ
れ、平板10の窪み12においてはんだボール20が形
成される。このようにして、はんだボール20が形成さ
れた平板10と、電極パッド24上の酸化膜80が除去
された電気部品22とは、フリップチップボンダ92に
おいて互いに重ね合わせられる。その際、はんだボール
20と電極パッド24とが位置合わせされることは言う
までもない。重ね合わせられた平板10と電気部品22
は適当なクランプ手段93によりクランプされ、窒素炉
94中で加熱され、はんだボール20が平板10から電
気部品22へ転写される。
【0032】このように、本発明によれば、スキージ1
8を平板10に沿って摺動させることにより平板10の
表面の窪み12においてはんだペースト14を計量した
後で、平板10をはんだの融点以上の温度に加熱しては
んだボール20を形成する。はんだボール20は平板1
0の窪み12に位置した状態で維持されている。このは
んだボール20を平板10から電気部品22に転写する
前に、電気部品22の電極パッド24上の酸化膜80を
除去する。
【0033】電極パッド24上の酸化膜80を除去した
ら、はんだボール20と電極パッド24とを位置合わせ
して平板10と電気部品22とを重ね、それから、重ね
合わせた平板10と電気部品22とをはんだの融点以上
に加熱してはんだボール20を平板10から電気部品2
2に転写する。重ね合わせ工程は常温又は比較的に低い
温度の場所で行われ、平板10と電気部品22とが高い
温度にさらされてはんだボール20や電極パッド24の
表面の酸化が進まないようにする。
【0034】このようにして、電極パッド24の表面の
酸化膜によってはんだの電極パッド24に対する溶着作
用が低下しないようにする。最後にはんだボールを平板
から電気部品に転写し、電極パッド24の表面の酸化膜
を除去しているので、はんだボールの電極パッドへの転
写がより確実に行われる。好ましくは、電気部品22の
電極パッド24上の酸化膜80を除去してから、平板1
0と電気部品22とをはんだの融点以上に加熱してはん
だボール20を平板10から電気部品22に転写するま
での間に、あまり時間がたたないようにした方がよい。
酸化膜80を除去してから、少なくとも4時間以内に平
板10と電気部品22を重ね合わせるようにした方がよ
い。
【0035】上記実施例においては、電気部品22は半
導体チップであるとして説明したが、電気部品22は、
半導体チップに限らず、はんだバンプを必要とする回路
基板や半導体パッケージ等のその他のあらゆる電気部品
とすることができる。
【0036】本発明の具体例についてさらに説明する。 (例1)電気部品22は2025(45×45)バンプ
のシリコンチップであり、バンプピッチ210μm、パ
ッド径80μm、パッド材質ニッケル(厚さ4μm)で
あった。平板10は30×30×1.0mmの〈10
0〉シリコン板(熱酸化膜形成済)であり、上記パッド
位置に対応した位置に、開口部196μm□のレジスト
パターンを形成後、レジスト被覆部以外の酸化膜をフッ
酸で除去した。ついでKOH水溶液で開口部のシリコン
をエッチングし、四角錐状の窪み12を有する平板を製
作した。はんだペースト14は、Pb−5Snはんだ粉
末(粒径10〜32μm)90重量部をロジン系フラッ
クスビークル10重量部に分散して形成した。
【0037】平板10にスキージングによってはんだペ
ースト14を充填し、同平板10をピーク温度350℃
の窒素リフロー炉(酸素濃度200ppm)に入れては
んだボール20を形成した。電気部品22については、
電極パッド24を含む面を酸素プラズマでアッシングし
た後、ピーク温度380℃の水素炉に通して、酸化膜8
0を還元処理した。
【0038】それから、フリップチップボンダを用い
て、はんだボール20と電極パッド24とを位置合わせ
して平板10と電気部品22とを重ね合わせ、それか
ら、平板10と電気部品22とを重ね合わせた状態でこ
れらをピーク温度350℃の窒素リフロー炉(酸素濃度
200ppm)に入れ、はんだボール20を平板10か
ら電気部品22へ転写した。平板10を電気部品22か
ら取り外し、電極パッド24上のはんだバンプ20にフ
ラックスを塗布して、上記リフロー条件で再リフロー
し、フラックスを洗浄した。この結果、高さ92μm、
高さバラツキ(標準偏差)2.5μmのはんだバンプを
欠損なく形成することができた。はんだバンプ20を電
極パッド24から強制的に引き剥がし、はんだバンプ2
0が電極パッド24に確実に接合していたことを確認し
た。
【0039】(例2)電気部品22はシリコンチップを
搭載するためのアルミナ基板で、アルミナ基板上に薄膜
法で端子取り出しの配線を行い、絶縁膜上にパッド径8
0μm、厚さ5μmの銅の電極パッドを形成した。平板
10は30×30×3mmの感光性ガラス(HOYA
株、PEG3)であり、上記パッド位置に対応した位置
に、開口部116μm□、深さ50μmの蕾を露光、エ
ッチングにより形成した。はんだペースト14は、Pb
−63Snはんだ粉末(粒径10〜32μm)90重量
部をロジン系フラックスビークル10重量部に分散して
形成した。
【0040】平板10にスキージングによってはんだペ
ースト14を充填し、同平板10をピーク温度230℃
の窒素リフロー炉(酸素濃度500ppm)に入れては
んだボール20を形成した。電気部品22は、硫酸5%
イソプロピルアルコール溶液に浸漬した後、イソプロピ
ルアルコールで濯ぎ、パッド表面の酸化膜を溶解、除去
した。
【0041】それから、フリップチップボンダを用い
て、はんだボール20と電極パッド24とを位置合わせ
して平板10と電気部品22とを重ね合わせ、それか
ら、平板10と電気部品22とを重ね合わせた状態でこ
れらをピーク温度230℃の窒素リフロー炉(酸素濃度
500ppm)に入れ、はんだボール20を平板10か
ら電気部品22へ転写した。平板10を電気部品22か
ら取り外し、電極パッド24上のはんだバンプ20にフ
ラックスを塗布して、上記リフロー条件で再リフロー
し、フラックスを洗浄した。この結果、はんだバンプを
欠損なく形成することができた。はんだバンプ20を電
極パッド24から強制的に引き剥がし、はんだバンプ2
0が電極パッド24に確実に接合していたことを確認し
た。
【0042】
【発明の効果】以上説明したように、本発明によれば、
一定の大きさのはんだバンプを簡単且つ確実に大量に形
成することができる。
【図面の簡単な説明】
【図1】本発明によるはんだバンプ形成方法を説明する
実施例を示す図である。
【図2】図1のはんだバンプ形成方法を実施する装置を
示す図である。
【図3】電極パッドを示す図である。
【図4】電極パッドの表面に酸化膜が形成されている場
合にはんだボールが電極パッドに一様に溶着していない
ことを示す図である。
【符号の説明】
10…平板 12…窪み 14…はんだペースト 18…スキージ 20…はんだボール 22…電気部品 24…電極パッド
フロントページの続き (72)発明者 山口 一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉川 政廣 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大竹 幸喜 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 裕二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 はんだペースト(14)をスキージング
    によって平板(10)の窪み(12)に充填し、 該平板(10)をはんだの融点以上に加熱して各窪み
    (12)内のはんだペースト(14)からはんだボール
    (20)を形成し、 該窪み(12)と対応する位置に形成された電極パッド
    (24)を有する電気部品(22)の電極パッド(2
    4)上の酸化膜を除去し、 該はんだボール(20)と該電極パッド(24)とを位
    置合わせして該平板(10)と該電気部品(22)とを
    重ね、 該重ね合わせた平板(10)と電気部品(22)とをは
    んだの融点以上に加熱してはんだボール(20)を該平
    板(10)から該電気部品(22)に転写することを特
    徴とするはんだバンプ形成方法。
  2. 【請求項2】 該電気部品(22)の電極パッド(2
    4)上の酸化膜を除去する工程が、該電気部品(22)
    を水素雰囲気中で300℃以上に加熱することで酸化膜
    を還元することからなることを特徴とする請求項1に記
    載のはんだバンプ形成方法。
  3. 【請求項3】 該電気部品(22)の電極パッド(2
    4)上の酸化膜を除去する工程が、該電気部品(22)
    を酸化膜を溶解する溶液中に浸漬することからなること
    を特徴とする請求項1に記載のはんだバンプ形成方法。
  4. 【請求項4】 該はんだボール(20)を該平板(1
    0)から該電気部品(22)に転写する工程が、酸素濃
    度1000ppm以下の雰囲気中において該重ね合わせ
    た平板(20)と電気部品(22)とをはんだの融点以
    上に加熱することからなることを特徴とする請求項1に
    記載のはんだバンプ形成方法。
  5. 【請求項5】 該電極パッド(24)が厚さが1μm以
    上の銅又はニッケルの膜からなることを特徴とする請求
    項1に記載のはんだバンプ形成装置。
  6. 【請求項6】 該はんだペースト(14)中のはんだ金
    属の融点が250℃以上であることを特徴とする請求項
    1に記載のはんだバンプ形成方法。
JP08078998A 1994-01-20 1996-04-01 はんだバンプ形成方法 Expired - Fee Related JP3124224B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08078998A JP3124224B2 (ja) 1996-04-01 1996-04-01 はんだバンプ形成方法
US08/659,356 US6319810B1 (en) 1994-01-20 1996-06-06 Method for forming solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08078998A JP3124224B2 (ja) 1996-04-01 1996-04-01 はんだバンプ形成方法

Publications (2)

Publication Number Publication Date
JPH09270428A true JPH09270428A (ja) 1997-10-14
JP3124224B2 JP3124224B2 (ja) 2001-01-15

Family

ID=13677571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08078998A Expired - Fee Related JP3124224B2 (ja) 1994-01-20 1996-04-01 はんだバンプ形成方法

Country Status (1)

Country Link
JP (1) JP3124224B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
JP2006202905A (ja) * 2005-01-19 2006-08-03 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
JP2007220997A (ja) * 2006-02-17 2007-08-30 Tdk Corp セラミック電子部品及びその製造方法
US11342281B2 (en) 2017-10-30 2022-05-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method for power semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
JP2006202905A (ja) * 2005-01-19 2006-08-03 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
US7608479B2 (en) 2005-01-19 2009-10-27 Seiko Epson Corporation Method of manufacturing semiconductor device and method of treating electrical connection section
JP2007220997A (ja) * 2006-02-17 2007-08-30 Tdk Corp セラミック電子部品及びその製造方法
US11342281B2 (en) 2017-10-30 2022-05-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method for power semiconductor device
US11842968B2 (en) 2017-10-30 2023-12-12 Mitsubishi Electric Corporation Power semiconductor device and substrate with dimple region

Also Published As

Publication number Publication date
JP3124224B2 (ja) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US5672542A (en) Method of making solder balls by contained paste deposition
US5872051A (en) Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US6080650A (en) Method and apparatus for attaching particles to a substrate
US6319810B1 (en) Method for forming solder bumps
US5615827A (en) Flux composition and corresponding soldering method
US6066551A (en) Method for forming bump of semiconductor device
KR100737498B1 (ko) 반도체 소자의 실장 방법 및 실장 구조
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
US6239013B1 (en) Method for transferring particles from an adhesive sheet to a substrate
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
JP3124224B2 (ja) はんだバンプ形成方法
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
JP3267167B2 (ja) 半導体装置とその製造方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP4440494B2 (ja) 半導体装置の製造方法
JP3150602B2 (ja) はんだバンプの形成方法
JPH09186162A (ja) 金属バンプの形成方法
JP2001244286A (ja) 球状電極、半導体デバイスの突起電極および実装基板の形成方法
JP3001053B2 (ja) バンプの形成方法及び電子装置
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JP2006313929A (ja) フリップチップ型icの製造方法、および、フリップチップ型ic実装回路基板の製造方法
JPH03241756A (ja) 半導体集積回路の実装装置および実装方法
JPH11103155A (ja) ハンダバンプ形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees