JP2019005789A - はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 - Google Patents

はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 Download PDF

Info

Publication number
JP2019005789A
JP2019005789A JP2017125353A JP2017125353A JP2019005789A JP 2019005789 A JP2019005789 A JP 2019005789A JP 2017125353 A JP2017125353 A JP 2017125353A JP 2017125353 A JP2017125353 A JP 2017125353A JP 2019005789 A JP2019005789 A JP 2019005789A
Authority
JP
Japan
Prior art keywords
solder
joint material
solder joint
bump
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017125353A
Other languages
English (en)
Inventor
達也 沼
Tatsuya Numa
達也 沼
石川 雅之
Masayuki Ishikawa
石川  雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2017125353A priority Critical patent/JP2019005789A/ja
Publication of JP2019005789A publication Critical patent/JP2019005789A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できるはんだ接合材とその製造方法、そしてこのはんだ接合材を利用したはんだバンプ付電子部品の製造方法およびその接合体を提供する。
【解決手段】はんだ接合材は、はんだ材から形成され、少なくとも1つの平面を有する柱状体であることを特徴とする。はんだ接合材の製造方法は、平面板と、該平面板の表面に配置された金属層と、該金属層の表面に配置され、該金属層の表面を露出させる柱状開口部を複数有するマスク層とを有する積層体を用意する工程と、前記積層体の前記マスク層の柱状開口部に、電解めっき法により、はんだ材を析出させる工程と、前記積層体の前記マスク層を剥離する工程と、前記積層体の前記金属層を除去して、前記平面板と前記はんだ材とを分離する工程と、を有する。
【選択図】図4

Description

本発明は、はんだバンプ形成用のはんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法およびはんだバンプにより接合された電子部品を有する接合体に関するものである。
近年の電子機器の小型化・軽量化・高機能化に伴って、半導体パッケージの小型化、薄層化が要求されている。この要求を満たすために、例えば、半導体パッケージの配線基板裏面の電極に直接はんだバンプを形成するBGA(Ball Grid Array)が実用化されている。
配線基板の電極にはんだバンプを形成する方法として、ボール搭載法が知られている。ボール搭載法とは、微細なはんだボールを配線基板の電極の上に直接搭載し、リフロー工程によってはんだボールを溶融させた後、固化させて、はんだバンプとする方法である。このボール搭載法では、予め、電極表面にフラックスを塗布して、その粘着力により搭載されたはんだボールを仮固定する。また、このフラックスの役割として、配線基板上の電極表面およびはんだボール表面の酸化物を除去し、濡れを助長する作用がある。
従来より、ボール搭載法では、はんだボールとして、球状もしくはそれに近い形状のものが利用されている。このはんだボールは、ガスアトマイズ法や油中分散法によって製造されている。
例えば、特許文献1には、はんだボールとして、球体、八面体、およびそれらの中間の形態から選ばれた立体形状を有するインジウムボールが開示されている。この特許文献1には、インジウムボールの製造方法としては、油中造球法、アトマイズ法が記載されている。
また、最近では高密度実装として、複数の半導体パッケージを、導電体を介して積層したパッケージオンパッケージが普及している。半導体パッケージと半導体パッケージとを接合する導電体としては、はんだボールやコアありボールなどが使用され、実用化されている。
国際公開第2014/027568号
ところで、半導体パッケージの小型化、薄層化に伴って、半導体パッケージの配線基板などの電子部品の電極に形成されるはんだバンプに対して、より高度な微細化、高さと形状の均一化が要求されている。
しかしながら、従来の球状のはんだボールを使用し、ボール搭載法を用いて微細なはんだバンプを形成すると、配線基板にはんだバンプが形成されない部分(ミッシングバンプ)が発生することがあった。これは、微細な球状のはんだボールは、フラックスとの接触面積が小さいため、フラックスによる仮固定が充分になされずに、リフロー工程時にはんだボールが脱落することが原因であると考えられる。また、微細な球状のはんだボールは、リフロー工程時に、フラックスが軟化し、流動性が増した際に、フラックスとともに動いてしまい、隣接するボールと一体化し、粗大なはんだバンプを形成するビッグバンプ問題を惹き起こす原因にもなる。
また、従来のはんだボールの製造方法として利用されているガスアトマイズ法および油中分散法では、球状以外の形状のはんだボールを製造することは難しい。球状のはんだボールは、高さと径が同じであるがゆえに、リフロー工程で生成するはんだバンプの高さと径がほぼ同じとなる。このため、球状のはんだボールでは、はんだバンプを狭ピッチで形成し、かつバンプ高さを高くすることには限界があった。すなわち、はんだバンプを狭ピッチで形成するためには、はんだボールの径を小さくすることが必要となるが、球状のはんだボールは、径を小さくすると、高さも小さくなるため、バンプ高さを高くすることが困難となる。バンプ高さが低くなりすぎると、はんだバンプを介して電子部品を接合するアッセンブリ時に接合不良が発生するおそれがある。また、接合した電子部品間へのアンダーフィル材の流し込みが困難となるおそれがある。
したがって、本発明は、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できるはんだ接合材とその製造方法、そしてこのはんだ接合材を利用したはんだバンプ付電子部品の製造方法およびその接合体を提供することを目的とする。
上記課題を解決するため、本発明のはんだ接合材は、はんだ材から形成され、少なくとも1つの平面を有する柱状体であることを特徴としている。
本発明のはんだ接合材によれば、はんだ接合材は、少なくとも1つの平面を有する柱状体とされているので、ボール搭載法によってはんだバンプを形成する際には、その平面が配線基板などの電子部品の電極表面に接するように搭載することによって、従来の球状のはんだボールと比較して、電子部品の電極表面に予め塗布されているフラックスとの接触面積を大きくできる。このため、微細な形状であっても、リフロー工程時に脱落しにくくなる。また、はんだ接合材は柱状体とされているので、直径を変えずに高さのみを変えることができる。さらに、柱状体とされているはんだ接合材は、従来の球状のはんだボールと比較して、比表面積が大きく、熱を吸収しやすいので、リフロー工程時では溶融が均一に進みやすい。以上の理由から、本発明のはんだ接合材によれば、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できる。
ここで、本発明のはんだ接合材においては、底面もしくは頂面の両方もしくは一方が平面である円柱体または角柱体であることが好ましい。
この場合は、底面もしくは頂面の両方もしくは一方が平面であるので、はんだ接合材を配線基板などの電子部品の電極表面に接するように搭載することによって、従来の球状のはんだボールと比較して、電子部品の電極表面に予め塗布されているフラックスとの接触面積を確実に大きくできる。また、電子部品の電極表面の形状が円形である場合、はんだ接合材を円柱体とすることによって、フラックスとの接触面積をより大きくすることができる。一方、電子部品の電極表面の形状が矩形である場合、はんだ接合材を角柱体とすることによって、フラックスとの接触面積をより大きくすることができる。
また、本発明のはんだ接合材においては、直径が300μm以下であることが好ましい。さらに、高さは1μm以上であることが好ましい。
この場合、はんだ接合材のサイズが上記の範囲にあることによって、ボール搭載法によるはんだバンプ形成用のはんだ接合材として、種々の電子部品に広く利用することが可能となる。
またさらに、本発明のはんだ接合材においては、アスペクト比は1.0を超えて2.0以下であることが好ましい。
この場合、アスペクト比は1.0を超えて2.0以下とされているので、はんだバンプを狭ピッチで形成した場合でも、バンプ高さを高くすることができる。
さらにまた、本発明の接合材においては、前記はんだ材は、SnもしくはSn合金であることが好ましい。
この場合、SnおよびSn合金は、はんだ材の中でも比較的に融点が低い材料である。従って、はんだ材としてSnもしくはSn合金を用いることによって、はんだ接合材を比較的低温で均一かつ安定に溶融させることができる。このため、ミッシングバンプを発生させずに、はんだバンプを狭ピッチでより確実に形成できる。
本発明のはんだ接合材の製造方法は、平面板と、該平面板の表面に配置された金属層と、該金属層の表面に配置され、該金属層の表面を露出させる柱状開口部を複数有するマスク層とを有する積層体を用意する工程と、前記積層体の前記マスク層の柱状開口部に、電解めっき法により、はんだ材を析出させる工程と、前記積層体の前記マスク層を剥離する工程と、前記積層体の前記金属層を除去して、前記平面板と前記はんだ材とを分離する工程と、を有することを特徴としている。
本発明のはんだ接合材の製造方法によれば、マスク層の柱状開口部にはんだ材を析出させるので、析出するはんだ材の形状および量を厳密に調整することが可能となる。従って、本発明の製造方法によれば、得られるはんだ接合材形状と直径や高さなどのサイズを容易に調整することができ、得られたはんだ接合材は、形状やサイズの均一性が向上する。
本発明のはんだバンプ付電子部品の製造方法は、電子部品の電極の上に、フラックスを塗布する工程と、前記フラックスを塗布した前記電極の上に、上述のはんだ接合材を、該はんだ接合材の平面が前記電極に接するように搭載する工程と、前記はんだ接合材を溶融させた後、固化させて、はんだバンプとする工程と、を有することを特徴としている。
本発明のはんだバンプ付電子部品の製造方法によれば、はんだ接合材として上述のはんだ接合材を用いるので、はんだ接合材とフラックスとの接触面積を大きくすることができ、はんだ接合材を溶融させて、はんだバンプとする工程(リフロー工程)時に、はんだ接合材が脱落しにくくなる。さらに、柱状のはんだ材粒子は、従来の球状のはんだボールと比較して比表面積が大きく、熱を吸収しやすい。このため、電子部品の電極に、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成できる。
本発明の接合体は、はんだバンプにより接合された電子部品を有する接合体であって、前記はんだバンプが、上述のはんだ接合材の溶融固化体であることを特徴としている。
本発明の接合体によれば、電子部品を接合するはんだバンプが、上述のはんだ接合材の溶融固化体であるので、ミッシングバンプが発生せず、各電子部品が、はんだバンプを介して狭ピッチで確実に接合されている。
本発明によれば、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できるはんだ接合材とその製造方法、そしてこのはんだ接合材を利用したはんだバンプ付電子部品の製造方法およびその接合体を提供することが可能となる。
本発明の一実施形態に係るバンプ形成用はんだ接合材の製造方法の工程を説明するための断面図である。 本発明の一実施形態に係るはんだバンプ付電子部品の製造方法の工程を説明するための断面図である。 本発明の一実施形態に係る接合体の断面図である。 本発明例1で得られた立方体状のはんだ接合材のSEM写真である。
以下、本発明の実施形態であるはんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体について、添付した図面を参照して説明する。本実施形態のはんだ接合材は、電子部品を接合するはんだバンプを形成するためのものである。電子部品は、例えば、半導体パッケージ、半導体パッケージを構成するICチップなどの素子、配線基板である。はんだバンプ付電子部品は、これらの電子部品と、その電子部品の電極表面に形成されたはんだバンプとを有するものである。接合体は、はんだバンプにより接合された電子部品を有するものである。
なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のはんだ接合材、はんだバンプ付電子部品および接合体の寸法関係とは異なる場合がある。
(はんだ接合材)
本実施形態であるはんだ接合材は、はんだ材から形成される。はんだ材はSnもしくはSn合金である。また、本実施形態のはんだ接合材は、少なくとも1つの面が平面とされている柱状体である。より具体的には、底面もしくは頂面の両方もしくは一方が平面である円柱体または角柱体である。本実施形態のはんだ接合材のサイズは、直径が300μm以下で、高さは1μm以上である。
以下に、本実施形態のはんだ接合材の材料と形状について説明する。
(はんだ接合材の材料)
本実施形態のはんだ接合材は、はんだ材から形成される。はんだ材とは、接合すべき母材(電子部品)を溶融することなく、母材と固溶体もしくは金属間化合物を形成し、電気的に接続させるための金属もしくは合金を意味する。本実施形態のはんだ接合材では、はんだ材としてSnもしくはSn合金を用いている。Sn合金は、はんだ材の中でも比較的に融点が低い材料である。このため、はんだ材として、SnもしくはSn合金を用いることによって、比較的低温で均一に溶融させることができる。Sn合金の例としては、2元系合金と3元系合金が挙げられる。2元系合金の具体例としては、Sn−Pb系合金、Sn−Ag系合金、Sn−Cu系合金、Sn−Zn系合金、Sn−Bi系合金、Sn−In系合金およびSn−Sb系合金が挙げられる。3元系合金の例としては、Snに、Au、Ag、Bi、InおよびCuからなる群より選ばれる2つの元素を添加した合金が挙げられる。但し、はんだ材としては、電子部品の電極の接合材として一般的に利用されているSn以外の金属または合金を使用できる。
(はんだ接合材の形状)
本実施形態のはんだ接合材は、少なくとも1つの面が平面とされている柱状体とされている。平面とは、一般に、1つの曲面上の任意の2点を通過する直線が、常にその曲面に含まれるときの面であることを意味するが、本実施形態においては、平坦な基板の上に搭載したときに自発的に転がって基板から脱落しないようにされていれば凹凸を有してもよい。ただし、凹凸が多くなりすぎると、リフロー工程で生成するはんだバンプにボイドが形成し易くなるおそれがある。このため、凹凸は少ない方が好ましい。
本実施形態のはんだ接合材は、ボール搭載法によってはんだバンプを形成する際には、その平面が電子部品の電極表面に接するように搭載することによって、回路基板の電極表面に予め塗布されているフラックスとの接触面積を大きくできる。これによって、微細な形状であっても、リフロー工程時に飛散しにくくなる。よって、このはんだ接合材を用いることによって、ミッシングバンプが発生しにくくなる。また、このはんだ接合材は、柱状体とされているので、従来の球状のはんだボールと比較して比表面積が大きく、熱を吸収しやすい。このため、リフロー工程時では溶融が均一に進み、その後に形成されるはんだバンプは高さと形状の均一性が高くなる。
本実施形態のはんだ接合材は、底面もしくは頂面の両方もしくは一方が平面である円柱体または角柱体である。円柱体は、真円の円柱である必要はなく、楕円柱体を含む。角柱体は、底面が3〜8角形の柱体であることが好ましい。角柱体の角部は丸みを持っていてもよい。
円柱体および角柱体であるはんだ接合材は、底面もしくは頂面の両方が平面であることが好ましい。この場合、電極表面に積載できる面が2つになるので、はんだ接合材の平面を搭載しやすくなる。特に、立方体のはんだ接合材は、電極表面に積載できる面が6つになるので、はんだ接合材の平面を搭載しやすくなる。
なお、はんだ接合材の形状は、半円柱体などの円柱体および角柱体以外の形状でもよい。
本実施形態のはんだ接合材のサイズは、直径が300μm以下で、高さは1μm以上である。直径とは、はんだ接合材が円柱体である場合は、円の直径を意味し、角柱体である場合、角柱体の底面(頂面)を内部に含む最小の円の直径を意味する。
はんだ接合材のサイズが上記の範囲にあることによって、ボール搭載法によるはんだバンプ形成用のはんだ接合材として広く利用することが可能となる。なお、はんだ接合材の直径の下限としては、現実的に実現可能な範囲として、例えば、1μmである。また、高さの上限としては、現実的に実現可能な範囲として、例えば、150μmである。最近のはんだバンプの微細化に合せるため、はんだ接合材のサイズは、直径が1μm以上30μm以下の範囲にあり、高さが1μm以上30μm以下の範囲にあることが好ましい。
はんだ接合材のアスペクト比(高さ/直径)は、0.5以上2.0以下の範囲にあることが好ましく、1.0を超えて2.0以下であることが特に好ましい。アスペクト比が高くなりすぎると、ボール搭載法により、はんだ接合材を電子部品の電極の上に搭載する際に不安定になり、はんだ接合材が倒れるおそれがある。またアスペクト比が低くなりすぎると、生成するはんだバンプの高さが低くなり、例えば、ICチップなどの電子部品を、配線基板などの他の電子部品に実装する場合に実装しにくくなり、接合不良が発生したり、アンダーフィル材の流し込みが困難となるおそれがある。特に、パッケージオンパッケージ構造の接合体において、半導体パッケージと半導体パッケージとを接合する導電体の形成用として使用するはんだ接合材は、アスペクト比が1.0を超えて2.0以下であることが好ましい。
(はんだ接合材の製造方法)
次に、本実施形態のはんだ接合材の製造方法を、添付した図面の図1を参照しながら説明する。
始めに、図1(a)に示すように、平面板10と、平面板10の表面に配置された金属層(シード層)11と、金属層11の表面に配置されたドライフィルムレジスト層12を有する積層体を用意する。平面板10として、例えば、シリコンウェハ、樹脂製基板、セラミック製基板を用いることができる。金属層11は、製造するはんだ接合材の材料によっても異なるが、はんだ接合材の材料にSnもしくはSn合金を用いる場合には、Cuを用いることができる。
次いで、露光用マスクを介して、ドライフィルムレジスト層12を部分的に露光し、その後、現像処理する。これによって、図1(b)に示すように、平面板10と、金属層11と、金属層11の表面を露出させる柱状開口部13aを複数有するマスク層13とを有する積層体が得られる。
次いで、図1(c)に示すように、マスク層13を有する積層体を、めっき液14に浸漬させ、積層体のマスク層13の柱状開口部13aに、電解めっき法により、柱状にはんだ材15を析出させる。
次いで、積層体をめっき液14から取出して洗浄し乾燥する。その後、図1(d)に示すように、積層体からマスク層13を剥離除去する。
そして、図1(e)に示すように、積層体をエッチング液に浸漬して金属層11を溶解除去して、柱状に析出させたはんだ材15と平面板10と分離する。分離したはんだ材15を洗浄し、乾燥することによって、はんだ接合材が製造される。
(はんだバンプ付電子部品の製造方法)
次に、本実施形態のはんだ接合材を用いたはんだバンプ付電子部品の製造方法を、添付した図面の図2を参照しながら説明する。
始めに、本実施形態の電子部品として、図2(a)に示すように、電極21と電極以外の部分にソルダーレジスト22が形成された配線基板20を用意する。次いで、マスク23を介して、スキージ24を用いて電極21の表面にフラックス25を塗布する。電極21の表面には、フラックス25を塗布する前に、UBM(Under Bump Metal)を形成しておくことが好ましい。
次に、図2(b)に示すように、吸着ノズル26を有するボールマウンター27を用いて、フラックス25を塗布した電極21の上に、はんだ接合材28を、はんだ接合材28の平面が電極21に接するように搭載する。この工程の後、検査装置を用いてはんだ接合材28が所定の位置に搭載されているか否かを確認し、はんだ接合材28が搭載されていない、もしくは過剰に搭載されている箇所があった場合には、リペア装置を用いて、はんだ接合材28が所定の位置に搭載されるように調整することが好ましい。
次に、図2(c)に示すように、はんだ接合材28が搭載された配線基板20をリフロー炉または加熱炉に投入して加熱する。この加熱によって、図2(d)に示すように、はんだ接合材28が溶融して、はんだバンプ29が形成される。
(接合体)
次に、本実施形態の接合体を、添付した図面の図3を参照しながら説明する。
図3において、接合体30は、第1半導体パッケージ31aと、第1半導体パッケージ31aの上に、導電体である高アスペクト比はんだバンプ35を介して積層された第2半導体パッケージ31bとからなるパッケージオンパッケージ構造の接合体である。第1半導体パッケージ31aは、ICチップ32aと配線基板33aとがはんだバンプ34aにより接合された接合体である。第2半導体パッケージ31bは、ICチップ32bと配線基板33bとがはんだバンプ34bにより接合された接合体である。本実施形態の接合体において、はんだバンプ34a、34bおよび高アスペクト比はんだバンプ35は、上述の本実施形態のはんだ接合材の溶融固化体とされている。
第1半導体パッケージ31aは、例えば、次のようにして製造することができる。
先ず、配線基板33aの電極にはんだバンプ34aを形成して、はんだバンプ付配線基板を作製する。はんだバンプ付配線基板は、上述の本実施形態のはんだバンプ付電子部品の製造方法によって作製することができる。次いで、はんだバンプ付配線基板のはんだバンプの上にICチップ32aを搭載した後、リフローによりはんだバンプを溶融させた後、固化させる。第2半導体パッケージ31bは、第1半導体パッケージ31aと同様にして作製することができる。
接合体30は、例えば、次のようにして製造することができる。
先ず、第1半導体パッケージ31aの配線基板33aの上面と、第2半導体パッケージ31bの配線基板33bの下面との間に、アスペクト比が1.0を超えて2.0以下である高アスペクト比のはんだ接合材を配置する。次いで、リフローによりはんだ接合材を溶融させた後、固化させることによって製造することができる。
高アスペクト比のはんだ接合材は、表面が酸化されていることが好ましい。但し、本実施形態のはんだ接合材の製造方法で製造されたはんだ接合材は、通常は表面が酸化されているので、そのまま用いてもよい。また、アスペクト比の大きさによっては、はんだ接合材の表面を積極的に酸化処理することが好ましい。その場合、過度に酸化すると、はんだ接合材の接合性を低下させるので注意が必要である。
また、接合体30の製造において、リフローの前に、フラックスを第1半導体パッケージ31aの配線基板33aの上面にのみ塗布して、はんだ接合材の下部のみがフラックスが接触している状態として、リフローすることが好ましい。この場合、接合体上部の表面酸化被膜が除去されないようにすることで、リフローによって、はんだ接合材の形状をある程度維持したアスペクト比の大きいバンプを形成することができる。
本実施形態のはんだ接合材によれば、はんだ接合材は、少なくとも1つの平面を有する柱状体とされているので、ボール搭載法によってはんだバンプを形成する際には、その平面が配線基板などの電子部品の電極表面に接するように搭載することによって、従来の球状のはんだボールと比較して、電子部品の電極表面に予め塗布されているフラックスとの接触面積を大きくできる。このため、微細な形状であっても、リフロー工程時に脱落しにくくなる。また、はんだ接合材は柱状体とされているので、直径を変えずに高さのみを変えることができる。さらに、柱状体とされているはんだ接合材は、従来の球状のはんだボールと比較して、比表面積が大きく、熱を吸収しやすいので、リフロー工程時では溶融が均一に進みやすい。以上の理由から、本実施形態のはんだ接合材によれば、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できる。
また、本実施形態のはんだ接合材は、底面もしくは頂面の両方もしくは一方が平面であるので、はんだ接合材を配線基板などの電子部品の電極表面に接するように搭載することによって、従来の球状のはんだボールと比較して、電子部品の電極表面に予め塗布されているフラックスとの接触面積を確実に大きくできる。また、電子部品の電極表面の形状が円形である場合、はんだ接合材を円柱体とすることによって、フラックスとの接触面積をより大きくすることができる。一方、電子部品の電極表面の形状が矩形である場合、はんだ接合材を角柱体とすることによって、フラックスとの接触面積をより大きくすることができる。
さらに本実施形態のはんだ接合材は、直径が300μm以下で、高さは1μm以上であるので、ボール搭載法によるはんだバンプ形成用のはんだ接合材として、種々の電子部品に広く利用することが可能となる。
またさらに、本発明のはんだ接合材において、アスペクト比は1.0を超えて2.0以下とされているので、はんだバンプを狭ピッチで形成した場合でも、バンプ高さを高くすることができる。
さらにまた、本実施形態のはんだ接合材において、はんだ材は、比較的に融点が低いSnもしくはSn合金とされているので、リフロー工程時において、はんだ接合材を比較的低温で均一かつ安定に溶融させることができる。このため、ミッシングバンプを発生させずに、はんだバンプを狭ピッチでより確実に形成できる。
本実施形態のはんだ接合材の製造方法によれば、マスク層の柱状開口部にはんだ材を析出させるので、析出するはんだ材の形状および量を厳密に調整することが可能となる。従って、本実施形態の製造方法によれば、得られるはんだ接合材形状と直径や高さなどのサイズを容易に調整することができ、得られたはんだ接合材は、形状やサイズの均一性が向上する。
本実施形態のはんだバンプ付電子部品の製造方法によれば、はんだ接合材として上述のはんだ接合材を用いるので、はんだ接合材とフラックスとの接触面積を大きくすることができ、リフロー工程時に、はんだ接合材が脱落しにくくなる。さらに、柱状のはんだ材粒子は、従来の球状のはんだボールと比較して比表面積が大きく、熱を吸収しやすい。このため、電子部品の電極に、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成できる。
本実施形態の接合体によれば、電子部品を接合するはんだバンプが、上述のはんだ接合材の溶融固化体であるので、ミッシングバンプが発生せず、各電子部品が、はんだバンプを介して狭ピッチで確実に接合されている。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、はんだ接合材のサイズは、直径が300μmを超えていてもよいし、高さが1μm未満であってもよい。
また、本実施形態のはんだ接合材とフラックスとを混合した混合物を、はんだペーストとして用いてもよい。
[本発明例1]
平面板10の上に、金属層11(材質:Cu)とドライフィルムレジスト層12(厚さ:34.9μm)とをこの順で形成して、図1(a)に示す積層体を作製した。平面板10としてはシリコンウェハを用いた。
次いで、露光用マスクを介して、ドライフィルムレジスト層12を部分的に露光し、その後、現像処理して、図1(b)に示すように、平面板10と、金属層11と、柱状開口部13aを複数有するマスク層13とを有する積層体を得た。柱状開口部13aの形状は立方体とした。柱状開口部13aのサイズは、直径を34.9μm(縦24.7μm×横24.7μm)、高さ(ドライフィルムレジスト層の厚さ)を34.9μm、アスペクト比を1.0とした。
現像処理後の積層体に対して、プラズマエチング装置にて酸素プラズマエッチングを行った。
次いで、図1(c)に示すように、積層体を、めっき液14(組成:メタンスルホン酸錫50g/L、メタンスルホン酸銀0.5g/L、メタンスルホン酸100g/L、チオ尿素5g/L、プルロニック型ノニオン系界面活性剤5g/L、芳香族カルボニル化合物10μg/L、残部水)に浸漬して、電解めっき法を用いて、柱状開口部13aにSnAg合金を析出させた。その後、積層体をめっき液14から取り出して、洗浄し乾燥した。次いで、図1(d)に示すように、乾燥した積層体から、マスク層13を剥がし取った。そして、図1(e)に示すように、シリコンウェハをエッチング液(組成:硫酸10質量%、過酸化水素1質量%、残部水)に浸漬し、金属層11をオーバーエッチングして、金属層11を溶解させて、はんだ接合材を得た。
得られたはんだ接合材のSEM(走査型電子顕微鏡)写真を図4に示す。図4のSEM写真から、得られたはんだ接合材は、底面および頂面の両方が平面の立方体であることが確認された。また、得られたはんだ接合材の直径および高さを、SEM観察によって測定した結果、柱状開口部13aのサイズと同じとあることが確認された。
[本発明例2〜6、11〜13]
マスク層13の厚さと柱状開口部13aの形状、サイズを表1のように変更したこと以外は、本発明例1と同様にしてはんだ接合材を製造した。得られたはんだ接合材は、底面および頂面の両方が平面で、形状およびサイズは、柱状開口部13aの形状およびサイズと同じあった。
[本発明例7〜10]
めっき液14として、下記の組成のめっき液を使用し、マスク層13の厚さと柱状開口部13aの形状、サイズを表1のように変更したこと以外は、本発明例1と同様にしてはんだ接合材を製造した。得られたはんだ接合材は、底面および頂面の両方が平面で、形状およびサイズは、柱状開口部13aの形状およびサイズと同じあった。
本発明例7:メタンスルホン酸錫50g/L、メタンスルホン酸100g/L、チオ尿素5g/L、プルロニック型ノニオン系界面活性剤5g/L、芳香族カルボニル化合物10μg/L、残部水
本発明例8:メタンスルホン酸錫9.1g/L、メタンスルホン酸鉛60.9g/L、メタンスルホン酸100g/L、チオ尿素5g/L、プルロニック型ノニオン系界面活性剤5g/L、芳香族カルボニル化合物10μg/L、残部水
本発明例9:メタンスルホン酸錫50g/L、メタンスルホン酸銅0.1g/L、メタンスルホン酸100g/L、チオ尿素5g/L、プルロニック型ノニオン系界面活性剤5g/L、芳香族カルボニル化合物10μg/L、残部水
本発明例10:メタンスルホン酸錫50g/L、メタンスルホン酸銀0.4g/L、メタンスルホン酸銅0.07g/L、メタンスルホン酸100g/L、チオ尿素5g/L、プルロニック型ノニオン系界面活性剤5g/L、芳香族カルボニル化合物10μg/L、残部水
[比較例1]
市販の球状はんだ接合材(直径:37.5μm、組成:SnAg)を用意した。
[評価]
(1)ミッシングバンプの発生数
表面にUBM(銅)とソルダレジスト層を形成したガラスエポキシ基板を用意した。直径170μmのソルダレジスト開口部内に露出したUBMにフラックスを塗布し、平面部がUBM側になるようにはんだ接合材を載置する。熱対流式窒素置換リフロー炉を用いてピーク温度250℃となるプロファイルで熱処理し、はんだバンプ付基板を作製した。
作製したはんだバンプ付基板を、光学顕微鏡を用いて観察し、生成したはんだバンプの位置が、はんだ接合材を搭載した位置からずれているもの、もしくは、はんだバンプが消失しているものを、ミッシングバンプとしてその発生数を計測した。
(2)形状保持性
上述のはんだバンプ付基板を、光学顕微鏡を用いて観察し、リフロー前のはんだ接合材の高さとリフロー後のはんだバンプの高さを比較して、高さの低下が10%未満の場合を〇とし、10%以上の場合を△とした。
比較例1の球状のはんだボール(はんだ接合材)では、138個のはんだバンプ中のミッシングバンプが1個発生した。これ対して、本発明例1〜13のはんだ接合材は、いずれもミッシングバンプが発生しなかった。また、アスペクト比が2.0以下とされた本発明例1〜12のはんだ接合材は、形状保持性に優れていた。
以上のことから、本発明例によれば、ミッシングバンプを発生させずに、はんだバンプを狭ピッチで形成でき、かつバンプ高さを容易に調整できるはんだ接合材を提供できることが確認された。
10 平面板
11 金属層(シード層)
12 ドライフィルムレジスト層
13a 柱状開口部
13 マスク層
14 めっき液
15 はんだ材
20 配線基板
21 電極
22 ソルダーレジスト
23 マスク
24 スキージ
25 フラックス
26 吸着ノズル
27 ボールマウンター
28 はんだ接合材
29 はんだバンプ
30 接合体
31a 第1半導体パッケージ
31b 第2半導体パッケージ
32a、32b ICチップ
33a、33b 配線基板
34a、34b はんだバンプ
35 高アスペクト比はんだバンプ

Claims (9)

  1. はんだ材から形成され、少なくとも1つの平面を有する柱状体であることを特徴とするはんだ接合材。
  2. 底面もしくは頂面の両方もしくは一方が平面である円柱体または角柱体であることを特徴とする請求項1に記載のはんだ接合材。
  3. 直径が300μm以下であることを特徴とする請求項1または請求項2に記載のはんだ接合材。
  4. 高さが1μm以上であることを特徴とする請求項1から請求項3のいずれか一項に記載のはんだ接合材。
  5. アスペクト比が1を超えて2以下であることを特徴とする請求項1から請求項4のいずれか一項に記載のはんだ接合材。
  6. 前記はんだ材が、SnもしくはSn合金である請求項1から請求項5のいずれか一項に記載のはんだ接合材。
  7. 平面板と、該平面板の表面に配置された金属層と、該金属層の表面に配置され、該金属層の表面を露出させる柱状開口部を複数有するマスク層とを有する積層体を用意する工程と、
    前記積層体の前記マスク層の柱状開口部に、電解めっき法により、はんだ材を析出させる工程と、
    前記積層体の前記マスク層を剥離する工程と、
    前記積層体の前記金属層を除去して、前記平面板と前記はんだ材とを分離する工程と、
    を有することを特徴とするはんだ接合材の製造方法。
  8. 電子部品の電極の上に、フラックスを塗布する工程と、
    前記フラックスを塗布した前記電極の上に、請求項1から請求項6のいずれか一項に記載のはんだ接合材を、該はんだ接合材の平面が前記電極に接するように搭載する工程と、
    前記はんだ接合材を溶融させた後、固化させて、はんだバンプとする工程と、
    を有することを特徴とするはんだバンプ付電子部品の製造方法。
  9. はんだバンプにより接合された電子部品を有する接合体であって、
    前記はんだバンプが、請求項1から請求項6のいずれか一項に記載のはんだ接合材の溶融固化体であることを特徴とする接合体。
JP2017125353A 2017-06-27 2017-06-27 はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 Pending JP2019005789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017125353A JP2019005789A (ja) 2017-06-27 2017-06-27 はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017125353A JP2019005789A (ja) 2017-06-27 2017-06-27 はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体

Publications (1)

Publication Number Publication Date
JP2019005789A true JP2019005789A (ja) 2019-01-17

Family

ID=65027255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017125353A Pending JP2019005789A (ja) 2017-06-27 2017-06-27 はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体

Country Status (1)

Country Link
JP (1) JP2019005789A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3693179A2 (en) 2019-01-17 2020-08-12 Seiko Epson Corporation Liquid ejecting device and a method for correcting landing position deviation of liquid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3693179A2 (en) 2019-01-17 2020-08-12 Seiko Epson Corporation Liquid ejecting device and a method for correcting landing position deviation of liquid

Similar Documents

Publication Publication Date Title
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US5880017A (en) Method of bumping substrates by contained paste deposition
JP4892340B2 (ja) はんだ組成物及びこれを用いたバンプ形成方法
US9978709B2 (en) Solder bump stretching method for forming a solder bump joint in a device
US6319810B1 (en) Method for forming solder bumps
JP5129898B1 (ja) 電極溶食防止層を有する部品及びその製造方法
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
US20020068381A1 (en) Ultra-fine contact alignment
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
Kang et al. Flip-chip interconnections: past, present, and future
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JP2021065923A (ja) 核材料、電子部品及びバンプ電極の形成方法
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
JP5998875B2 (ja) はんだバンプの製造方法
KR20130142170A (ko) Sn 합금 범프의 제조 방법
JP6263885B2 (ja) はんだバンプ製造方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6969070B2 (ja) はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
JP2007073617A (ja) 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
JP2018046148A (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
JPH09270428A (ja) はんだバンプ形成方法