JP2000022321A - ペースト層形成方法、電子部品搭載基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基材における同一面内にペーストを用いて厚
さの異なるペースト層を効率よく正確に形成できるペー
スト層形成方法を提供すること。 【解決手段】 厚さの異なる複数枚のマスク１１，２１
を、得ようとするペースト層１３，２３の厚さ毎に用意
しておく。それらマスク１１，２１を用い、ペーストＰ
1 を基材２の被印刷面Ｓ1 に対して多段階的に印刷す
る。その結果、基材２における同一面内に厚さの異なる
ペースト層１３，２３が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ペースト層形成方
法、及びそれを用いた電子部品搭載基板の製造方法に関
するものである。

【０００２】

【従来の技術】電気機器の軽薄短小化や高機能化等を実
現する場合、ＬＳＩや抵抗器等の各種電子部品をプリン
ト配線板上に高密度に実装することが重要な課題とな
る。

【０００３】このため、近年においては、今までの主流
であったリード挿入実装部品（THD:Through-hole mount
device）を用いた実装方式から、徐々に表面実装部品
（SMD: Surface mount device ）を併用した混在実装方
式へと移行しつつある。

【０００４】基本的に、プリント配線板（例えば両面
板）への混在実装は、片面リフロープロセス（Single s
ided reflow process ）によって行われる。片面リフロ
ープロセスとは、プリント配線板の一方の面（フロント
面）をリフローソルダリングし、次いで他方の面（バッ
ク面）をフローソルダリングする方法のことを指す。

【０００５】具体的にいうと、まず、同一面内にサイ
ズ、形状、ピッチの異なる各種のパッドが形成された両
面板を作製する必要がある。接続端子数の少ない部品
（チップ抵抗やチップコンデンサなど）が実装されるべ
き領域には、その接続端子に合わせて広ピッチ、大面積
かつ少数のパッドが形成される。その一方で、接続端子
数の多い部品（ＢＧＡ，ＱＦＰ等の半導体パッケージ、
またはベアチップなど）が実装されるべき領域には、そ
の接続端子に合わせて、上記のものよりも狭ピッチ、小
面積かつ多数のパッドが形成される。しかも、多端子部
品用のパッドは、近年さらに狭ピッチ化、小面積化、多
数化する傾向にある。

【０００６】そして、これに続き両面板のフロント面へ
のはんだペーストの印刷、同面への各種ＳＭＤの搭載、
リフローソルダリングの後、反転させてバック面へのＳ
ＭＤの実装やフローソルダリング等が行われるようにな
っている。

【０００７】

【発明が解決しようとする課題】ところで、はんだペー
ストの印刷により各種パッドに一律に同じ厚さのはんだ
ペースト層を形成した場合には、次のような問題が生じ
る。例えば、少端子部品に適した厚さのペースト層を多
端子部品用パッドにも形成したとすると、当該パッドに
ついてははんだ量が過多となってしまう。よって、はん
だブリッジの発生につながり、歩留まり率が低下する原
因となる。また、多端子部品に適した厚さのペースト層
を少端子部品用パッドにも形成したとすると、当該パッ
ドについては逆にはんだ量が不足してしまう。よって、
少端子部品が確実に接合されなくなり、信頼性が低下す
る原因となる。従って、混在実装に供されるプリント配
線板の同一面内に、厚さの異なるペースト層を効率よく
形成する何からの手法が望まれている。

【０００８】しかしながら、厚さの異なるペースト層を
効率よく形成する手法は、未だ提案されていない状況に
ある。従って、仮にこれを実施しようとすれば、例えば
下記のような煩雑な手法に頼らざるを得ない。

【０００９】まず、所定のメタルマスクを用いて、少端
子部品用パッドへのはんだペースト印刷のみを行う。次
に、形成された厚めのペースト層に少端子部品を搭載し
た状態でリフローを行い、少端子部品のみを先に少端子
部品用パッドにはんだ付けする。続いて、同一面内にあ
る多端子部品用パッドに対して、ディスペンサ等により
はんだペーストを供給することにより、比較的薄いペー
スト層を形成する。次に、形成された薄めのペースト層
をはんだこて等により加熱し、多端子部品を多端子部品
用パッドに個別にはんだ付けする。なお、はんだペース
トの印刷を行う代わりに、導電性樹脂などを用いて多端
子部品を搭載する方法も考えられる。

【００１０】本発明は上記の課題を解決するためなされ
たものであり、その目的は、基材における同一面内にペ
ーストを用いて厚さの異なるペースト層を効率よく正確
に形成することができるペースト層形成方法を提供する
ことにある。

【００１１】また、本発明のさらなる目的は、上記の優
れたペースト層形成方法を利用することで、生産性、信
頼性、歩留まり率に優れた電子部品搭載基板の製造方法
を提供することにある。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、基材における同一面
内にペーストを用いて厚さの異なるペースト層を形成す
る方法において、厚さの異なる複数枚のマスクを、得よ
うとするペースト層の厚さ毎に用意しておき、それらを
用いて前記ペーストを前記基材の被印刷面に対して多段
階的に印刷することを特徴とするペースト層形成方法を
その要旨とする。

【００１３】請求項２に記載の発明は、請求項１におい
て、前記ペーストの多段階印刷は、先に用いたマスクよ
りも厚いマスクを用いるようにして順次行われるものと
した。

【００１４】請求項３に記載の発明は、請求項２におい
て、前記複数枚のマスクのうち第１回目の印刷以降の印
刷にて用いられるものの裏面側には、既印刷部位に対応
して凹部が設けられているとした。

【００１５】請求項４に記載の発明は、請求項１乃至３
のいずれか１項に記載の方法によって厚さの異なるはん
だペースト層を形成し、次いで前記はんだペースト層に
電子部品の端子を仮固定した状態で一括リフローソルダ
リングを行うことを特徴とした電子部品搭載基板の製造
方法をその要旨としている。

【００１６】以下、本発明の「作用」を説明する。請求
項１に記載の発明によると、形成されるペースト層の厚
さはマスクの厚さに依存するため、厚さの異なる複数枚
のマスクを用いた多段階印刷によれば、基材における同
一面内に異なる厚さのペースト層を効率よく形成するこ
とができる。また、印刷を利用した方法であるので、狭
ピッチかつ小面積の部位についても、前記ペースト層を
正確な位置に正確な厚さで形成することができる。

【００１７】請求項２に記載の発明によると、薄いペー
スト層から順に厚いペースト層が形成されることから、
既印刷部位が後に行われるペースト印刷の際に邪魔にな
りにくく、ペーストの多段階印刷を比較的容易に行うこ
とができる。

【００１８】請求項３に記載の発明によると、基材の被
印刷面にマスクを配置したときに、既印刷部位がマスク
裏面側の凹部に逃がされるため、当該部位が同マスクに
付着したり潰されたりする等の心配がなくなる。従っ
て、第２回目以降のペースト印刷の際に既印刷部位が全
く邪魔にならなくなり、ペーストの多段階印刷を容易に
行うことができる。

【００１９】請求項４に記載の発明によると、まず上記
の優れたペースト層形成方法により、基材における同一
面内に厚さの異なるはんだペースト層が効率よく正確に
形成される。印刷により一律に同じ厚さのはんだペース
ト層を形成する従来法とは異なり、この方法によれば、
個々の電子部品に適した厚さを設定することができ、は
んだ量の過不足を解消することができる。従って、はん
だ量過多に起因するはんだブリッジの発生が回避され、
結果として歩留まり率が向上する。また、はんだ量不足
に起因する電子部品の接続不良が回避され、結果として
信頼性が向上する。しかも、電子部品の端子を仮固定し
た状態で一括リフローソルダリングを行うことにより、
簡単にかつ効率よく混在実装を行うことができる。

【００２０】

【発明の実施の形態】以下、本発明を具体化した一実施
形態の電子部品搭載基板１及びその製造方法を図１〜図
７に基づき詳細に説明する。

【００２１】図１には、本実施形態の電子部品搭載基板
１を製造する際の出発材料となるプリント配線板２が示
されている。基材であるプリント配線板２としては、こ
こでは樹脂製板材の表裏両面に導体層を有する、いわゆ
る両面板が用いられている。同プリント配線板２のフロ
ント面Ｓ1 の一部には、多端子部品の一種である半導体
パッケージ（ここではＢＧＡ；Ball Grid Array ）６を
搭載するための領域Ｒ1 が設けられている。多端子部品
搭載領域Ｒ1 以外の部分は、少端子部品（チップ抵抗
７、チップコンデンサ、チップトランジスタ、チップダ
イオード等）を搭載するための領域となっている。な
お、プリント配線板２のバック面Ｓ2 はその全域が少端
子部品を搭載するための領域となっている。

【００２２】図１に示されるように、フロント面Ｓ1 に
おける多端子部品搭載領域Ｒ1 には、多数の多端子部品
用パッド４が存在している。これらのパッド４は正方形
状のパッド列をなしている。パッド列を構成する多端子
部品用パッド４の数は、ＢＧＡ６の下面に設けられた端
子としてのバンプ６ａの数と等しい。また、各パッド４
は各バンプ６ａの位置に対応するようにレイアウトされ
ている。本実施形態において前記パッド４は矩形状であ
って、長さ１．０mm×幅０．１mm×高さ３８μm であ
る。パッド４のピッチは０．２mmであり、隣接するパッ
ド４間の距離は０．１mmである。なお、ＢＧＡ６のバン
プ６ａの総数は１００個〜数百個である。しかし、図面
の作成の便宜上、図１等では実際の数よりも相当少なく
した状態で図示されている。

【００２３】一方、多端子部品搭載領域Ｒ1 以外の領域
には、少端子部品用パッド５が複数個で１つの組をなす
ようにして存在している。これらのパッド５は矩形状で
ありかつ高さが３８μm であって、搭載されるべき少端
子部品の種類、サイズ、端子数等に応じて形成されてい
る。各パッド５のサイズやピッチ等は、多端子部品用パ
ッド４よりも大きく（本実施形態では数倍以上大きく）
なっている。

【００２４】図２に概略的に示されるように、プリント
配線板２における複数の箇所には、スルーホール３が形
成されている。これらのスルーホール３は、プリント配
線板２の表裏の導体層を導通させている。また、同プリ
ント配線板２のフロント面Ｓ1 及びバック面Ｓ2 には、
図示しない配線パターンが形成されている。そして、こ
の配線パターンによって、パッド４，５間の導通や、パ
ッド４，５とスルーホール３のランドとの導通が図られ
ている。なお、上記のプリント配線板２は、例えば従来
公知のサブトラクティブ法を経て作製されることができ
る。

【００２５】続いて、上記のプリント配線板２を出発材
料として図７のような電子部品搭載基板１を製造する手
順の一例を以下に説明する。本実施形態における電子部
品搭載基板１の製造方法では、前記プリント配線板２の
フロント面Ｓ1 に対して、ペーストとしてのはんだペー
ストＰ1 を多段階的に印刷することがまず行われる（ペ
ースト層形成工程）。このペースト層印刷工程では、厚
さの異なる２種類のはんだペースト層１３，２３を形成
すべく、同じく厚さの異なる２枚のメタルマスク１１，
２１がそれぞれ用いられる。

【００２６】図３には、第１回目の印刷に用いられる第
１のメタルマスク１１が示されている。このメタルマス
ク１１は、少なくともプリント配線板２よりも大きな面
積を有するステンレス等の金属製板材である。第１のメ
タルマスク１１の厚さＴ1 は、得ようとする第１のはん
だペースト層１３の厚さに対応しており、ここでは２０
μｍ〜６０μｍとなっている。第１のメタルマスク１１
において各多端子部品用パッド４に対応する箇所には、
多数の開口部１２が設けられている。これらの開口部１
２は、各パッド４とほぼ同サイズかつほぼ同形状であっ
て、同メタルマスク１１の表裏面を貫通している。

【００２７】図５には、第２回目の印刷に用いられる第
２のメタルマスク２１が示されている。このメタルマス
ク２１も、少なくともプリント配線板２よりも大きな面
積を有するステンレス等の金属製板材である。第２のメ
タルマスク２１の厚さＴ2 は、得ようとする第２のはん
だペースト層２３の厚さに対応しており、ここでは１２
０μｍ〜２００μｍとなっている。つまり、第２のメタ
ルマスク２１は、第１のメタルマスク１１よりも相対的
に肉厚（具体的には２倍以上肉厚）なものとなってい
る。

【００２８】第２のメタルマスク２１において各少端子
部品用パッド５に対応する箇所には、複数の開口部２２
が透設されている。これらの開口部２２は、各パッド５
とほぼ同サイズかつほぼ同形状であって、同メタルマス
ク２１の表裏面を貫通している。

【００２９】第２のメタルマスク２１は裏面側の所定箇
所に、凹部としてのハーフエッチ凹部２４を備えてい
る。ハーフエッチ凹部２４はここでは正方形状となって
いる。また、ハーフエッチ凹部２４の深さは第２のメタ
ルマスク２１の厚さの約半分（Ｔ2 ／２）であり、その
占有面積は各パッド４が属している多端子部品搭載領域
Ｒ1 の面積と同程度である。このようなハーフエッチ凹
部２４は、金属板材の片面側からエッチングをする際に
半分程度の厚さで止めておく、という従来公知のハーフ
エッチ法により容易に形成可能である。

【００３０】ペースト層形成工程における第１のペース
ト印刷工程では、ペースト未印刷状態のプリント配線板
２は、あらかじめ第１のメタルマスク１１が取り付けら
れている印刷機（図示略）のテーブル上にセットされ
る。このとき、プリント配線板２は、被印刷面であるフ
ロント面Ｓ1 が上を向くように配置される。次に、位置
合わせを行った後、プリント配線板２のフロント面Ｓ1
に第１のメタルマスク１１を密着させる。そして、同メ
タルマスク１１上面の一端にはんだペーストＰ1を供給
した状態で、スキージＳＱ1 を水平方向に沿って他端へ
と移動させる（図３参照）。すると、はんだペーストＰ
1 が各開口部１２内に刷り込まれて、各パッド４に付着
する。前記はんだペーストＰ1 としては、本実施形態で
は共晶はんだ粒を含むはんだペーストＰ1 が用いられて
いる。

【００３１】この後、フロント面Ｓ1 から第１のメタル
マスク１１を取り除けば、開口部１２からはんだペース
トＰ1 が版抜けし、所望の厚さＴ1 をした第１のはんだ
ペースト層１２が得られる（図４参照）。

【００３２】第１回目のペースト印刷工程に引き続き、
第２回目のペースト印刷工程が行われる。この工程にお
いてペースト既印刷状態のプリント配線板２は、あらか
じめ第２のメタルマスク２１が取り付けられている別の
印刷機（図示略）に移送され、かつそのテーブル上にセ
ットされる。このとき、プリント配線板２は、被印刷面
であるフロント面Ｓ1 が上を向くように配置される。

【００３３】次に、位置合わせを行った後、プリント配
線板２のフロント面Ｓ1 に第２のメタルマスク２１を密
着させる。この場合、既印刷部位である第１のはんだペ
ースト層１３は、同メタルマスク２１の裏面側のハーフ
エッチ凹部２４に逃がされた状態となる。そのため、第
１のはんだペースト層１３が同メタルマスク２１に付着
したり、同メタルマスク２１との接触によって潰された
りする等の心配はない。そして、同メタルマスク２１上
面の一端に上記のはんだペーストＰ1 を供給した状態
で、スキージＳＱ1 を水平方向に沿って他端へと移動さ
せる（図５参照）。すると、はんだペーストＰ1 が各開
口部２２内に刷り込まれて、各パッド５に付着する。勿
論、第２のメタルマスク２１にスキージＳＱ1 の押圧力
が加わったとしても、ハーフエッチ凹部２４内に位置す
る既印刷部位にはその押圧力の影響が及ぶことはない。

【００３４】この後、フロント面Ｓ1 から第２のメタル
マスク２１を取り除けば、開口部２２からはんだペース
トＰ1 が版抜けし、所望の厚さＴ2 をした第２のはんだ
ペースト層２２が得られる（図６参照）。

【００３５】以上のような多段階印刷によるペースト層
形成工程を行った後、次いで前記プリント配線板２を、
印刷機から図示しないチップマウンタへと移送する。そ
して、チップマウンタを作動させることにより、所定の
既印刷部位に各電子部品を搬送しかつ各端子を仮固定す
る。より具体的には、第１のはんだペースト層１３が形
成された各少端子用部品パッド４に対し、ＢＧＡ６の各
バンプ６ａを位置合わせしたうえで仮固定する。また、
第２のはんだペースト層２３が形成された各多端子用部
品パッド５に対し、チップ部品７等に代表される少端子
部品の各端子７ａを位置合わせしたうえで仮固定する。
このとき、はんだペーストＰ1 の粘着力のみにより、パ
ッド４，５上にバンプ６ａ及び端子７ａがある程度は保
持される。勿論、より確実に仮固定するために、接着剤
等を用いても構わない。

【００３６】次に、仮固定工程を経たプリント配線板２
を近赤外線方式のリフロー炉に移送して、一括リフロー
ソルダリングを行う。ここでは１００℃〜１６０℃で約
６０秒間の予備加熱の後、２００℃以上で１０秒間の本
加熱を行うという方法を採用している。すると、第１及
び第２のはんだペースト層１３，２３が溶融する結果、
パッド４上にＢＧＡ６がはんだ付けされ、かつパッド５
上にチップ抵抗７等がはんだ付けされる。この後、必要
に応じてバック面Ｓ2 への部品実装を行うことにより、
図７に示す電子部品搭載基板１が完成する。

【００３７】従って、本実施形態によれば以下のような
効果を得ることができる。 （１）本実施形態のペースト層形成方法では、厚さの異
なる２枚のメタルマスク１１，２１を、得ようとするは
んだペースト層１３，２３の厚さ毎に用意しておき、そ
れらを用いてはんだペーストＰ1 をフロント面Ｓ1 に対
して２段階で印刷している。ここで、形成されるはんだ
ペースト層１３，２３の厚さは、開口部１２，２２の深
さ、別の言い方をするとメタルマスク１１，２１の厚さ
Ｔ1 ，Ｔ2 に依存する。そのため、厚さの異なる２枚の
メタルマスク１１，２１を用いた２段階印刷によれば、
プリント配線板２の同一面内に異なる厚さのはんだペー
スト層１３，２３を効率よく形成することができる。

【００３８】また、本実施形態の方法は印刷を利用した
方法であるので、狭ピッチかつ小面積の部位についての
ペースト層形成に好適である。つまり、多端子部品用パ
ッド４上の正確な位置に、正確な厚さで第１のはんだペ
ースト層１３を形成することができる。

【００３９】（２）本実施形態におけるはんだペースト
Ｐ1 の多段階印刷は、先に用いたメタルマスク１１より
も厚いメタルマスク２１を用いるようにして順次行われ
る。従って、相対的に薄いはんだペースト層１３から順
に、相対的に厚いはんだペースト層２３が形成される。
ゆえに、これを逆にして行った場合に比べて、既印刷部
位である第１のはんだペースト層１３が、後に行われる
印刷の際に邪魔になりにくい。このため、はんだペース
トＰ1 の多段階印刷を比較的容易に行うことができる。

【００４０】（３）本実施形態では、第１回目のペース
ト印刷以降の印刷にて用いられるもの、即ち第２回目の
ペースト印刷工程にて用いられる第２のメタルマスク２
１の裏面側に、既印刷部位に対応したハーフエッチ凹部
２４を設けている。このため、第２回目のペースト印刷
工程の際に、第１のはんだペースト層１３が同メタルマ
スク２１に付着したり潰されたりする等の心配がない。
従って、印刷時に既印刷部位が全く邪魔にならなくな
り、はんだペーストＰ1 の多段階印刷を容易に行うこと
ができる。

【００４１】（４）本実施形態においては、上記のペー
スト層形成工程を実施した後、上記の仮固定工程を行
い、この状態で一括リフローソルダリングを行うことに
より、電子部品搭載基板１を製造している。このため、
印刷により一律に同じ厚さのはんだペースト層を形成す
る従来法とは異なり、個々の電子部品の実装に適したは
んだペースト層１３，２３の厚さを設定することができ
る。よって、はんだ量の過不足を解消することができ
る。

【００４２】従って、多端子部品用パッド４におけるは
んだ量過多が防止される。ゆえに、それ起因するはんだ
ブリッジの発生が未然に回避され、結果として歩留まり
率が向上する。また、少端子部品用パッド５におけるは
んだ量不足が防止される。ゆえに、それに起因するチッ
プ抵抗７等の接続不良が回避され、結果として信頼性が
向上する。

【００４３】しかも、バンプ６ａや端子７ａを仮固定し
た状態で一括リフローソルダリングを行うこの方法であ
ると、別個に加熱・溶融を行う従来法に比べ、簡単にか
つ効率よく混在実装を行うことができる。従って、生産
性も確実に向上し、かつ低コスト化の観点からも有利と
なる。

【００４４】なお、本発明の実施形態は以下のように変
更してもよい。 ・ 実施形態のような２段階印刷のみに限定されること
はなく、必要に応じて３段階以上（3,4,5,6,…）の多段
階印刷を行うことが許容される。

【００４５】・ 基材としてのプリント配線板２は樹脂
製でなくてもよく、金属製またはセラミックス製等であ
っても構わない。また、同プリント配線板２は両面板で
なくてもよく、片面板や多層板でもよい。

【００４６】・ 第１のメタルマスク１１における矩形
状の開口部１２を省略する代わりに、例えば一文字印刷
用の細長いスリット状の開口部を４つのパッド列に対応
させて形成してもよい。

【００４７】・ ハーフエッチ以外の手法、例えば表面
研削等といった手法により凹部２４を形成することも可
能である。 ・ はんだペースト層１３，２３が形成される部位は、
パッド４，５のみに限定されることはなく、例えばスル
ーホール３のランド等でも構わない。また、これらのよ
うな導体層上のみならず、プリント配線板２のような基
材（即ち非導体層上）に対して直かに形成されてもよ
い。

【００４８】・ 実施形態では共晶はんだ粒を含むはん
だペーストＰ1 を１種のみ用いて２段階印刷を行ってい
た。しかし、はんだペーストＰ1 として、共晶はんだと
はＰｂ／Ｓｎの組成比の異なるはんだ粒を含むもの（即
ち融点の異なるもの）を用いたり、あるいはＰｂ／Ｓｎ
系以外のはんだ粒を含むものを用いたりしてもよい。な
お、Ｐｂ／Ｓｎ系のはんだ以外のものとしては、Ａｕ系
のはんだやＩｎ系のはんだなどが挙げられる。

【００４９】さらに、多段階印刷を行う場合には、毎回
の印刷時に同一のはんだペーストＰ1 を使用することは
必ずしも必須ではなく、複数種のものを準備しておき一
回毎に異なるはんだペーストＰ1 を使用しても勿論よ
い。

【００５０】・ さらに前記ペーストははんだペースト
Ｐ1 のみに限定されることはなく、それ以外の導電性金
属、例えばタングステン、炭化タングステン等を含むペ
ーストでもよい。このようなタングステンペーストを選
択して本発明のペースト層形成を行うことは、例えばセ
ラミックス基板への導体パターンの形成において有利で
ある。かかる場合には、セラミックス基板における同一
面内に、厚さの異なる導電ペースト層（例えば相対的に
薄い配線パターンと、相対的に厚くされるべきグランド
パターンや放熱パターン）を効率よく正確に形成するこ
とができる。ゆえに、セラミックスパッケージ等の製造
にあたって極めて好都合となる。

【００５１】・ 実施形態では狭ピッチかつ小面積の部
位（即ち多端子部品用パッド４）に薄いはんだペースト
層１３を形成し、広ピッチかつ大面積の部位（即ち少端
子用部品パッド５）に厚いはんだペースト層２３を形成
していた。必要に応じて、この関係を逆にして多段階印
刷を実施してもよい。

【００５２】・ 多端子部品搭載領域Ｒ1 は、プリント
配線板２の同一面内における複数の領域に存在していて
もよい。 ・ ＢＧＡ６以外の半導体パッケージ、例えばＱＦＰ(Q
uad Flat Gull-Wing Leaded Package)，ＱＦＬ(Quad Fl
at L-Leaded Package)，ＱＴＣＰ(Quad Tape Carrier P
ackage) ，表面実装型のＰＧＡ(Pin Grid Array)，ＬＧ
Ａ(Land Grid Array) ，ＣＳＰ(Chip size Package)な
どを、多端子部品搭載領域Ｒ1 への実装対象としてもよ
い。なお、半導体パッケージ以外の多端子部品として、
例えばベアチップが実装対象として選択されることもで
きる。

【００５３】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想をその効果とともに以下に列挙する。 （１） 請求項１乃至４のいずれか１つにおいて、前記
ペーストははんだペーストであり、前記はんだペースト
は前記基材に形成された導体層上に印刷されること。

【００５４】（２） 請求項１乃至４のいずれか１つに
おいて、前記ペーストは導電性金属を含むペーストであ
り、前記導電性金属を含むペーストは前記基材上に直か
に印刷されること。

【００５５】

【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、基材における同一面内にペーストを
用いて厚さの異なるペースト層を効率よく正確に形成す
ることができるペースト層形成方法を提供することがで
きる。

【００５６】請求項２に記載の発明によれば、ペースト
の多段階印刷を比較的容易に行うことができるため、厚
さの異なるペースト層の形成をより効率よく正確に行う
ことができる。

【００５７】請求項３に記載の発明によれば、ペースト
の多段階印刷を容易に行うことができるため、厚さの異
なるペースト層の形成をいっそう効率よく正確に行うこ
とができる。

【００５８】請求項４に記載の発明によれば、上記の優
れたペースト層形成方法を利用していることから、生産
性、信頼性、歩留まり率に優れた電子部品搭載基板の製
造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明を具体化した一実施形態において、はん
だペースト印刷前のプリント配線板を示す平面図。

【図２】はんだペースト印刷前のプリント配線板を示す
要部拡大概略断面図。

【図３】第１のメタルマスクを用いた第１回目のペース
ト印刷工程の際のプリント配線板を示す要部拡大概略断
面図。

【図４】第１回目の印刷工程を経たプリント配線板を示
す要部拡大概略断面図。

【図５】第２のメタルマスクを用いた第２回目のペース
ト印刷工程の際のプリント配線板を示す要部拡大概略断
面図。

【図６】第２回目の印刷工程を経たプリント配線板を示
す要部拡大概略断面図。

【図７】リフローソルダリングを経て製造された電子部
品搭載基板を示す要部拡大概略断面図。

【符号の説明】

１…電子部品搭載基板、２…基材としてのプリント配線
板、６…電子部品としてのＢＧＡ、６ａ…端子としての
バンプ、７…電子部品としてのチップ抵抗、７ａ…端
子、１１，２１…マスクとしてのメタルマスク、１３，
２３…ペースト層としてのはんだペースト層、２４…凹
部としてのハーフエッチ凹部、Ｓ1 …被印刷面としての
フロント面、Ｐ1 …ペーストとしてのはんだペースト。

Claims (4)

【特許請求の範囲】
1. 【請求項１】基材における同一面内にペーストを用いて
   厚さの異なるペースト層を形成する方法において、厚さ
   の異なる複数枚のマスクを、得ようとするペースト層の
   厚さ毎に用意しておき、それらを用いて前記ペーストを
   前記基材の被印刷面に対して多段階的に印刷することを
   特徴とするペースト層形成方法。
2. 【請求項２】前記ペーストの多段階印刷は、先に用いた
   マスクよりも厚いマスクを用いるようにして順次行われ
   ることを特徴とする請求項１に記載のペースト層形成方
   法。
3. 【請求項３】前記複数枚のマスクのうち第１回目の印刷
   以降の印刷にて用いられるものの裏面側には、既印刷部
   位に対応して凹部が設けられていることを特徴とする請
   求項２に記載のペースト層形成方法。
4. 【請求項４】請求項１乃至３のいずれか１項に記載の方
   法によって厚さの異なるはんだペースト層を形成し、次
   いで前記はんだペースト層に電子部品の端子を仮固定し
   た状態で一括リフローソルダリングを行うことを特徴と
   した電子部品搭載基板の製造方法。