JP4105524B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4105524B2
JP4105524B2 JP2002308668A JP2002308668A JP4105524B2 JP 4105524 B2 JP4105524 B2 JP 4105524B2 JP 2002308668 A JP2002308668 A JP 2002308668A JP 2002308668 A JP2002308668 A JP 2002308668A JP 4105524 B2 JP4105524 B2 JP 4105524B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
protection circuit
circuit
input
functional module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002308668A
Other languages
English (en)
Other versions
JP2004146524A5 (ja
JP2004146524A (ja
Inventor
誠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002308668A priority Critical patent/JP4105524B2/ja
Priority to US10/693,132 priority patent/US6838775B2/en
Publication of JP2004146524A publication Critical patent/JP2004146524A/ja
Publication of JP2004146524A5 publication Critical patent/JP2004146524A5/ja
Application granted granted Critical
Publication of JP4105524B2 publication Critical patent/JP4105524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

【０００１】
【発明の属する技術分野】
この発明は、静電気放電（electrostatic discharge；以下ＥＳＤと記す）による破壊から回路を保護するためのＥＳＤ保護回路を備えた半導体装置に関し、特に２次元エリア状に配置されたバンプを用いて接続を行う半導体装置に関するものである。
【０００２】
【従来の技術】
以下に、従来のＥＳＤ保護回路を備えた半導体装置について説明する。
【０００３】
図７は、ボンディングワイヤで外部との接続を行う半導体装置（シリコンチップ）の平面図である。
【０００４】
ボンディングワイヤでシリコンチップとの接続を行う場合は、通常、図７に示すように、シリコンチップ１０１の外周近傍に設けられた入出力パッド１０２へワイヤ１０３をボンディングする。この入出力パッド１０２は、入出力回路１０４を介してシリコンチップ中央側に形成された機能モジュール１０５に接続されている。なお、図７は入出力パッド１０２形成面側から見た図である。
【０００５】
前記入出力回路１０４は、ＥＳＤ保護回路を含む入出力バッファ、またはＥＳＤ保護回路を含む電源入力回路から構成されている。機能モジュール１０５は、所定の機能を有する回路であり、例えばＤＲＡＭやその他のメモリ、あるいはアナログＩＰ（Analog Intellectual Property）などから構成された回路である。ボンディングワイヤ１０３から信号または電源電圧が入力された際には、入出力回路１０４に組み込まれているＥＳＤ保護回路が機能し、ＥＳＤから機能モジュール１０５を保護する仕組みになっている。
【０００６】
図８は、バンプにて半導体チップとパッケージ基板との接続を行うフリップチップパッケージの断面図である。図９は、前記フリップフロップパッケージにおけるシリコンチップの平面図であり、バンプ形成面側から見た図である。
【０００７】
図８に示すように、シリコンチップ１１１はパッケージ基板１１２上にバンプ１１３により接続されている。シリコンチップ１１１は、バンプ１１３、パッケージ基板に形成された配線層、スルーホールなどによりボール１１４に接続されている。さらに、パッケージ基板１１２上のシリコンチップ１１１は、キャップ材１１５にて覆われている。
【０００８】
また、図９に示すように、フリップフロップパッケージにおけるシリコンチップ１１１では、シリコンチップ１１１の一方の面全体にバンプ１１３（１１３Ａ、１１３Ｂを含む）が２次元に配置されている。さらに、シリコンチップ１１１の外周近傍には、入出力回路１１６が形成されており、この入出力回路１１６の内側には所定の機能を有する回路（以下、機能モジュールと記す）１１７が形成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図８に示したフリップチップパッケージのように、ボンディングワイヤではなく、ハンダなどのバンプにてシリコンチップ１１１とパッケージ基板１１２を接続するような場合、以下のような問題が生じる。
【００１０】
フリップチップパッケージでは、シリコンチップ１１１の外周近傍にバンプ１１３Ａが配置されるだけでなく、入出力回路１１６より内側でかつ入出力回路１１６から離れた位置にもバンプ１１３Ｂが配置される。このため、バンプ１１３Ｂに入力された信号を、入出力回路１１６に設けられたＥＳＤ保護回路を介して、シリコンチップ１１１の中央部付近に配置された機能モジュール１１７に入力することができない場合がある。
【００１１】
特に、機能モジュールとして、ＤＲＡＭやその他のメモリ、アナログＩＰ（Analog Intellectual Property）などを混載し、これらがそれぞれ独立した専用電源を持つような半導体チップでは、専用電源がＥＳＤ保護回路を介さずに入力された場合、ＥＳＤに対する耐性が弱くなるという問題がある。
【００１２】
そこでこの発明は、前記課題に鑑みてなされたものであり、半導体チップの外周近傍の入出力回路から距離的に離れた場所に入力用バンプが配置されていても、ＥＳＤに対する耐性を確保することができる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、この発明に係る半導体基板は、半導体チップの外周近傍に形成された入出力回路と、前記半導体チップの前記入出力回路より中央側に形成された機能モジュールと、前記半導体チップの一方の主面上に配置されたバンプと、前記バンプにより前記半導体チップと接続されたパッケージ基板と、前記パッケージ基板の前記半導体チップが接続された面側に形成され、静電気放電による破壊から後段の回路を保護する第１の静電気放電保護回路と、前記パッケージ基板の前記半導体チップが接続された面に対向する面上に配置され、前記第１の静電気放電保護回路を介して前記半導体チップの前記機能モジュールに接続された外部接続用端子と、前記入出力回路内に形成され、前記第１の静電気放電保護回路の保護対象とは異なる回路を静電気放電による破壊から保護する第２の静電気放電保護回路と、を具備することを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１５】
［第１の実施の形態］
まず、この発明の第１の実施の形態の半導体装置について説明する。
【００１６】
図１は、第１の実施の形態のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図である。
【００１７】
図１に示すように、半導体チップ１１の第１主面上には、バンプ１２が２次元に配置されている。半導体チップ１１の外周近傍には入出力回路１３が形成されている。この入出力回路１３は、ＥＳＤ保護回路を含む入出力バッファ、またはＥＳＤ保護回路を含む電源入力回路から構成されている。ＥＳＤ保護回路は、保護対象回路の前段に接続され、ＥＳＤから保護対象回路を保護する回路であり、言い換えると、静電気放電による破壊から後段の回路を保護する。バンプ１２は、例えばハンダ、Ａｕなどから形成されている。なお、図１はバンプ１２形成面側から見た図である。
【００１８】
さらに、入出力回路１３より内側、すなわち半導体チップ１１の中央部近傍の領域には、機能モジュール１４が形成されている。機能モジュール１４内には、ＥＳＤ保護回路１５が形成されている。ＥＳＤ保護回路１５は、前述と同様に、保護対象回路の前段に接続され、ＥＳＤから保護対象回路を保護する回路であり、言い換えると、静電気放電による破壊から後段の回路を保護する。このＥＳＤ保護回路１５は、例えばキャパシタなどから構成されている。機能モジュール１４は、所定の機能を有する回路であり、例えばＤＲＡＭやその他のメモリ、あるいはアナログＩＰ（Analog Intellectual Property）などから構成された回路である。
【００１９】
前記第１主面上に配列されたバンプ１２のうち、機能モジュール１４に接続されるバンプ１２Ａは、機能モジュール１４に近接する領域に配置されている。そして、バンプ１２Ａは、半導体チップ１１内の配線層１６Ａにより、機能モジュール１４内のＥＳＤ保護回路１５を介して、機能モジュール１４に接続されている。これにより、バンプ１２Ａから入力された電源電圧（あるいは信号）を、機能モジュール１４に内蔵されたＥＳＤ保護回路１５を介して機能モジュール１４に入力する。
【００２０】
このような構成を有する半導体装置では、機能モジュール１４近傍のバンプ１２Ａから、機能モジュール１４内に設けられたＥＳＤ保護回路１５を介して機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。さらに、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いず、機能モジュール１４内のＥＳＤ保護回路１５を用いることにより、配線効率の悪化を防ぐことができる。
【００２１】
次に、この発明の第１の実施の形態の変形例の半導体装置について説明する。この変形例の半導体装置では、機能モジュールに接続されるバンプが、機能モジュールが形成された領域内の第１主面上に配置されている。前記バンプは、機能モジュール内のＥＳＤ保護回路を介して、機能モジュールに接続されている。その他の構成は、前記第１の実施の形態と同様である。
【００２２】
図２は、第１の実施の形態の変形例のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図であり、バンプ１２形成面側から見た図である。
【００２３】
図２に示す半導体装置は、図１に示した半導体装置と同様に、以下のような構成を有している。半導体チップ１１の第１主面上には、バンプ１２が２次元に配置されている。半導体チップ１１の外周近傍には入出力回路１３が形成されている。
【００２４】
さらに、入出力回路１３より内側、すなわち半導体チップ１１の中央部近傍の領域には、機能モジュール１４が形成されている。機能モジュール１４内には、ＥＳＤ保護回路１５が形成されている。
【００２５】
前記第１主面上に配列されたバンプ１２のうち、機能モジュール１４に接続されるバンプ１２Ｂは、半導体チップ１１の第１主面上における、機能モジュール１４が形成された領域内に配置されている。そして、バンプ１２Ｂは、半導体チップ１１内の配線層１６Ｂにより、機能モジュール１４内のＥＳＤ保護回路１５を介して、機能モジュール１４に接続されている。これにより、バンプ１２Ｂから入力された電源電圧（あるいは信号）を、機能モジュール１４に内蔵されたＥＳＤ保護回路１５を介して機能モジュール１４に入力する。
【００２６】
このような構成を有する半導体装置では、機能モジュール１４が形成された領域上のバンプ１２Ｂから、機能モジュール１４内に設けられたＥＳＤ保護回路１５を介して機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。さらに、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いず、機能モジュール１４内のＥＳＤ保護回路１５を用いることにより、配線効率の悪化を防ぐことができる。
【００２７】
［第２の実施の形態］
次に、この発明の第２の実施の形態の半導体装置について説明する。この第２の実施の形態では、機能モジュールの近傍にＥＳＤ保護回路が配置され、機能モジュールに接続されるバンプもこの機能モジュールの近傍に存在する場合を述べる。
【００２８】
図３は、第２の実施の形態のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図である。
【００２９】
図３に示す半導体装置は、図１に示した半導体装置と同様に、以下のような構成を有している。半導体チップ１１の第１主面上には、バンプ１２が２次元に配置されている。半導体チップ１１の外周近傍には入出力回路１３が形成されている。なお、図３はバンプ１２形成面側から見た図である。
【００３０】
さらに、入出力回路１３より内側、すなわち半導体チップ１１の中央部近傍の領域には、機能モジュール１４が形成されている。機能モジュール１４に近接する領域には、ＥＳＤ保護回路１５が形成されている。
【００３１】
前記第１主面上に配列されたバンプ１２のうち、機能モジュール１４に接続されるバンプ１２Ｃは、半導体チップ１１の第１主面上における、機能モジュール１４に近接する領域に配置されている。そして、バンプ１２Ｃは、半導体チップ１１内の配線層１６Ｃにより、機能モジュール１４近傍のＥＳＤ保護回路１５を介して、機能モジュール１４に接続されている。これにより、バンプ１２Ｃから入力された電源電圧（あるいは信号）を、機能モジュール１４近傍のＥＳＤ保護回路１５を介して機能モジュール１４に入力する。
【００３２】
このような構成を有する半導体装置では、機能モジュール１４近傍のバンプ１２Ｃから、機能モジュール１４に近接して設けられたＥＳＤ保護回路１５を介して機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。さらに、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いず、機能モジュール１４近傍のＥＳＤ保護回路１５を用いることにより、配線効率の悪化を防ぐことができる。
【００３３】
［第３の実施の形態］
次に、この発明の第３の実施の形態の半導体装置について説明する。この第３の実施の形態では、パッケージ基板上に半導体チップをフリップチップにより接続したフリップチップパッケージについて述べる。
【００３４】
図４（ａ）は、第３の実施の形態のフリップチップパッケージの構成を示す断面図である。
【００３５】
図４（ａ）に示すように、半導体チップ１１はパッケージ基板１７の第１主面上にバンプ１２により接続されている。この半導体チップ１１は、図３に示した半導体チップにおいて、ＥＳＤ保護回路１５が削除された構成を有している。半導体チップ１１に近接するパッケージ基板１７の第１主面上には、ＥＳＤ保護回路１５が形成されている。パッケージ基板１７における、第１主面に対向する第２主面上には、ボール１８が配列されている。パッケージ基板１７の第１主面上には、半導体チップ１１及びＥＳＤ保護回路１５を保護するために、これらを覆うキャップ材１９が形成されている。ボール１８はハンダなどから形成され、キャップ材１９はモールドあるいは金属などから形成されている。
【００３６】
図４（ｂ）は、図４（ａ）におけるＥＳＤ保護回路１５と、半導体チップ１１及びパッケージ基板１７の一部を含む断面の拡大図である。パッケージ基板１７は、多数の配線層１７Ａ、多数の絶縁層１７Ｂが積層された積層基板からなる。さらに、パッケージ基板１７内には、配線層１７Ａ間を接続するスルーホール１７Ｃが形成されている。
【００３７】
外部に接続されるボール１８は、パッケージ基板１７内の配線層１７Ａ及びスルーホール１７Ｃを介してＥＳＤ保護回路１５に接続されている。ＥＳＤ保護回路１５は、パッケージ基板１７内の配線層１７Ａを介してバンプ１２に接続され、このバンプ１２は半導体チップ１１内に形成された機能モジュール１４に接続されている。
【００３８】
このような構成を有する半導体装置では、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いることなく、パッケージ基板１７の第１主面上の半導体チップ１１近傍にＥＳＤ保護回路１５を設け、ボール１８から半導体チップ１１近傍のＥＳＤ保護回路１５を介して、半導体チップ１１内の機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。
【００３９】
次に、この発明の第３の実施の形態の第１変形例の半導体装置について説明する。この第１変形例は、ＥＳＤ保護回路１５をパッケージ基板１７のボール形成面に設けたものであり、その他の構成は前記第３の実施の形態と同様である。
【００４０】
図５は、第３の実施の形態の第１変形例のフリップチップパッケージにおけるＥＳＤ保護回路１５と、半導体チップ１１及びパッケージ基板１７の一部を含む断面の拡大図である。
【００４１】
ＥＳＤ保護回路１５は、パッケージ基板１７の半導体チップ１１がフリップチップ接続される第１主面と対向する第２主面（ボール１８の形成面）上に形成されている。外部に接続されるボール１８は、パッケージ基板１７内の配線層１７Ａを介して、ボール形成面上のＥＳＤ保護回路１５に接続されている。ＥＳＤ保護回路１５は、パッケージ基板１７内の配線層１７Ａ及びスルーホール１７Ｃを介してバンプ１２に接続される。さらに、このバンプ１２は半導体チップ１１内に形成された機能モジュール１４に接続されている。
【００４２】
このような構成を有する半導体装置では、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いることなく、外部端子接続用のボール形成面にＥＳＤ保護回路１５を設け、ボール１８からボール形成面上のＥＳＤ保護回路１５を介して、半導体チップ１１内の機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。
【００４３】
次に、この発明の第３の実施の形態の第２変形例の半導体装置について説明する。この第２変形例は、ＥＳＤ保護回路１５をパッケージ基板１７の内部に設けたものであり、その他の構成は前記第３の実施の形態と同様である。
【００４４】
図６は、第３の実施の形態の第２変形例のフリップチップパッケージにおけるＥＳＤ保護回路１５と、半導体チップ１１及びパッケージ基板１７の一部を含む断面の拡大図である。
【００４５】
ＥＳＤ保護回路１５は、パッケージ基板１７内部の積層された複数の絶縁層１７Ｂ内に形成されている。外部に接続されるボール１８は、パッケージ基板１７内の配線層１７Ａを介して、絶縁層１７Ｂ内のＥＳＤ保護回路１５に接続されている。ＥＳＤ保護回路１５は、パッケージ基板１７内の配線層１７Ａを介してバンプ１２に接続される。さらに、このバンプ１２は半導体チップ１１内に形成された機能モジュール１４に接続されている。
【００４６】
このような構成を有する半導体装置では、半導体チップ１１の外周近傍に配置された入出力回路１３内のＥＳＤ保護回路を用いることなく、パッケージ基板１７内部にＥＳＤ保護回路１５を設け、ボール１８からパッケージ基板１７内部のＥＳＤ保護回路１５を介して、半導体チップ１１内の機能モジュール１４に電源電圧あるいは信号の入力を行うことにより、機能モジュール１４のＥＳＤに対する耐性を向上させることができる。
【００４７】
また、前述した各実施の形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施の形態には種々の段階の発明が含まれており、各実施の形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【００４８】
【発明の効果】
以上述べたようにこの発明によれば、半導体チップの外周近傍の入出力回路から距離的に離れた場所に入力用バンプが配置されていても、ＥＳＤに対する耐性を確保できる半導体装置を提供することが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図である。
【図２】前記第１の実施の形態の変形例のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図である。
【図３】この発明の第２の実施の形態のＥＳＤ保護回路を備えた半導体装置の構成を示す平面図である。
【図４】（ａ）はこの発明の第３の実施の形態のフリップチップパッケージの構成を示す断面図であり、（ｂ）は前記フリップチップパッケージにおけるＥＳＤ保護回路と、半導体チップ及びパッケージ基板の一部を含む断面の拡大図である。
【図５】前記第３の実施の形態の第１変形例のフリップチップパッケージにおけるＥＳＤ保護回路と、半導体チップ及びパッケージ基板の一部を含む断面の拡大図である。
【図６】前記第３の実施の形態の第２変形例のフリップチップパッケージにおけるＥＳＤ保護回路と、半導体チップ及びパッケージ基板の一部を含む断面の拡大図である。
【図７】従来のボンディングワイヤで外部との接続を行う半導体装置の平面図である。
【図８】従来のバンプにて半導体チップとパッケージ基板との接続を行うフリップチップパッケージの断面図である。
【図９】前記フリップフロップパッケージにおけるシリコンチップの平面図である。
【符号の説明】
１１…半導体チップ
１２、１２Ａ、１２Ｂ、１２Ｃ…バンプ
１３…入出力回路
１４…機能モジュール
１５…ＥＳＤ保護回路
１６Ａ、１６Ｂ、１６Ｃ…配線層
１７…パッケージ基板
１７Ａ…配線層
１７Ｂ…絶縁層
１７Ｃ…スルーホール
１８…ボール
１９…キャップ材

Claims (3)

  1. 半導体チップの外周近傍に形成された入出力回路と、
    前記半導体チップの前記入出力回路より中央側に形成された機能モジュールと、
    前記半導体チップの一方の主面上に配置されたバンプと、
    前記バンプにより前記半導体チップと接続されたパッケージ基板と、
    前記パッケージ基板の前記半導体チップが接続された面側に形成され、静電気放電による破壊から後段の回路を保護する第１の静電気放電保護回路と、
    前記パッケージ基板の前記半導体チップが接続された面に対向する面上に配置され、前記第１の静電気放電保護回路を介して前記半導体チップの前記機能モジュールに接続された外部接続用端子と、
    前記入出力回路内に形成され、前記第１の静電気放電保護回路の保護対象とは異なる回路を静電気放電による破壊から保護する第２の静電気放電保護回路と、
    を具備することを特徴とする半導体装置。
  2. 半導体チップの外周近傍に形成された入出力回路と、
    前記半導体チップの前記入出力回路より中央側に形成された機能モジュールと、
    前記半導体チップの一方の主面上に配置されたバンプと、
    前記バンプにより前記半導体チップと接続されたパッケージ基板と、
    前記パッケージ基板の前記半導体チップが接続された面に対向する面側に形成され、静電気放電による破壊から後段の回路を保護する第１の静電気放電保護回路と、
    前記パッケージ基板の前記半導体チップが接続された面に対向する面上に配置され、前記第１の静電気放電保護回路を介して前記半導体チップの前記機能モジュールに接続された外部接続用端子と、
    前記入出力回路内に形成され、前記第１の静電気放電保護回路の保護対象とは異なる回路を静電気放電による破壊から保護する第２の静電気放電保護回路と、
    を具備することを特徴とする半導体装置。
  3. 半導体チップの外周近傍に形成された入出力回路と、
    前記半導体チップの前記入出力回路より中央側に形成された機能モジュールと、
    前記半導体チップの一方の主面上に配置されたバンプと、
    前記バンプにより前記半導体チップと接続されたパッケージ基板と、
    前記パッケージ基板の内部に形成され、静電気放電による破壊から後段の回路を保護する第１の静電気放電保護回路と、
    前記パッケージ基板の前記半導体チップが接続された面に対向する面上に配置され、前記第１の静電気放電保護回路を介して前記半導体チップの前記機能モジュールに接続された外部接続用端子と、
    前記入出力回路内に形成され、前記第１の静電気放電保護回路の保護対象とは異なる回路を静電気放電による破壊から保護する第２の静電気放電保護回路と、
    を具備することを特徴とする半導体装置。
JP2002308668A 2002-10-23 2002-10-23 半導体装置 Expired - Fee Related JP4105524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002308668A JP4105524B2 (ja) 2002-10-23 2002-10-23 半導体装置
US10/693,132 US6838775B2 (en) 2002-10-23 2003-10-23 Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308668A JP4105524B2 (ja) 2002-10-23 2002-10-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2004146524A JP2004146524A (ja) 2004-05-20
JP2004146524A5 JP2004146524A5 (ja) 2005-04-07
JP4105524B2 true JP4105524B2 (ja) 2008-06-25

Family

ID=32454749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308668A Expired - Fee Related JP4105524B2 (ja) 2002-10-23 2002-10-23 半導体装置

Country Status (2)

Country Link
US (1) US6838775B2 (ja)
JP (1) JP4105524B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001271707A1 (en) * 2000-06-29 2002-01-14 Ching-Yi Lin Phone appliance with display screen and methods of using the same
JP4343082B2 (ja) * 2003-12-25 2009-10-14 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US7459772B2 (en) * 2004-09-29 2008-12-02 Actel Corporation Face-to-face bonded I/O circuit die and functional logic circuit die system
US7742265B2 (en) 2005-06-06 2010-06-22 Standard Microsystems Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP2008060196A (ja) 2006-08-30 2008-03-13 Oki Electric Ind Co Ltd 半導体装置及びその設計方法
US7564665B2 (en) * 2007-01-10 2009-07-21 Standard Microsystems Corporation Pad ESD spreading technique
CN102124561A (zh) * 2008-03-22 2011-07-13 Nxp股份有限公司 焊料隆起集成电路的esd网络
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
KR101473300B1 (ko) * 2008-08-21 2014-12-26 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US8373953B2 (en) * 2008-12-29 2013-02-12 Freescale Semiconductor, Inc. Distribution of electrostatic discharge (ESD) circuitry within an integrated circuit
US7907003B2 (en) * 2009-01-14 2011-03-15 Standard Microsystems Corporation Method for improving power-supply rejection
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
CN102598260B (zh) * 2009-11-02 2015-05-06 株式会社村田制作所 电子元器件设备与封装基板
US11424239B2 (en) * 2019-12-21 2022-08-23 Intel Corporation Diodes for package substrate electrostatic discharge (ESD) protection
US11264373B2 (en) * 2019-12-21 2022-03-01 Intel Corporation Die backend diodes for electrostatic discharge (ESD) protection
CN112616240A (zh) * 2020-12-08 2021-04-06 海光信息技术股份有限公司 芯片基板及主板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6198136B1 (en) 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US5717229A (en) * 1996-03-26 1998-02-10 Intel Corporation Method and apparatus for routing a clock tree in an integrated circuit package
US6046901A (en) * 1998-05-04 2000-04-04 Motorola, Inc. Support structure, electronic assembly
JP2000164807A (ja) 1998-11-25 2000-06-16 Matsushita Electric Ind Co Ltd 半導体装置
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US7067914B2 (en) * 2001-11-09 2006-06-27 International Business Machines Corporation Dual chip stack method for electro-static discharge protection of integrated circuits

Also Published As

Publication number Publication date
US6838775B2 (en) 2005-01-04
US20040119159A1 (en) 2004-06-24
JP2004146524A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4105524B2 (ja) 半導体装置
JP4615189B2 (ja) 半導体装置およびインターポーザチップ
JP3657246B2 (ja) 半導体装置
JP5801531B2 (ja) 半導体パッケージ及びその製造方法
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US6768190B2 (en) Stack type flip-chip package
JP3418134B2 (ja) チップ・オン・チップ構造の半導体装置
US7777350B2 (en) Semiconductor stack package having wiring extension part which has hole for wiring
JP5617980B2 (ja) Ｅｓｄ保護デバイス
KR100480437B1 (ko) 반도체 칩 패키지 적층 모듈
US7498674B2 (en) Semiconductor module having a coupling substrate, and methods for its production
JP2002110898A (ja) 半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2010129958A (ja) 半導体装置及び半導体装置の製造方法
JP4776861B2 (ja) 半導体装置
JP4682622B2 (ja) 半導体装置
JPH08236706A (ja) 半導体集積回路素子およびその素子を組み込んだ半導体装置
JP4813786B2 (ja) 集積回路および集積回路アセンブリ
JP5000130B2 (ja) 半導体チップ
JP3838907B2 (ja) 半導体装置
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
TWI841184B (zh) 半導體封裝及其製造方法
JP2007180587A (ja) 半導体装置
JP2007214582A (ja) 半導体装置およびインターポーザチップ
JP5299410B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees