JP4299296B2 - 外部電極形成方法 - Google Patents

外部電極形成方法 Download PDF

Info

Publication number
JP4299296B2
JP4299296B2 JP2005361847A JP2005361847A JP4299296B2 JP 4299296 B2 JP4299296 B2 JP 4299296B2 JP 2005361847 A JP2005361847 A JP 2005361847A JP 2005361847 A JP2005361847 A JP 2005361847A JP 4299296 B2 JP4299296 B2 JP 4299296B2
Authority
JP
Japan
Prior art keywords
electrode
forming
external electrode
electrode portion
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005361847A
Other languages
English (en)
Other versions
JP2007165705A (ja
Inventor
晃 小野寺
哲 栗本
洋司 戸沢
史朗 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005361847A priority Critical patent/JP4299296B2/ja
Priority to KR1020060124644A priority patent/KR100810459B1/ko
Priority to US11/636,622 priority patent/US7803421B2/en
Priority to CN2006101694621A priority patent/CN1983481B/zh
Publication of JP2007165705A publication Critical patent/JP2007165705A/ja
Application granted granted Critical
Publication of JP4299296B2 publication Critical patent/JP4299296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Description

本発明は、電子部品の外部電極形成方法に関する。
電子部品の外部電極を形成する方法の一つとして、下記特許文献１に記載の方法がある。この方法は、電子部品となる素子であるチップの端面及びその端面と隣り合う側面に外部電極を形成するものである。より具体的には、チップの側面に対向する位置に櫛状プレートのフィンガーと呼ばれる連続突起部分を配置し、そのフィンガーの先端には外部電極を形成するための導体ペーストを塗布する。続いて、フィンガーをチップに当接させると共に、フィンガーをチップの伸びる方向と交わる方向に摺動させ、導体ペーストをチップにこすり付けることで外部電極を形成する。
米国特許第５，７５３，２９９号公報
上述のように導体ペーストをチップの端面にこすり付けて外部電極を形成する場合には、側面に形成される外部電極は導体ペーストの垂れ下がりによって形成される。より具体的には、端面と側面とで形成される稜線でそぎ落とされた導体ペーストがチップの側面を伝って流れることで側面における外部電極が形成される。そのため、チップの側面に形成される外部電極の形状は、導体ペーストの粘度等に左右されることになる。しかしながら導体ペーストの粘度を自在にコントロールすることは困難であるから、チップの側面における外部電極の稜線から離れる方向における長さを導体ペーストの粘度調整によってコントロールすることは困難である。
そこで本発明者らは様々な観点から、導体ペーストの粘度調整によらない方法で、外部電極の長さをコントロールすることについて検討を行った。その検討の最初のステップで本発明者らは、チップの端面と側面とで形成される稜線でそぎ落とされる導体ペーストの量を調整することで外部電極の長さをコントロールできないか検討した。ところが、導体ペーストの量を増やすと、チップの側面における外部電極は端面に沿って稜線から離れる方向への延びも増えるけれども、必然的に稜線に沿った方向への延びも増えることを本発明者らは見出した。この知見によれば、隣接する外部電極間の距離が十分に取れず、電極間ショートの懼れがあることが分る。
検討の次のステップで本発明者らは、隣接する外部電極間の距離を確保するために導体ペーストの量を減らせば垂れ下がる量も減ることから、外部電極の稜線から離れる方向への延びは制限され、十分に外部電極の面積が確保されない懼れがあることを見出した。更に検討を重ねた結果、このように導体ペーストを稜線でそぎ落として外部電極を形成する場合には、側面における外部電極の状態は導体ペーストの垂れ下がり方に左右され、その形状が安定しない場合もあり、基板上に実装した場合にマンハッタン現象が発生する原因となることも本発明者らは見出した。
そこで本発明は、外部電極を安定して形成することができる電子部品の外部電極形成方法を提供することを目的とする。
本発明の外部電極形成方法は、電子部品を構成する素子の互いに対向する第１面及び第２面並びに第１面及び第２面のそれぞれと隣り合う第３面に、第１の電極部分、第２の電極部分、及び第３の電極部分を互いに繋がるように形成する、電子部品の外部電極形成方法であって、（１）第３面に導体ペーストを塗布し、当該塗布した導体ペーストに含まれる液体分の少なくとも一部を蒸散させて第３の電極部分の一部となるプレ塗布部分を形成するプレ形成工程と、（２）第１面に、当該第１面と対向する方向から導体ペーストを塗布して第１の電極部分を形成する第１形成工程と、（３）第２面に、当該第２面と対向する方向から導体ペーストを塗布して第２の電極部分を形成する第２形成工程と、（４）第３面に、プレ塗布部分を覆うように導体ペーストを塗布して第３の電極部分を形成する第３形成工程と、（５）当該素子を乾燥させて、第１の電極部分、第２の電極部分、及び第３の電極部分からなる外部電極を形成する電極形成工程と、を備える。
本発明によれば、素子の第１面及び第２面それぞれに、それぞれの面と対向する方向から導体ペーストを塗布するので、それぞれの面に意図した形状で安定的に第１の電極部分及び第２の電極部分を形成できる。また、プレ塗布部分を形成した後に、そのプレ塗布部分を覆うように導体ペーストを塗布して第３の電極部分を形成するので、第３の電極部分はプレ塗布部分からはみ出して濡れ広がることが無く、第３の電極部分の厚みを確保できる。また、第３の電極部分が広がらないため、狭いピッチで複数の電極形成を行うことができる。
また本発明の外部電極形成方法では、プレ形成工程において、第３面に塗布した導体ペーストに含まれる液体分の一部を蒸散させ、残部を蒸散させない仮乾燥を行いプレ塗布部分を形成することも好ましい。
この好ましい方法によれば、液体分を蒸散させない部分において導体ペーストの付着が特に良好になるので、第３の電極部分の厚みをより的確に確保できる。また、プレ塗布部分の外周部が乾き易いので、先に乾燥した外周部が濡れ性の違いから第３の電極部分がプレ塗布部分からはみ出して濡れ広がることを防ぐ役割を果たす。
また本発明の外部電極形成方法では、第１形成工程及び第２形成工程に先立って第３形成工程を行うことも好ましい。第１形成工程、第２形成工程、及び第３形成工程を如何なる順序で行っても的確に外部電極を形成できるけれども、第３形成工程を第１形成工程及び第２形成工程に先立って行うとより的確に外部電極を形成できる。特に、先に形成された第３の電極部分が土手の役割を果たすので、第１の電極部分及び第２の電極部分の導体ペーストが第３面に回りこんだ後に、その第３面で広がることを抑制することができる。従って、素子角部の電極膜厚を確保することができる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部を有する治具を準備し、治具が有する溝部内に導体ペーストを満たす準備工程と、当該満たした導体ペーストを溝部の少なくとも壁面に沿って残留させ、残余を取り除く除去工程と、を更に備え、第１形成工程では、素子を溝部内に挿入し、第１面が溝部の一の壁面に近づくように素子を移動させて第１の電極部分を形成し、第２形成工程では、第２面が溝部の他の壁面に近づくように素子を移動させて第２の電極部分を形成することも好ましい。
この好ましい方法によれば、素子が挿入可能な溝部の壁面に沿って残留させた導体ペーストを素子に付着させることで、より簡便に安定して第１の電極部分及び第２の電極部分を形成することができる。
また本発明の外部電極形成方法では、第１形成工程では、第１の電極部分を第１面の複数箇所に並べて形成し、第２形成工程では、複数箇所に並べて形成した第１の電極部分それぞれに対応する位置に第２の電極部分を形成し、第３形成工程では、複数箇所に並べて形成した第１の電極部分それぞれと、対応する位置に形成された第２の電極部分それぞれとを繋ぐように第３の電極部分を形成することも好ましい。
この好ましい方法によれば、第１の電極部分及び第２の電極部分を対応させてながら複数箇所に並べて形成し、対応する第１の電極部分及び第２の電極部分を繋ぐように第３の電極部分を形成するので、効率的に安定した外部電極を形成できる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、複数の板状部材それぞれの溝部を跨って覆うようにそれぞれの溝部内に導体ペーストを満たす準備工程と、複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、それぞれの溝部に入り込んだ導体ペーストをそれぞれの溝部の少なくとも壁面に沿って残留させる除去工程と、を更に備え、第１形成工程では、素子をそれぞれの溝部に渡るように挿入し、第１面がそれぞれの溝部の一の壁面に近づくように素子を移動させて第１の電極部分を形成し、第２形成工程では、第２面がそれぞれの溝部の他の壁面に近づくように素子を移動させて第２の電極部分を形成することも好ましい。
この好ましい方法によれば、互いに沿うように配置された複数の板状部材の溝部に導体ペーストを満たし、その後複数の板状部材間にある導体ペーストを除去することで、それぞれの溝部内に満たされている余分な導体ペーストが流れ出る。従って、複数の板状部材のそれぞれの溝部の壁面に沿って導体ペーストを残留させることができる。
本発明によれば、第１の電極部分、第２の電極部分、及び第３の電極部分を安定して形成できるので、外部電極を安定して形成できる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
本発明の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法の概要は次の通りである。まず、溝が形成された塗布ベッド（治具）を準備し、その溝の壁面及び底面に沿うように導体ペーストを付着させておく。その後、チップ（素子）を溝内に挿入して上下左右に移動させることでチップの端面（第３面）及び両側面（第１面、第２面）に外部電極を形成する。引き続いて、外部電極形成方法の詳細について説明する。
図１は、本実施形態の外部電極形成方法の手順を説明するための図である。図２〜５は、チップ及び塗布ベッドについての斜視図であって、外部電極形成方法の各手順の状態を示す図である。図６〜１０は、チップに導体ペーストを塗布する様子をより詳細に示した図である。図１に示した流れに沿って、適宜図２〜１０を参照しながら説明する。
図１に示すように、本実施形態の外部電極形成方法は、ペースト充填工程１（ステップＳ０１）と、ペースト一部掻き出し工程１（ステップＳ０２）と、素子準備工程（ステップＳ０３）と、端面にプレ塗布部分を形成する工程（ステップＳ０４、プレ形成工程）と、ペースト充填工程２（ステップＳ０５）と、ペースト一部掻き出し工程２（ステップＳ０６）と、端面に電極部分を形成する工程（ステップＳ０７、第３形成工程）と、左側面に電極部分を形成する工程（ステップＳ０８、第１形成工程）と、右側面に電極部分を形成する工程（ステップＳ０９、第２形成工程）と、素子乾燥工程（ステップＳ１０、電極形成工程）と、を備えている。
まず、塗布ベッド６及びブレード７を準備する（図２の（ａ）参照）。塗布ベッド６は、ベース６０と、４枚の板状部材６１とから構成されている。板状部材６１は間隔をあけて互いに平行となるようにベース６０に取り付けられている。板状部材６１それぞれには同じ位置の板厚方向に溝６１１が形成されている。
ブレード７は、ベース７０と、かきとり部７１とから構成されている。かきとり部７１には歯７１１が形成されている。歯７１１は、塗布ベッド６の板状部材６１それぞれの間に入り込むことができるように形成されている。
続いて、塗布ベッド６の板状部材６１それぞれの溝部６１１を跨って覆うように導体ペースト８を盛る（図２の（ｂ）参照）。従って、各板状部材６１の溝部６１１内に導体ペースト８が満たされる（図１のステップＳ０１、準備工程）。
続いて、ブレード７と塗布ベッド６とが当接するように、ブレード７と塗布ベッド６とを相対的に移動させる（図３の（ａ））。このように移動させると、ブレード７の歯７１１それぞれが塗布ベッド６の板状部材６１それぞれの間に挿入される。歯７１１の先端が塗布ベッド６のベース６０に当接した状態では、板状部材６１の上端と歯７１１間の根元との間には隙間が生じるように形成されている。従って、導体ペースト８がその隙間から板状部材６１の上に押し出される。
続いて、ブレード７を板状部材６１に沿って移動させて、各板状部材６１間に入り込んだ導体ペースト８をかきだす（図３の（ｂ）、除去工程）。導体ペースト８は流動性があるので、板状部材６１の溝６１１に残った導体ペースト８は、板状部材６１の間に流れ出す（図３の（ｃ））。従って、導体ペースト８は板状部材６１の各溝６１１に沿って残留する（図１のステップＳ０２）。この場合、各溝６１１に沿って残留する導体ペースト８の厚みは１０μｍ程度である。
続いて、チップ９０を準備する（図４の（ａ））。チップ９０は、左側面９０ａと、右側面９０ｂと、端面９０ｃとを有している。このチップ９０を各板状部材６１それぞれの溝６１１に渡るように配置する。チップ９０は、保持板（図示しない）に設けられた粘着テープ（図示しない）に貼り付けられて保持されている（図１のステップＳ０３）。
図１のステップＳ０４については、図６を参照しながら説明する。図６の（ａ）に示す状態から、チップ９０を塗布ベッド９に近づけると、図６の（ｂ）に示すようにチップ９０が板状部材６１に当接する。
その後、図６の（ｃ）に示すようにチップ９０を板状部材６１から引き離す。そうすると、チップ９０の端面９０ｃに導体ペースト８が付着する（図６の（ｄ）参照）。続いて、遠赤外線光源ＵＲを用いて端面９０ｃに付着した導体ペースト８に遠赤外線を照射し、仮乾燥を行う。仮乾燥とは、端面９０ｃに付着した導体ペースト８に含まれる液体分の一部を蒸散させ、周辺部分のみを乾燥させることをいう。仮乾燥を行うと、図７の（ａ）及び（ｂ）に示すように、非乾燥部分１２と、乾燥部分１１とを含むプレ塗布部分１０が形成される。図７の（ｂ）はチップ９０を端面９０ｃ方向から見た図であり、図７の（ａ）はチップ９０を側面９０ａ方向から見た図である。
続いて、図２の（ｂ）に示したのと同様に、塗布ベッド６の板状部材６１それぞれの溝部６１１を跨って覆うように導体ペースト８を盛る。従って、各板状部材６１の溝部６１１内に導体ペースト８が満たされる（図１のステップＳ０５、準備工程）。
続いて、図３の（ａ）〜（ｃ）に示したのと同様に、ブレード７と塗布ベッド６とが当接するように、ブレード７と塗布ベッド６とを相対的に移動させる（図３の（ａ））。このように移動させると、ブレード７の歯７１１それぞれが塗布ベッド６の板状部材６１それぞれの間に挿入される。歯７１１の先端が塗布ベッド６のベース６０に当接した状態では、板状部材６１の上端と歯７１１間の根元との間には隙間が生じるように形成されている。従って、導体ペースト８がその隙間から板状部材６１の上に押し出される。
続いて、ブレード７を板状部材６１に沿って移動させて、各板状部材６１間に入り込んだ導体ペースト８をかきだす（図３の（ｂ）、除去工程）。導体ペースト８は流動性があるので、板状部材６１の溝６１１に残った導体ペースト８は、板状部材６１の間に流れ出す（図３の（ｃ））。従って、導体ペースト８は板状部材６１の各溝６１１に沿って残留する（図１のステップＳ０６）。この場合、各溝６１１に沿って残留する導体ペースト８の厚みは１００μｍ程度である。
図１のステップＳ０７については、図８を参照しながら説明する。図８の（ａ）に示すように、チップ９０を塗布ベッド９に近づける。そのままチップ９０を塗布ベッド９に近づけると、図８の（ｂ）に示すようにチップ９０が板状部材６１に当接する。
その後、図８の（ｃ）に示すようにチップ９０を板状部材６１から引き離す。そうすると、チップ９０の端面９０ｃにおけるプレ塗布部分１０を覆うように導体ペースト８が付着する（図８の（ｄ）参照）。図９の（ａ）及び（ｂ）に示すように、プレ塗布部分１０を覆うように導体ペーストが付着した電極部分９０１ｃ（第３の電極部分）が形成される。プレ塗布部分１０の外周部である乾燥部分１１が乾き易いので、先に乾燥した乾燥部分１１（外周部）が濡れ性の違いから電極部分９０１ｃがプレ塗布部分１０からはみ出して濡れ広がることを防ぐ役割を果たす。図９の（ｂ）はチップ９０を端面９０ｃ方向から見た図であり、図９の（ａ）はチップ９０を側面９０ａ方向から見た図である。
図４に戻り、チップ９０の側面９０ａが各板状部材６１の溝６１１に当接するように、チップ９０と塗布ベッド６０とを相対的に移動させる（図４の（ｂ））。チップ９０の側面９０ａを４つの板状部材６１それぞれの溝６１１に当接させるので、４つの電極部分９０１ａ（第1の電極部分）が形成される（図１のステップＳ０８）。これら４つの電極部分９０１ａそれぞれは、４つの電極９０１ｃそれぞれに繋がっている。
続いて、チップ９０の側面９０ｂが各板状部材６１の溝６１１に当接するように、チップ９０と塗布ベッド６０とを相対的に移動させる（図５の（ａ））。チップ９０の側面９０ｂと４つの板状部材６１それぞれの溝６１１に当接させるので、４つの電極部分９０１ｂ（第２の電極部分）が形成される（図１のステップＳ０９）。これら４つの電極部分９０１ｂそれぞれは、４つの電極９０１ｃそれぞれに繋がっている。
続いて、チップ９０と塗布ベッド６とが互いに離れるように（図中上下方向に）相対的に移動させる（図５の（ｂ））。続いて、チップ９０を乾燥させると、図１０の（ａ）及び（ｂ）に示すように、電極部分９０１ａと、電極部分９０１ｂと、電極部分９０１ａ及び９０１ｂを繋ぐ電極部分９０１ｃとが繋がれた外部電極が形成される（図１のステップＳ１０）。
上述したように、本実施形態によれば、チップ９０の側面９０ａ，９０ｂそれぞれに、それぞれの面と対向する方向から導体ペースト８を塗布するので、それぞれの側面９０ａ，９０ｂに意図した形状で安定的に電極部分９０１ａ，９０１ｂを形成できる。また、プレ塗布部分１０を形成した後に、そのプレ塗布部分１０を覆うように導体ペースト８を塗布して電極部分９０１ｃを形成するので、電極部分９０１ｃはプレ塗布部分１０からはみ出して濡れ広がることが無く、電極部分９０１ｃの厚みを確保できる。また、電極部分９０１ｃが広がらないため、狭いピッチで複数の電極形成を行うことができる。
また、図１のステップＳ０４において、端面９０ｃに塗布した導体ペースト８に含まれる液体分の一部を蒸散させ、残部を蒸散させない仮乾燥を行いプレ塗布部分１０を形成しているので、液体分を蒸散させない非乾燥部分１２において導体ペースト８の付着が特に良好になるので、電極部分９０１ｃの厚みをより的確に確保できる。プレ塗布部分１０の外周部である乾燥部分１１が乾き易いので、先に乾燥した乾燥部分１１（外周部）が濡れ性の違いから電極部分９０１ｃがプレ塗布部分１０からはみ出して濡れ広がることを防ぐ役割を果たす。
また本発明の外部電極形成方法では、図１のステップＳ０８，Ｓ０９に先立ってステップＳ０７を行っている。ステップＳ０８，Ｓ０９の後にステップＳ０７を行っても的確に外部電極を形成できるけれども、ステップＳ０８，Ｓ０９に先立ってステップＳ０７を行うとより的確に外部電極を形成できる。特に、先に形成された電極部分９０１ｃが土手の役割を果たすので、電極部分９０１ａ及び電極部分９０１ｂの導体ペーストが端面９０ｃに回りこんだ後に、その端面９０ｃで広がることを抑制することができる。従って、素子角部の電極膜厚を確保することができる。
また、本実施形態では、互いに沿うように配置された複数の板状部材６１の溝６１１に導体ペースト８を満たし、その後複数の板状部材６１間にある導体ペースト８を除去することで、それぞれの溝６１１内に満たされている余分な導体ペースト８が流れ出る。従って、複数の板状部材６１のそれぞれの溝６１１の壁面に沿って導体ペースト８を残留させることができる。
本発明の実施形態である外部電極形成方法の手順を示す図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。 本発明の実施形態である外部電極形成方法を説明するための図である。
符号の説明
６…塗布ベッド、７…ブレード、９０…チップ。

Claims (2)

  1. 電子部品を構成する素子の互いに対向する第１面及び第２面並びに前記第１面及び前記第２面のそれぞれと隣り合う第３面に、第１の電極部分、第２の電極部分、及び第３の電極部分を互いに繋がるように形成する、電子部品の外部電極形成方法であって、
    前記第３面に導体ペーストを塗布し、当該塗布した導体ペーストに含まれる液体分の少なくとも一部を蒸散させて前記第３の電極部分の一部となるプレ塗布部分を形成するプレ形成工程と、
    前記第１面に、当該第１面と対向する方向から導体ペーストを塗布して前記第１の電極部分を形成する第１形成工程と、
    前記第２面に、当該第２面と対向する方向から導体ペーストを塗布して前記第２の電極部分を形成する第２形成工程と、
    前記第３面に、前記プレ塗布部分を覆うように導体ペーストを塗布して前記第３の電極部分を形成する第３形成工程と、
    当該素子を乾燥させて、前記第１の電極部分、前記第２の電極部分、及び前記第３の電極部分からなる外部電極を形成する電極形成工程と、
    を備え、
    前記プレ形成工程において、前記第３面に塗布した導体ペーストに含まれる液体分の一部を蒸散させ、残部を蒸散させない仮乾燥を行い前記プレ塗布部分を形成する、電子部品の外部電極形成方法。
  2. 前記第１形成工程及び前記第２形成工程に先立って前記第３形成工程を行う、請求項１に記載の電子部品の外部電極形成方法。
JP2005361847A 2005-12-15 2005-12-15 外部電極形成方法 Active JP4299296B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005361847A JP4299296B2 (ja) 2005-12-15 2005-12-15 外部電極形成方法
KR1020060124644A KR100810459B1 (ko) 2005-12-15 2006-12-08 외부 전극 형성방법
US11/636,622 US7803421B2 (en) 2005-12-15 2006-12-11 External electrode forming method
CN2006101694621A CN1983481B (zh) 2005-12-15 2006-12-15 外部电极形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005361847A JP4299296B2 (ja) 2005-12-15 2005-12-15 外部電極形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008272390A Division JP4697285B2 (ja) 2008-10-22 2008-10-22 外部電極形成方法

Publications (2)

Publication Number Publication Date
JP2007165705A JP2007165705A (ja) 2007-06-28
JP4299296B2 true JP4299296B2 (ja) 2009-07-22

Family

ID=38165924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361847A Active JP4299296B2 (ja) 2005-12-15 2005-12-15 外部電極形成方法

Country Status (4)

Country Link
US (1) US7803421B2 (ja)
JP (1) JP4299296B2 (ja)
KR (1) KR100810459B1 (ja)
CN (1) CN1983481B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188121A (ja) * 2008-02-05 2009-08-20 Tdk Corp 電子部品の製造方法
US8476530B2 (en) * 2009-06-22 2013-07-02 International Business Machines Corporation Self-aligned nano-scale device with parallel plate electrodes
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167224A (ja) * 1991-12-12 1993-07-02 Nitto Denko Corp 電極形成用転写シ―トと電子部品の外部電極形成方法
JPH0677099A (ja) * 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JPH09275046A (ja) * 1996-04-04 1997-10-21 Hitachi Metals Ltd 電子部品の端子電極形成方法及び転写方法
US5753299A (en) 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP3548883B2 (ja) 1998-03-06 2004-07-28 株式会社村田製作所 セラミック電子部品の製造方法
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
KR100306116B1 (ko) * 1998-12-31 2001-11-30 구자홍 반도체베어칩의다이렉트어테치본딩방법
JP2000269641A (ja) 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法
JP3903757B2 (ja) * 2001-09-05 2007-04-11 株式会社村田製作所 チップ状電子部品の製造方法およびチップ状電子部品
JP2004235377A (ja) 2003-01-29 2004-08-19 Kyocera Corp セラミック電子部品

Also Published As

Publication number Publication date
KR20070064258A (ko) 2007-06-20
US20070138127A1 (en) 2007-06-21
CN1983481B (zh) 2010-11-03
JP2007165705A (ja) 2007-06-28
KR100810459B1 (ko) 2008-03-07
CN1983481A (zh) 2007-06-20
US7803421B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
JP4220460B2 (ja) 外部電極形成方法
JP4188972B2 (ja) 外部電極形成方法
JP4299296B2 (ja) 外部電極形成方法
KR890012356A (ko) 반도체 장치 및 그 제조방법
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
JP5498123B2 (ja) 電極接合構造体及びその製造方法
RU2712925C1 (ru) Способ изготовления гибких электронных схем, имеющих конформные материальные покрытия
JP4697285B2 (ja) 外部電極形成方法
JP6286729B2 (ja) フラックス溜め装置
JP4458068B2 (ja) 外部電極形成方法
JP2010267672A (ja) フラックス転写装置
JP7199507B2 (ja) 成膜装置及び実装機
US11718087B2 (en) Squeegee for stencil printing
US20230064682A1 (en) Stencil for stencil printing process
US20230060880A1 (en) Flattening surface of pasted track in stencil printing process
US11622452B2 (en) Method of manufacturing a conductive track on a board via stencil printing
JP2020096029A (ja) 電子部品接合用材料の塗布方法、及び電子部品が実装された回路基板
TWI671456B (zh) 刮除工具結構
TW202310692A (zh) 電子零件之製造方法及糊劑塗佈裝置
JPH09232112A (ja) チップ型電子部品の電極塗布手段
JP4569430B2 (ja) 外部電極形成用治具およびチップ型電子部品の製造方法。
JP3872280B2 (ja) 電子部品の電極形成方法及び電極形成装置
JPS63316445A (ja) 混成集積回路の外装形成方法
JPH06342704A (ja) チップ抵抗器の端面電極膜形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090416

R150 Certificate of patent or registration of utility model

Ref document number: 4299296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5