JP4188972B2 - 外部電極形成方法 - Google Patents

外部電極形成方法 Download PDF

Info

Publication number
JP4188972B2
JP4188972B2 JP2006007782A JP2006007782A JP4188972B2 JP 4188972 B2 JP4188972 B2 JP 4188972B2 JP 2006007782 A JP2006007782 A JP 2006007782A JP 2006007782 A JP2006007782 A JP 2006007782A JP 4188972 B2 JP4188972 B2 JP 4188972B2
Authority
JP
Japan
Prior art keywords
wall surface
groove
chip
external electrode
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006007782A
Other languages
English (en)
Other versions
JP2007189167A (ja
Inventor
晃 小野寺
哲 栗本
洋司 戸沢
史朗 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006007782A priority Critical patent/JP4188972B2/ja
Priority to KR1020060125514A priority patent/KR100802351B1/ko
Priority to US11/641,911 priority patent/US7673382B2/en
Priority to CNB2007100013406A priority patent/CN100570780C/zh
Publication of JP2007189167A publication Critical patent/JP2007189167A/ja
Application granted granted Critical
Publication of JP4188972B2 publication Critical patent/JP4188972B2/ja
Priority to US12/588,613 priority patent/US8181340B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49087Resistor making with envelope or housing
    • Y10T29/49098Applying terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49101Applying terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、電子部品の外部電極形成方法に関する。
近年の電子機器等の小型化に伴い、これらに用いる電子部品の小型化が進んでいる。表面実装型電子部品は実装技術の向上によりその小型化が特に進んでいる。これら電子部品は基板に実装するための外部電極を形成する必要があるが、必要に応じて部品の側面や端面に複数の外部電極を形成することもあり、その形成方法が種々提案されている。電子部品の外部電極を形成する方法の一つとして、下記特許文献1に記載の方法がある。この方法は、電子部品となる素子であるチップの端面及びその端面と隣り合う側面に外部電極を形成するものである。より具体的には、チップの側面に対向する位置に櫛状プレートのフィンガーと呼ばれる連続突起部分を配置し、そのフィンガーの先端には外部電極を形成するための導体ペーストを塗布する。続いて、フィンガーをチップに当接させると共に、フィンガーをチップの伸びる方向と交わる方向に摺動させ、導体ペーストをチップにこすり付けることで外部電極を形成する。
米国特許第5,753,299号公報
上述のように導体ペーストをチップの端面にこすり付けて外部電極を形成する場合には、側面に形成される外部電極は導体ペーストの垂れ下がりによって形成される。より具体的には、端面と側面とで形成される稜線でそぎ落とされた導体ペーストがチップの側面を伝って流れることで側面における外部電極が形成される。そのため、チップの側面に形成される外部電極の形状は、導体ペーストの粘度等に左右されることになる。しかしながら導体ペーストの粘度を自在にコントロールすることは困難であるから、チップの側面における外部電極の稜線から離れる方向における長さを導体ペーストの粘度調整によってコントロールすることは困難である。
そこで本発明者らは様々な観点から、導体ペーストの粘度調整によらない方法で、外部電極の長さをコントロールすることについて検討を行った。その検討の最初のステップで本発明者らは、チップの端面と側面とで形成される稜線でそぎ落とされる導体ペーストの量を調整することで外部電極の長さをコントロールできないか検討した。ところが、導体ペーストの量を増やすと、チップの側面における外部電極は端面に沿って稜線から離れる方向への延びも増えるけれども、必然的に稜線に沿った方向への延びも増えることを本発明者らは見出した。この知見によれば、隣接する外部電極間の距離が十分に取れず、電極間ショートの懼れがあることが分る。
検討の次のステップで本発明者らは、隣接する外部電極間の距離を確保するために導体ペーストの量を減らせば垂れ下がる量も減ることから、外部電極の稜線から離れる方向への延びは制限され、十分に外部電極の面積が確保されない懼れがあることを見出した。また、導体ペーストの量を減らすと、両側面と端面で形成される稜線に十分にペーストが行渡らずに、特に稜線での外部電極の厚みが確保されない懼れがあることを見出した。更に検討を重ねた結果、このように導体ペーストを稜線でそぎ落として外部電極を形成する場合には、側面における外部電極の状態は導体ペーストの垂れ下がり方に左右され、その形状が安定しない場合もあり、基板上に実装した場合にマンハッタン現象が発生する原因となることも本発明者らは見出した。
そこで本発明は、外部電極を安定して形成することができる電子部品の外部電極形成方法を提供することを目的とする。
本発明の外部電極形成方法は、電子部品を構成する素子が挿入可能な溝部であって、少なくともその第1壁面が奥側から開口側へ向かう方向において外側に傾斜した溝部を有する治具を準備し、溝部内に導体ペーストを満たすペースト準備工程と、当該満たした導体ペーストを少なくとも第1壁面に沿って残留させ、残余を取り除く除去工程と、素子を溝部の直上に配置する素子準備工程と、素子を溝部内に挿入し、素子を第1壁面に向けて移動させて素子の一の稜線を第1壁面に接触させる接触工程と、当該接触させた状態で素子を溝部の第1壁面に沿いつつ開口側に向けて移動させると共に、少なくとも第1壁面から一の稜線が離れるように第1壁面から素子を引き離す形成工程と、を備える。
本発明によれば、素子を第1壁面に向けて移動させて素子の一の稜線を第1壁面に接触させるので、素子の一の面と第1壁面との接触角度が鋭角となる。そして、当該接触させた状態で素子を溝部の第1壁面に沿いつつ開口側に向けて移動させるので、意図した形状で安定的に電極部分を形成することができる。特に、素子の第1壁面に接触させた状態で素子を溝部の第1壁面に沿いつつ開口側に向けて移動させる移動量を制御することにより、素子の一の面に形成される電極部分の稜線から離れる方向の長さを制御することができる。
また、素子の第1壁面に接触させた状態で素子を溝部の第1壁面に沿いつつ開口側に向けて移動させると共に、少なくとも第1壁面から一の稜線が離れるように前記第1壁面から素子を引き離すので、稜線に沿って十分な量の導体ペーストが塗布される。従って、意図した膜厚で安定的に外部電極を形成することができる。特に、素子の角部における膜厚を確保することができる。
また、本発明の外部電極形成方法では、接触工程の後に、素子を更に前記第1壁面に向けて移動させ、素子を第1壁面に沿うように傾斜させる傾斜工程を備えることも好ましい。
この好ましい方法によれば、素子を第1壁面に沿うように傾斜させるので、素子の一の面と第1壁面との接触角度がより鋭角となる。従って、意図した形状で安定的に当該一の面に電極部分を形成することができる。特に、素子の一の面と第1壁面との接触角度を制御することにより、素子の一の面に形成される電極部分の稜線から離れる方向の長さを制御することができる。
本発明の外部電極形成方法では、電子部品を構成する素子が挿入可能な溝部であって、少なくともその第1壁面が奥側から開口側へ向かう方向において外側に傾斜した溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、複数の板状部材それぞれの溝部を跨って覆うようにそれぞれの溝部内に導体ペーストを満たす準備工程と、複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、それぞれの溝部に入り込んだ導体ペーストをそれぞれの溝部の少なくとも第1壁面に沿って残留させる除去工程と、電子部品を構成する素子をそれぞれの溝部の直上に配置する素子準備工程と、素子をそれぞれの溝部に渡るように挿入し、素子をそれぞれの溝部の第1壁面に向かって移動させて素子の一の稜線が第1壁面に接触させる接触工程と、当該接触させた状態で素子をそれぞれの溝部の第1壁面に沿いつつ開口側に向けて移動させると共に、それぞれの溝部の少なくとも第1壁面から一の稜線が離れるように前記第1壁面から素子を引き離す形成工程と、を備える。
本発明によれば、互いに沿うように配置された複数の板状部材の溝部に導体ペーストを満たし、その後複数の板状部材間にある導体ペーストを除去することで、それぞれの溝部内に満たされている余分な導体ペーストが流れ出る。従って、複数の板状部材のそれぞれの溝部の壁面に沿って導体ペーストを残留させることができる。
また、素子を第1壁面に向けて移動させて素子の一の稜線をそれぞれの溝部の第1壁面に接触させるので、素子の一の面と第1壁面との接触角度が鋭角となる。そして、当該接触させた状態で素子をそれぞれの溝部の第1壁面に沿いつつ開口側に向けて移動させるので、意図した形状で安定的に一の面に複数箇所並べて電極部分を形成することができる。特に、素子の第1壁面に接触させた状態で素子を溝部の第1壁面に沿いつつ開口側に向けて移動させる移動量を制御することにより、素子の一の面に複数箇所並べて形成される電極部分の稜線から離れる方向の長さを制御することができる。
また、それぞれの溝部の少なくとも第1壁面から一の稜線が離れるように前記第1壁面から素子を引き離すので、稜線に沿って十分な量の導体ペーストが塗布される。従って、意図した膜厚で安定的に外部電極を形成することができる。特に、素子の角部における膜厚を確保することができる。
本発明によれば、意図した形状、膜厚の外部電極を安定して形成することができる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
(第1の実施形態) 本発明の第1の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法の概要は、図1に示すように、断面V字状の溝101(奥側から開口側へ向かう方向において外側に傾斜した壁面を備えた溝部)が形成された塗布ベッド10(治具)を準備し、その溝101の壁面に沿うように導体ペースト20を付着させておく。その後、チップ30(素子)を溝101内に挿入し、チップ30を壁面に接触後、図中の矢印方向に沿ってチップを動かし、更にチップ30を壁面から離すことにより、チップ30の側面に外部電極301を形成する。引き続いて、外部電極形成方法の詳細について説明する。
図2は、本実施形態の外部電極形成方法の手順を説明するための図である。図3〜7は、チップ30及び塗布ベッド10について溝101を見通す方向から見た図であって、外部電極形成方法の各手順の状態を示す図である。図2に示した流れに沿って、適宜図3〜7を参照しながら説明する。
断面V字状の溝101が形成された塗布ベッド10(治具)を準備し、塗布ベッド10の溝101及び主面102に導体ペースト20を満たす(図2のステップS01、図3の(A)、準備工程)。
続いて、ブレード40で溝101内及び主面102上の導体ペーストをかきだす(図2のステップS02、図3の(B)、除去工程)。図3の(B)に示すように、ブレード40は溝101内に入り込むような凸部を有しており、ブレード40は溝101及び主面102に対して一定の隙間が生じるようになっている。従って、図3の(C)に示すように、溝101の壁面101a、101b及び主面102に沿って導体ペースト20が残留し、残余が取り除かれる。
続いて、チップ30を溝101の直上に配置する(図2のステップS03、図4の(A)、素子準備工程)。このとき、チップ30は、チップ30の中心線Lの延長線と断面V字状の溝の底部101cが一致するように配置される。また、チップ30は、保持板50に設けられた粘着テープ51に貼り付けられて保持されている。
次に、チップ30の先端が溝101内に挿入される位置に保持板50を鉛直下方向に移動させる(図4の(B))。続いて、チップ30の側面30aが溝101の壁面101aに近づくように保持板50と塗布ベッド10とを相対的に移動させる(図2のステップS04、図4の(C)、接触工程)。このように保持板50と塗布ベッド10とを相対的に移動させると、チップ30の側面30aと端面30cとでなる稜線30dが溝101の壁面101aに接触する。このとき、チップ30の側面30aと溝101の壁面101aの接触角度は鋭角となっている。
更に保持板50と塗布ベッド10とを相対的に移動させると、図5の(A)に示すようにチップ30が溝101の壁面101aに向かって更に傾斜した状態になる。このようにすることにより、接触角度がより鋭角となるので、稜線から離れる方向に延ばすことができ、意図した形状で安定的にチップ30の側面30aに電極部を形成することができる。また、接触角度を制御することで、チップ30の側面30aに形成する電極部分について稜線から離れる方向の長さを制御することができる。
図5の(A)の状態から、溝101の壁面101aに沿いつつ溝101の開口側に向けてチップ30を移動させ、塗布ベッド10に付着した導体ペースト20をかきとる(図5の(B))。ここで、チップ30の移動させる量を制御することで、チップ30の側面30aに形成する電極部分について稜線から離れる方向の長さを制御することができる。
更に、溝101の壁面101aからチップ30の側面30aと端面30cとでなる稜線30dが離れるように溝101の壁面101aからチップ30を引き離す(図2のステップS05、図5の(D)、形成工程)。これにより、チップ30の側面30a及び稜線30dに電極部分301aが形成される。なお、チップ30の側面30aと端面30cとでなる稜線30dが溝101の壁面101aから離れる過程で、導体ペーストが糸を引くように離れるので(図5の(C))、稜線30dに沿って十分な量の導体ペーストが塗布される。よって、素子の角部における膜厚を確保することができる。
続いて、チップ30の側面30aに対向する側面30bに電極部分を形成する。電極部分301aの形成工程と同様であるために図面を参照しての説明は省略する。
図3の(D)と同様な位置、即ち、チップ30を溝101の直上に移動させた後、図3の(E)と同様な位置、即ち、チップ30の先端が溝101内に挿入される位置に保持板50を鉛直下方向に移動させる。
続いて、チップ30の側面30bが溝101の壁面101bに近づくように保持板50と塗布ベッド10とを相対的に移動させる(図2のステップS06)。このように保持板50と塗布ベッド10とを相対的に移動させると、チップ30の側面30bと端面30cとでなる稜線30eが溝101の壁面101bに接触する。このとき、チップ30の側面30bと溝101の壁面101bの接触角度は鋭角となっている。
更に保持板50と塗布ベッド10とを相対的に移動させると、チップ30が溝101の壁面101bに向かって更に傾斜した状態になる。このようにすることにより、接触角度がより鋭角となるので、稜線から離れる方向に延ばすことができ、意図した形状で安定的にチップ30の側面30bに電極部分を形成することができる。また、接触角度を制御することで、チップ30の側面30bに形成する電極部分について稜線から離れる方向の長さを制御することができる。
チップ30が溝101の壁面101bに向かって更に傾斜した状態から、溝101の壁面101bに沿いつつ溝101の開口側に向けてチップ30を移動させ、塗布ベッド10に付着した導体ペースト20をかきとる。ここで、チップ30の移動させる量を制御することで、チップ30の側面30bに形成する電極部分について稜線から離れる方向の長さを制御することができる。
更に、溝101の壁面101bからチップ30の側面30bと端面30cとでなる稜線30eが離れるように溝101の壁面101bからチップ30を引き離す。これにより、チップ30の側面30b及び稜線30eに電極部分301bが形成される(図2のステップS07)。
続いて、チップ30が塗布ベッド10の主面102の上方に位置するように保持板50と塗布ベッド10とを相対的に移動させる(図6の(A))。その位置から、チップ30の端面30cが主面102に接触するように、保持板50と塗布ベッド10とを近づける(図6の(B))。チップ30の端面30cが主面102に接触すると、電極部分301aと電極部分301bとを繋ぐ電極部分301cが形成される(図2のステップS08)。
続いて、保持板50と塗布ベッド10とを遠ざけて、チップ30を乾燥させると、電極部分301aと、電極部分301bと、電極部分301cとが繋がれた外部電極301が形成される(図6の(C))。
続いて、ブレード45で溝101内及び主面102上の導体ペーストをかきだす(図2のステップS09、図6の(D))。図6の(D)に示すように、ブレード45は溝101内に入り込むような凸形状となっている。図3の(B)に示したブレード40との相違点は、ブレード45と、溝101及び主面102との間に隙間が生じないように形成されている点である。従って、図6の(E)に示すように、溝101内及び主面102上の導体ペーストは全てかきだされている。
以上のように、本実施形態によれば、チップ30の側面30a、30bそれぞれに、それぞれの面と対向する溝101の壁面101a、101bに向けて移動させて、チップ30の稜線30d、30eそれぞれを、溝101の壁面101a、101bそれぞれに接触させるので、チップ30の側面30aと溝101の壁面101aと、チップ30の側面30aと101bとの接触角度が鋭角となる。そして、チップ30の稜線30d、30eそれぞれを、溝101の壁面101a、101bそれぞれに接触させた状態でそれぞれの壁面101a、101bに沿って開口側に向けて移動させるので、意図した形状で安定的に電極部分を形成することができる。
また、接触工程の後、更に保持板50と塗布ベッド10とを相対的に移動させ、チップ30の側面30aと溝101の壁面101aと、チップ30の側面30aと溝101の壁面101bとの接触角度を制御することで、また、チップ30の稜線30d、30eそれぞれを、溝101の壁面101a、101bそれぞれに接触させた状態でそれぞれの壁面101a、101bに沿って開口側に向けて移動させる移動量を制御することで、チップ30の側面30a及び側面30bに形成する電極部分について稜線から離れる方向の長さを制御することができる。
また、チップ30の稜線30d、30eそれぞれを、溝101の壁面101a、101bそれぞれに接触させた状態でそれぞれの壁面101a、101bに沿って開口側に向けて移動させると共に、溝101の壁面101a、101bからチップ30の稜線30d、30eが離れるように溝101の壁面101a、101bからチップ30を引き離すので、チップ30の稜線30d、30eに沿って十分な量の導体ペーストが塗布される。従って、意図した膜厚で安定的に外部電極を形成することができる。特に、チップ30の角部の膜厚を確保することができる。
また、溝101に沿って複数のチップ30を並べて作業する場合についても各チップ30を的確に溝101の壁面101aに接触させることができる。図7(A)に示すように、素子準備工程において一部のチップ30’が所定の位置(チップ30の位置)から少しずれたところに配置された場合、図7(B)に示すように、接触工程においてチップ30及びチップ30’それぞれの側面30a及び側面30’aと溝101の壁面101aとの接触角度の僅かなずれとして現れるのみである。従って、チップの側面に塗布される導体ペーストの量は変わらないので、複数のチップについて意図した形状で安定的に外部電極を形成することができる。
(第2の実施形態) 本発明の第2の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法はチップに複数の外部電極を同時に形成するための方法である。第1の実施形態との相違点は主に使用する塗布ベッドやブレードといった治具の形態である。図8〜10は、本実施形態の外部電極形成方法の手順を説明するための図である。図8〜10を参照しながら、本実施形態の外部電極形成方法を説明する。
まず、塗布ベッド6及びブレード7を準備する(図8の(A))。塗布ベッド6は、ベース60と、4枚の板状部材61とから構成されている。板状部材61は間隔をあけて互いに平行となるようにベース60に取り付けられている。板状部材61それぞれには同じ位置に断面V字状の溝611が形成されている。
ブレード7は、ベース70と、かきとり部71とから構成されている。かきとり部71には歯711が形成されている。歯711は、塗布ベッド6の板状部材61の間に入り込むことができるように形成されている。
続いて、塗布ベッド6の板状部材61それぞれの断面V字状の溝611を跨って覆うように導体ペースト8を盛る(図8の(B))。従って、各板状部材61の断面V字状の溝611内に導体ペースト8が満たされる(準備工程)。
続いて、ブレード7と塗布ベッド6とが接触するように、ブレード7と塗布ベッド6とを相対的に移動させる(図9の(A))。このように移動させると、ブレード7の歯711それぞれが塗布ベッド6の板状部材61それぞれの間に挿入される。歯711の先端が塗布ベッド6のベース60に接触した状態では、板状部材61の上端と歯711間の根元との間には隙間が生じるように形成されている。従って、導体ペースト8がその隙間から板状部材61の上に押し出される。
続いて、ブレード7を板状部材61に沿って移動させて、各板状部材61間に入り込んだ導体ペースト8をかきだす(図9の(B)、除去工程)。導体ペースト8は流動性があるので、板状部材61の断面V字状の溝611に残った導体ペースト8は、板状部材61の間に流れ出す(図9の(C))。従って、導体ペースト8は板状部材61の各断面V字状の溝611に沿って残留する。
続いて、チップ90を各板状部材61それぞれの断面V字状の溝611に渡り、かつ断面V字状の溝611の直上に配置する(図10の(A)、素子準備工程)。チップ90は、第1の実施形態と同様に保持板(図示しない)に設けられた粘着テープ(図示しない)に貼り付けられて保持されている。
続いて、保持板を鉛直下方向に移動させて、チップ90の先端が各断面V字状の溝611内に挿入される位置に配置する。続いて、チップ90の側面90aが各断面V字状の溝611の壁面611aに近づくように保持板と塗布ベッド60とを相対的に移動させる(接触工程)。そうすると、チップ90の側面90aと端面90cとでなる稜線90dが各溝611の壁面611aに接触する。このとき、チップ90の側面90aと各溝611の壁面611aの接触角度は鋭角となっている。なお、第1の実施形態と同様に、更に保持板と塗布ベッド60とを相対的に移動させてもよい。接触角度を制御することで、チップ90の側面90aに形成する電極部分について稜線から離れる方向の長さを制御することができる。
続いて、 チップ90の側面90aと端面90cとでなる稜線90dが各溝611の壁面611aに接触した状態から、溝611の壁面611aに沿いつつ溝611の開口側に向けてチップ90を移動させ、塗布ベッド60に付着した導体ペースト8をかきとる。ここで、チップ30の移動させる量を制御することで、チップ90の側面90aに形成する電極部分について稜線から離れる方向の長さを制御することができる。
更に、溝611の壁面611aからチップ90の側面90aと端面90cとでなる稜線90dが離れるように壁面611aからチップ90を引き離す(形成工程)。これにより、チップ90の側面90a及び稜線90dに電極部分が形成される。
続いて、チップ90を各板状部材61それぞれの断面V字状の溝611に渡り、かつ断面V字状の溝611の直上に配置する。続いて、保持板を鉛直下方向に移動させて、チップ90の先端が各断面V字状の溝611内に挿入される位置に配置する。
続いて、チップ90の側面90bが各断面V字状の溝611の壁面611bに近づくように保持板と塗布ベッド60とを相対的に移動させる(接触工程)。そうすると、チップ90の側面90bと端面90cとでなる稜線90eが各溝611の壁面611bに接触する。このとき、チップ90の側面90bと各溝611の壁面611bの接触角度は鋭角となっている。なお、第1の実施形態と同様に、更に保持板と塗布ベッド60とを相対的に移動させてもよい。接触角度を制御することで、チップ90の側面90bに形成する電極部分について稜線から離れる方向の長さを制御することができる。
続いて、チップ90の側面90bと端面90cとでなる稜線90eが各溝611の壁面611bに接触した状態から、溝611の壁面611bに沿いつつ溝611の開口側に向けてチップ90を移動させ、塗布ベッド60に付着した導体ペースト8をかきとる。更に、溝611の壁面611bからチップ90の側面90bと端面90cとでなる稜線90eが離れる位置までチップ90を移動させる(形成工程)。これにより、チップ90の側面90b及び稜線90eに電極部分901bが形成される。
続いて、チップ90が板状部材61の溝611以外の部分の上方に位置するようにチップ90と塗布ベッドとを相対的に移動させる。その後、チップ90が板状部材61の溝611以外の部分に接触するように、チップ90を塗布ベッド6と相対的に移動させる。チップ90の先端が板状部材61の溝611以外の部分に接触すると、電極部分901aと電極部分901bとを繋ぐ電極部分が形成される。
続いて、チップ90と塗布ベッド6とを遠ざけて、チップ90を乾燥させると、電極部分901aと、電極部分901bと、電極部分901a及び901bを繋ぐ電極部分901cとが繋がれた外部電極(図10の(B))が形成される。
以上のように、本実施形態によれば、チップ90の側面90a、90bそれぞれに、それぞれの面と対向する各溝611の壁面611a、611bに向けて移動させて、チップ90の稜線90d、90eそれぞれを、各溝611の壁面611a、611bそれぞれに接触させるので、チップ90の側面90aと溝611の壁面611aと、チップ90の側面90aと溝611の壁面611bとの接触角度が鋭角となる。そして、チップ90の稜線90d、90eそれぞれを、溝611の壁面611a、611bそれぞれに接触させた状態でそれぞれの壁面611a、611bに沿って開口側に向けて移動させるので、意図した形状で安定的に電極部分を形成することができる。また、電極部分901a及び電極部分901bを形成した後にそれらを繋ぐように電極部分を形成するので、外部電極を安定して形成できる。
また、チップ90の稜線90d、90eそれぞれを、溝611の壁面611a、611bそれぞれに接触させた状態でそれぞれの壁面611a、611bに沿って開口側に向けて移動させる移動量を制御することで、チップ90の側面90a及び側面90bに形成する電極部分について稜線から離れる方向の長さを制御することができる。
また、本実施形態では、電極部分901a及び電極部分901bを対応させながら複数箇所に並べて形成し、対応する電極部分901a及び電極部分901bを繋ぐように電極部分を形成するので、効率的に安定した外部電極を形成できる。
また、本実施形態では、互いに沿うように配置された複数の板状部材61の溝611に導体ペースト8を満たし、その後複数の板状部材61間にある導体ペースト8を除去することで、それぞれの溝611内に満たされている余分な導体ペースト8が流れ出る。従って、複数の板状部材61のそれぞれの溝611の壁面に沿って導体ペースト8を残留させることができる。
なお、第1、第2の実施の形態では、奥側から開口側へ向かう方向において外側に傾斜した壁面を備えた溝部の一例として、断面V字状の溝を用いて説明したが、少なくとも奥側から開口側へ向かう方向において外側に傾斜した壁面を備えた溝部であればよく、たとえば、断面台形状の溝でも良い。
本発明の第1の実施形態である外部電極形成方法の概要を示す図である。 本発明の第1の実施形態である外部電極形成方法を示す図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。
符号の説明
10…塗布ベッド、20…導体ペースト、30…チップ、101…溝、301…外部電極。

Claims (3)

  1. 電子部品を構成する素子が挿入可能な溝部であって、少なくともその第1壁面が奥側から開口側へ向かう方向において外側に傾斜した溝部を有する治具を準備し、前記溝部内に導体ペーストを満たすペースト準備工程と、
    当該満たした導体ペーストを少なくとも前記第1壁面に沿って残留させ、残余を取り除く除去工程と、
    前記素子を前記溝部の直上に配置する素子準備工程と、
    前記素子を前記溝部内に挿入し、前記素子を前記第1壁面に向けて移動させて前記素子の一の稜線を前記第1壁面に接触させる接触工程と、
    当該接触させた状態で前記素子を前記溝部の前記第1壁面に沿いつつ前記開口側に向けて移動させると共に、少なくとも前記第1壁面から前記一の稜線が離れるように前記第1壁面から前記素子を引き離す形成工程と、
    を備える、電子部品の外部電極形成方法。
  2. 前記接触工程の後に、前記素子を更に前記第1壁面に向けて移動させ、前記素子を前記第1壁面に沿うように傾斜させる傾斜工程を備える、請求項1に記載の電子部品の外部電極形成方法。
  3. 電子部品を構成する素子が挿入可能な溝部であって、少なくともその第1壁面が奥側から開口側へ向かう方向において外側に傾斜した溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、前記複数の板状部材それぞれの溝部を跨って覆うように前記それぞれの溝部内に前記導体ペーストを満たす準備工程と、
    前記複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、前記それぞれの溝部に入り込んだ導体ペーストを前記それぞれの溝部の少なくとも前記第1壁面に沿って残留させる除去工程と、
    電子部品を構成する素子を前記それぞれの溝部の直上に配置する素子準備工程と、
    前記素子を前記それぞれの溝部に渡るように挿入し、前記素子を前記それぞれの溝部の前記第1壁面に向かって移動させて前記素子の一の稜線が前記第1壁面に接触させる接触工程と、
    当該接触させた状態で前記素子を前記それぞれの溝部の前記第1壁面に沿いつつ前記開口側に向けて移動させると共に、前記それぞれの溝部の少なくとも前記第1壁面から前記一の稜線が離れるように前記第1壁面から前記素子を引き離す形成工程と、
    を備える、電子部品の外部電極形成方法。
JP2006007782A 2006-01-16 2006-01-16 外部電極形成方法 Active JP4188972B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006007782A JP4188972B2 (ja) 2006-01-16 2006-01-16 外部電極形成方法
KR1020060125514A KR100802351B1 (ko) 2006-01-16 2006-12-11 외부 전극 형성방법
US11/641,911 US7673382B2 (en) 2006-01-16 2006-12-20 External electrode forming method
CNB2007100013406A CN100570780C (zh) 2006-01-16 2007-01-10 外部电极形成方法
US12/588,613 US8181340B2 (en) 2006-01-16 2009-10-21 External electrode forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007782A JP4188972B2 (ja) 2006-01-16 2006-01-16 外部電極形成方法

Publications (2)

Publication Number Publication Date
JP2007189167A JP2007189167A (ja) 2007-07-26
JP4188972B2 true JP4188972B2 (ja) 2008-12-03

Family

ID=38263487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007782A Active JP4188972B2 (ja) 2006-01-16 2006-01-16 外部電極形成方法

Country Status (4)

Country Link
US (2) US7673382B2 (ja)
JP (1) JP4188972B2 (ja)
KR (1) KR100802351B1 (ja)
CN (1) CN100570780C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201249649A (en) * 2011-06-08 2012-12-16 Metal Ind Res & Dev Ct A hard board pasting method and a coating module thereof
JP6633829B2 (ja) * 2014-11-21 2020-01-22 株式会社クリエイティブコーティングス 電子部品の製造方法及び装置
CN106298548B (zh) * 2015-05-27 2018-10-02 林钰期 电子器件沾银加工方法
JP6933453B2 (ja) * 2016-08-22 2021-09-08 Koa株式会社 チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
JP6946876B2 (ja) * 2017-09-08 2021-10-13 Tdk株式会社 電子部品及び電子部品装置
US11052422B2 (en) * 2018-07-10 2021-07-06 Creative Coatings Co., Ltd. Electronic component manufacturing method and apparatus
JP2020027830A (ja) * 2018-08-09 2020-02-20 Tdk株式会社 電子部品の製造方法、及び、導体層の形成方法
JP7283821B2 (ja) * 2020-04-02 2023-05-30 株式会社クリエイティブコーティングス 電子部品製造装置
JP7079511B2 (ja) * 2020-04-02 2022-06-02 株式会社クリエイティブコーティングス 電子部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007204B2 (ja) 1991-09-30 2000-02-07 太陽誘電株式会社 電子部品の外部電極導体形成方法
SG30567G (en) * 1991-11-08 1995-09-18 Murata Manufacturing Co Electrode forming apparatus
JPH05175088A (ja) 1991-12-24 1993-07-13 Tdk Corp 複合チップ素子及びその製造方法
JPH0626245A (ja) 1992-07-09 1994-02-01 Ohbayashi Corp 膜体の接続構造
JPH0677099A (ja) 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JP2580045Y2 (ja) 1992-08-28 1998-09-03 太陽誘電株式会社 電子部品の外部電極形成治具
US5753299A (en) * 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
JP3509636B2 (ja) 1999-06-08 2004-03-22 株式会社村田製作所 セラミック電子部品の製造方法
JP2001269616A (ja) * 2000-03-28 2001-10-02 Kyocera Corp 電子部品の外部電極塗布方法
JP3641217B2 (ja) 2000-03-31 2005-04-20 Tdk株式会社 チップ状電子部品における端部電極形成方法及び装置
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法

Also Published As

Publication number Publication date
US20100043221A1 (en) 2010-02-25
US8181340B2 (en) 2012-05-22
JP2007189167A (ja) 2007-07-26
US7673382B2 (en) 2010-03-09
CN100570780C (zh) 2009-12-16
US20070166465A1 (en) 2007-07-19
KR100802351B1 (ko) 2008-02-13
KR20070076411A (ko) 2007-07-24
CN101004980A (zh) 2007-07-25

Similar Documents

Publication Publication Date Title
JP4188972B2 (ja) 外部電極形成方法
KR100688929B1 (ko) 외부전극 형성방법
JP2019523396A (ja) 電子デバイスのためのプローブカード
KR102068699B1 (ko) 레이저를 이용한 반도체 검사용 멤스 프로브의 제조방법
JP2009503535A (ja) 垂直型プローブ、その製造方法及びプローブのボンディング方法
CN107799131A (zh) 带电路的悬挂基板以及带电路的悬挂基板的制造方法
JP5147227B2 (ja) 電気的接続装置の使用方法
JP2008224640A (ja) 先端回転型プローブ組立
JP6218550B2 (ja) 液体吐出ヘッド
JP4299296B2 (ja) 外部電極形成方法
US6191022B1 (en) Fine pitch solder sphere placement
JP5899765B2 (ja) スキージ観察装置及びプリント装置
JP5640760B2 (ja) 試験用プローブカード、試験装置及び半導体装置の製造方法
JP4458068B2 (ja) 外部電極形成方法
JP4697285B2 (ja) 外部電極形成方法
JP2007518258A (ja) 回路部品を回路基板に接着する方法
JP4233463B2 (ja) 高周波特性の測定方法およびそれに用いる高周波特性測定装置
KR102648789B1 (ko) 전자부품의 제조 방법 및 장치
JP2006024767A (ja) チップ抵抗器の製造方法
JP5016420B2 (ja) プローブの交換方法及びプローブカード
TWI649817B (zh) Scraper box
JP2008014758A (ja) プローブの研磨部材、プローブの研磨方法、プローブカード及びプローブ装置
JP2008093697A (ja) フラックスの成膜装置及びフラックス面の平滑化方法
CN103369823A (zh) 印刷电路板及其制造方法
JPH1071357A (ja) ペースト塗布装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080911

R150 Certificate of patent or registration of utility model

Ref document number: 4188972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250