KR100802351B1 - 외부 전극 형성방법 - Google Patents

외부 전극 형성방법 Download PDF

Info

Publication number
KR100802351B1
KR100802351B1 KR1020060125514A KR20060125514A KR100802351B1 KR 100802351 B1 KR100802351 B1 KR 100802351B1 KR 1020060125514 A KR1020060125514 A KR 1020060125514A KR 20060125514 A KR20060125514 A KR 20060125514A KR 100802351 B1 KR100802351 B1 KR 100802351B1
Authority
KR
South Korea
Prior art keywords
wall surface
groove
chip
conductor paste
groove portion
Prior art date
Application number
KR1020060125514A
Other languages
English (en)
Other versions
KR20070076411A (ko
Inventor
고 오노데라
사토시 구리모토
요지 도자와
시로우 오오츠키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070076411A publication Critical patent/KR20070076411A/ko
Application granted granted Critical
Publication of KR100802351B1 publication Critical patent/KR100802351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49087—Resistor making with envelope or housing
    • Y10T29/49098—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

전자부품의 외부전극 형성방법은, 페이스트 준비공정과, 제거공정과, 소자 준비공정과, 접촉공정과, 형성공정을 구비한다. 우선, 전자부품을 구성하는 소자가 삽입 가능한 홈부를 갖는 지그(jig)를 준비한다. 지그의 홈부는, 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 제 1 벽면을 적어도 포함하고 있다. 페이스트 준비공정에서는, 홈부 내에 도체 페이스트를 채운다. 제거공정에서는, 채워진 도체 페이스트를 제 1 벽면을 따라서 잔류시키고, 나머지를 제거한다. 소자 준비공정에서는, 소자를 홈부의 바로 위에 배치한다. 접촉공정에서는, 소자를 홈부 내에 삽입하고, 소자를 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선을 제 1 벽면에 접촉시킨다. 형성공정에서는, 소자의 하나의 능선을 제 1 벽면에 접촉시킨 상태에서, 소자를 제 1 벽면을 따라가면서 개구측을 향하여 이동시키고, 제 1 벽면으로부터 하나의 능선이 이격되도록 제 1 벽면으로부터 소자를 떼어놓는다.
외부전극, 페이스트 준비공정, 소자 준비공정, 접촉공정, 형성공정

Description

외부 전극 형성방법{Method for forming an outer electrode}
도 1은 본 발명의 제 1 실시형태인 외부전극 형성방법의 개요를 도시하는 도면.
도 2는 본 발명의 제 1 실시형태인 외부전극 형성방법을 도시하는 도면.
도 3 내지 도 7은 본 발명의 제 1 실시형태인 외부전극 형성방법을 설명하기 위한 도면.
도 8 내지 도 10은 본 발명의 제 2 실시형태인 외부전극 형성방법을 설명하기 위한 도면.
본 발명은, 전자부품의 외부전극 형성방법에 관한 것이다.
최근의 전자기기 등의 소형화에 따라, 이들에 사용하는 전자부품의 소형화가 진행되고 있다. 표면 실장형 전자부품은 실장기술의 향상에 따라 그 소형화가 특히 진행되고 있다. 이들 전자부품은 기판에 실장하기 위한 외부전극을 형성할 필요가 있지만, 필요에 따라서 부품의 측면이나 단면에 복수의 외부전극을 형성하는 경우도 있으며, 그 형성방법이 다양하게 제안되어 있다.
전자부품의 외부전극을 형성하는 방법의 하나로서, 미국특허 제5,753,299호에 기재된 방법이 있다. 이 방법은, 전자부품이 되는 소자인 칩의 단면(端面) 및 그 단면과 인접하는 측면에 외부전극을 형성하는 것이다. 보다 구체적으로는, 칩의 단면에 대향하는 위치에 빗형상 플레이트의 핑거(finger)라고 불리는 연속 돌기부분을 배치하고, 그 핑거의 선단에는 외부전극을 형성하기 위한 도체 페이스트(paste)를 도포한다. 계속해서, 핑거를 칩에 접촉시키고, 핑거를 칩이 신장되는 방향과 교차하는 방향으로 슬라이딩시켜, 도체 페이스트를 칩에 문지름으로써 외부전극을 형성한다.
상술한 바와 같이 도체 페이스트를 칩의 단면에 문질러서 외부전극을 형성하는 경우에는, 측면에 형성되는 외부전극은 도체 페이스트의 늘어짐에 의해서 형성된다. 보다 구체적으로는, 단면과 측면으로 형성되는 능선에서 깍인 도체 페이스트가 칩의 측면을 타고 흐름으로써 측면에 있어서의 외부전극이 형성된다. 그 때문에, 칩의 측면에 형성되는 외부전극의 형상은, 도체 페이스트의 점도 등에 좌우된다. 그렇지만, 도체 페이스트의 점도를 자유 자재로 컨트롤하는 것은 곤란하기 때문에, 칩의 측면에 있어서의 외부전극의 능선으로부터 이격되는 방향에 있어서의 길이를 도체 페이스트의 점도 조정에 의해서 컨트롤하는 것은 곤란하다.
그래서 본 발명자들은 다양한 관점에서, 도체 페이스트의 점도 조정에 의하지 않은 방법으로, 외부전극의 길이를 컨트롤하는 것에 대하여 검토하였다. 그 검토의 최초의 단계로서, 본 발명자들은, 칩의 단면과 측면으로 형성되는 능선에서 깎이는 도체 페이스트의 양을 조정함으로써 외부전극의 길이를 컨트롤할 수 없는지를 검토하였다. 이러한 검토의 결과, 본 발명자들은, 도체 페이스트의 양을 늘리면, 칩의 측면에 있어서의 외부전극은 단면을 따라서 능선으로부터 이격되는 방향으로의 신장이 증가하지만, 필연적으로 능선을 따른 방향으로의 신장도 증가함을 알아내었다. 이 지견에 따르면, 인접하는 외부전극간의 거리가 충분하지 않아, 전극간 쇼트의 우려가 있음을 알 수 있다.
검토의 다음 단계에 있어서, 본 발명자들은, 인접하는 외부전극간의 거리를 확보하기 위해서 도체 페이스트의 양을 감소시키면 아래로 늘어지는 양도 줄어들기 때문에, 외부전극의 능선으로부터 이격되는 방향으로의 신장은 제한되고, 충분히 외부전극의 면적이 확보되지 않을 우려가 있음을 알아내었다. 더욱 검토를 거듭한 결과, 본 발명자들은, 이와 같이 도체 페이스트를 능선에서 깍아내어 외부전극을 형성하는 경우에는, 측면에 있어서의 외부전극의 상태는 도체 페이스트가 늘어지는 방식에 좌우되어, 그 형상이 안정되지 않는 경우도 있고, 기판상에 실장한 경우에 맨하탄 현상이 발생하는 원인이 되는 것도 발견하였다.
그래서 본 발명은, 외부전극을 안정하게 형성할 수 있는 전자부품의 외부전극 형성방법을 제공하는 것을 목적으로 한다.
본 발명의 외부전극 형성방법은, 전자부품을 구성하는 소자가 삽입 가능한 홈부를 갖는 지그를 준비하고, 홈부가, 안쪽으로부터 개구측으로 향하는 방향에 있 어서 외측으로 경사진 제 1 벽면을 적어도 포함하고, 홈부 내에 도체 페이스트를 채우는 페이스트 준비공정과, 상기 채워진 도체 페이스트를 적어도 제 1 벽면을 따라서 잔류시키고, 나머지를 제거하는 제거공정과, 소자를 홈부의 바로 위에 배치하는 소자 준비공정과, 소자를 홈부 내에 삽입하여, 소자를 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선을 제 1 벽면에 접촉시키는 접촉공정과, 상기 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키고, 적어도 제 1 벽면으로부터 하나의 능선이 이격되도록 제 1 벽면으로부터 소자를 떼어놓는 형성공정을 구비한다.
본 발명에 의하면, 소자를 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선을 제 1 벽면에 접촉시키기 때문에, 소자의 하나의 면과 제 1 벽면의 접촉 각도가 예각이 된다. 그리고, 상기 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키기 때문에, 의도한 형상으로 안정적으로 전극부분을 형성할 수 있다. 특히, 소자의 제 1 벽면에 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키는 이동량을 제어함으로써, 소자의 하나의 면에 형성되는 전극부분의 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 본 발명에서는, 소자의 제 1 벽면에 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키고, 적어도 제 1 벽면으로부터 하나의 능선이 이격되도록 상기 제 1 벽면으로부터 소자를 떼어놓는다. 이로써, 능선을 따라서 충분한 양의 도체 페이스트가 도포된다. 따라서, 의도한 막두께로 안정적으로 외부전극을 형성할 수 있다. 특히, 소자의 모서리부에서의 막두께를 확보할 수 있다.
바람직하게는, 접촉공정의 후에, 소자를 또한 상기 제 1 벽면을 향하여 이동시키고, 소자를 제 1 벽면을 따라가도록 경사지게 하는 경사공정을 구비한다.
이것에 의하면, 소자를 제 1 벽면을 따라 경사지게 하기 때문에, 소자의 하나의 면과 제 1 벽면의 접촉 각도가 더욱 예각으로 된다. 따라서, 의도한 형상으로 안정적으로 상기 하나의 면에 전극부분을 형성할 수 있다. 특히, 소자의 하나의 면과 제 1 벽면의 접촉 각도를 제어함으로써, 소자의 하나의 면에 형성되는 전극부분의 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 본 발명의 외부전극 형성방법에서는, 전자부품을 구성하는 소자가 삽입 가능한 홈부가 형성된 복수의 판상부재가 서로 접하도록 배치되어 있는 지그를 준비하고, 홈부가, 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 제 1 벽면을 적어도 포함하고, 복수의 판상부재 각각의 홈부에 걸쳐서 덮도록 각각의 홈부 내에 도체 페이스트를 채우는 준비공정과, 복수의 판상부재 각각의 사이에 들어간 도체 페이스트를 제거함으로써, 각각의 홈부에 들어간 도체 페이스트를 각각의 홈부의 적어도 제 1 벽면을 따라서 잔류시키는 제거공정과, 전자부품을 구성하는 소자를 각각의 홈부의 바로 위에 배치하는 소자 준비공정과, 소자를 각각의 홈부를 지나도록 삽입하여, 소자를 각각의 홈부의 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선이 제 1 벽면에 접촉시키는 접촉공정과, 상기 접촉시킨 상태에서 소자를 각각의 홈부의 제 1 벽면을 따라가면서 개구측으로 향하여 이동시키고, 각각의 홈부의 적어도 제 1 벽면으로부터 하나의 능선이 이격되도록 제 1 벽면으로부터 소자를 떼어놓는 형성공정을 구비한다.
본 발명에 의하면, 서로 접하도록 배치된 복수의 판상부재의 홈부에 도체 페이스트를 채우고, 그 후 복수의 판상부재간에 있는 도체 페이스트를 제거함으로써, 각각의 홈부 내에 채워져 있는 여분의 도체 페이스트가 흘러나온다. 따라서, 복수의 판상부재의 각각의 홈부의 벽면을 따라서 도체 페이스트를 잔류시킬 수 있다. 또한, 소자를 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선을 각각의 홈부의 제 1 벽면에 접촉시키기 때문에, 소자의 하나의 면과 제 1 벽면의 접촉 각도가 예각으로 된다. 그리고, 상기 접촉시킨 상태에서 소자를 각각의 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키기 때문에, 의도한 형상으로 안정적으로 하나의 면에 복수 개소 나란히 배열하여 전극부분을 형성할 수 있다. 특히, 소자의 제 1 벽면에 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키는 이동량을 제어함으로써, 소자의 하나의 면에 복수 개소에 나란히 배열하여 형성되는 전극부분의 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 각각의 홈부의 적어도 제 1 벽면으로부터 하나의 능선이 이격되도록 상기 제 1 벽면으로부터 소자를 떼어놓기 때문에, 능선을 따라서 충분한 양의 도체 페이스트가 도포된다. 따라서, 의도한 막두께로 안정적으로 외부전극을 형성할 수 있다. 특히, 소자의 모서리부에서의 막두께를 확보할 수 있다.
본 발명에 의하면, 의도한 형상, 막두께의 외부전극을 안정하게 형성할 수 있다.
본 발명은 하기 상세한 설명 및 첨부된 도면을 참조할 때 충분히 이해할 수 있으며, 상기 상세한 설명 및 도면들은 단지 예시적인 것이며, 본 발명을 제한하는 것으로 간주될 수 없다.
본 발명의 추가 적용 범주는 하기 기술된 상세한 설명에서 명확해질 것이다. 그러나, 본 발명의 양호한 실시예들을 지칭할 때, 당기술에 숙련된 기술자들에게는 상세한 설명에 기초하여 본 발명의 정신 및 범주 내에서 다양하게 변형 및 변화시킬 수 있다는 사실이 명백하기 때문에, 상세한 설명 및 보기들은 단지 예시적으로 기술된 것임을 이해해야 한다.
실시예
본 발명은, 예시만를 위해 도시된 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 계속해서, 첨부도면을 참조하면서 본 발명의 실시 형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다.
(제 1 실시형태)
본 발명의 제 1 실시형태인, 외부전극 형성방법에 대하여 설명한다. 본 실시형태의 외부전극 형성방법의 개요는, 도 1에 도시하는 바와 같이, 단면이 V자형상인 홈(101; 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 벽면을 구비한 홈부)이 형성된 도포 베드(10; 지그)를 준비하고, 그 홈(101)의 벽면 을 따르가도록 도체 페이스트(20)를 부착시켜 둔다. 그 후, 칩(30; 소자)을 홈(101)내에 삽입하여, 칩(30)을 벽면에 접촉시킨 후, 도면 중의 화살표 방향을 따라 칩을 움직이고, 또한 칩(30)을 벽면으로부터 떼어냄으로써, 칩(30)의 측면에 외부전극(301)을 형성한다. 계속해서, 외부전극 형성방법의 상세한 것에 대하여 설명한다.
도 2는, 본 실시형태의 외부전극 형성방법의 순서를 설명하기 위한 도면이다. 도 3 내지 도 7은, 칩(30) 및 도포 베드(10)에 대하여 홈(101)을 한눈에 볼 수 있는 방향에서 본 도면이고, 외부전극 형성방법의 각 순서의 상태를 도시하는 도면이다. 도 2에 도시한 흐름에 따라, 적절하게 도 3 내지 도 7을 참조하면서 설명한다.
단면이 V자형상인 홈(101)이 형성된 도포 베드(10; 지그)를 준비하고, 도포 베드(10)의 홈(101) 및 주면(102)에 도체 페이스트(20)를 채운다(도 2의 스텝 S01, 도 3a, 준비공정).
계속해서, 블레이드(40)에서 홈(101)내 및 주면(102)상의 도체 페이스트를 긁어낸다(도 2의 스텝 S02, 도 3b, 제거공정). 도 3b에 도시하는 바와 같이, 블레이드(40)는 홈(101)내로 들어가는 볼록부를 갖고 있고, 블레이드(40)는 홈(101) 및 주면(102)에 대하여 일정한 틈이 생기도록 되어 있다. 따라서, 도 3c에 도시하는 바와 같이, 홈(101)의 벽면(101a, 101b) 및 주면(102)을 따라 도체 페이스트(20)가 잔류하고, 나머지가 제거된다.
계속해서, 칩부(30)를 홈(101)의 바로 위에 배치한다(도 2의 스텝 S03, 도 4a, 소자 준비공정). 이 때, 칩(30)은, 칩(30)의 중심선 L의 연장선과 단면이 V자형상인 홈의 바닥부(101c)가 일치하도록 배치된다. 또한, 칩(30)은, 보유판(50)에 설치된 점착테이프(51)에 접착되어 보유되어 있다.
다음에, 칩(30)의 선단이 홈(101)내에 삽입되는 위치에 보유판(50)을 연직 하방으로 이동시킨다(도 4b). 계속해서, 칩(30)의 측면(30a)이 홈(101)의 벽면(101a)에 근접하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 2의 스텝 S04, 도 4c, 접촉공정). 이와 같이 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 칩(30)의 측면(30a)과 단면(30c)으로 이루어지는 능선(30d)이 홈(101)의 벽면(101a)에 접촉한다. 이 때, 칩부(30)의 측면(30a)과 홈(101)의 벽면(101a)의 접촉 각도는 예각으로 되어 있다.
또한 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 도 5a에 도시하는 바와 같이 칩(30)이 홈(101)의 벽면(101a)을 향하여 더욱 경사진 상태가 된다. 이렇게 함으로써, 접촉 각도가 더욱 예각이 되기 때문에, 능선으로부터 이격되는 방향으로 연장시킬 수 있고, 의도한 형상으로 안정적으로 칩(30)의 측면(30a)에 전극부를 형성할 수 있다. 또한, 접촉 각도를 제어함으로써, 칩(30)의 측면(30a)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
도 5a의 상태로부터, 홈(101)의 벽면(101a)을 따라가면서 홈(101)의 개구측을 향하여 칩(30)을 이동시키고, 도포 베드(10)에 부착된 도체 페이스트(20)를 긁어낸다(도 5b). 여기에서, 칩(30)이 이동시키는 양을 제어함으로써, 칩(30)의 측 면(30a)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 홈(101)의 벽면(101a)으로부터 칩(30)의 측면(30a)과 단면(30c)으로 이루어지는 능선(30d)이 이격되도록 홈(101)의 벽면(101a)으로부터 칩(30)을 떼어놓는다(도 2의 스텝 S05, 도 5d, 형성공정). 이로써, 칩(30)의 측면(30a) 및 능선(30d)에 전극부분(301a)이 형성된다. 또, 칩(30)의 측면(30a)과 단면(30c)으로 이루어지는 능선(30d)이 홈(101)의 벽면(101a)으로부터 이격되는 과정에서, 도체 페이스트가 연속적으로 이격되기 때문에(도 5c), 능선(30d)을 따라서 충분한 양의 도체 페이스트가 도포된다. 따라서, 소자의 모서리부에서의 막두께를 확보할 수 있다.
계속해서, 칩(30)의 측면(30a)에 대향하는 측면(30b)에 전극부분을 형성한다. 전극부분(301a)의 형성공정과 동일하기 때문에 도면을 참조한 설명은 생략한다. 도 4a와 동일한 위치, 즉, 칩(30)을 홈(101)의 바로 위로 이동시킨 후, 도 4b와 동일한 위치, 즉, 칩부(30)의 선단이 홈(101)내에 삽입되는 위치에 보유판(50)을 연직 하방으로 이동시킨다.
계속해서, 칩(30)의 측면(30b)이 홈(101)의 벽면(101b)에 근접하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 2의 스텝 S06). 이렇게 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 칩(30)의 측면(30b)과 단면(30c)으로 이루어지는 능선(30e)이 홈(101)의 벽면(101b)에 접촉한다. 이 때, 칩(30)의 측면(30b)과 홈(101)의 벽면(101b)의 접촉 각도는 예각으로 되어 있다.
또한 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 칩(30)이 홈(101)의 벽면(101b)을 향하여 더욱 경사진 상태가 된다. 이렇게 함으로써, 접촉 각도가 더욱 예각이 되기 때문에, 능선으로부터 이격되는 방향으로 연장시킬 수 있고, 의도한 형상으로 안정적으로 칩(30)의 측면(30b)에 전극부분을 형성할 수 있다. 또한, 접촉 각도를 제어함으로써, 칩(30)의 측면(30b)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
칩(30)이 홈(101)의 벽면(101b)을 향하여 더욱 경사진 상태로부터, 홈(101)의 벽면(101b)을 따라가면서 홈(101)의 개구측을 향하여 칩(30)을 이동시키고, 도포 베드(10)에 부착된 도체 페이스트(20)를 긁어낸다. 여기에서, 칩부(30)가 이동시키는 양을 제어함으로써, 칩(30)의 측면(30b)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 홈(101)의 벽면(101b)으로부터 칩(30)의 측면(30b)과 단면(30c)으로 이루어지는 능선(30e)이 이격되도록 홈(101)의 벽면(101b)으로부터 칩(30)을 떼어놓는다. 이로써, 칩부(30)의 측면(30b) 및 능선(30e)에 전극부분(301b)이 형성된다(도 2의 스텝 S07).
계속해서, 칩(30)이 도포 베드(10)의 주면(102)의 상방에 위치하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 6a). 그 위치로부터, 칩(30)의 단면(30c)이 주면(102)과 접촉하도록, 보유판(50)과 도포 베드(10)를 근접시킨다(도 6b). 칩(30)의 단면(30c)이 주면(102)에 접촉하면, 전극부분(301a)과 전극 부분(301b)을 연결하는 전극부분(301c)이 형성된다(도 2의 스텝 S08).
계속해서, 보유판(50)과 도포 베드(10)를 떼어놓고, 칩(30)을 건조시키면, 전극부분(301a)과, 전극부분(301b)과, 전극부분(301c)이 연결된 외부전극(301)이 형성된다(도 6c).
계속해서, 블레이드(45)로 홈(101)내 및 주면(102)상의 도체 페이스트를 긁어낸다(도 2의 스텝 S09, 도 6d). 도 6d에 도시하는 바와 같이, 블레이드(45)는 홈(101)내로 들어가는 볼록 형상으로 되어 있다. 도 3b에 도시한 블레이드(40)와의 상이점은, 블레이드(45)와, 홈(101) 및 주면(102) 사이에 틈이 생기지 않도록 형성되어 있는 점이다. 따라서, 도 6e에 도시하는 바와 같이, 홈(101)내 및 주면(102)상의 도체 페이스트는 모두 긁혀진다.
이상과 같이, 본 실시형태에서는, 칩(30)의 측면(30a, 30b) 각각에, 각각의 면과 대향하는 홈(101)의 벽면(1O1a, 1O1b)을 향하여 이동시키고, 칩(30)의 능선(30d, 30e) 각각을, 홈(101)의 벽면(101a, 101b) 각각에 접촉시키고 있다. 이로써, 칩(30)의 측면(30a)과 홈(101)의 벽면(101a)과, 칩(30)의 측면(30b)과 101b의 접촉 각도가 예각으로 된다. 그리고, 칩(30)의 능선(30d, 30e) 각각을, 홈(101)의 벽면(101a, 101b) 각각 접촉시킨 상태에서 각각의 벽면(101a, 101b)을 따라서 개구측을 향하여 이동시키고 있다. 이로써, 의도한 형상으로 안정적으로 전극부분을 형성할 수 있다.
접촉 공정의 후, 또한 보유판(50)과 도포 베드(10)를 상대적으로 이동시켜, 칩(30)의 측면(30a)과 홈(101)의 벽면(101a)과, 칩(30)의 측면(30b)과 홈(101)의 벽면(101b)의 접촉 각도를 제어하고 있다. 또한, 칩(30)의 능선(30d, 30e) 각각을, 홈(101)의 벽면(101a, 101b) 각각에 접촉시킨 상태에서 각각의 벽면(1O1a, 1O1b)을 따라서 개구측을 향하여 이동시키는 이동량을 제어하고 있다. 이들에 의해, 칩(30)의 측면(30a) 및 측면(30b)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
칩(30)의 능선(30d, 30e) 각각을, 홈(101)의 벽면(101a, 101b) 각각에 접촉시킨 상태에서 각각의 벽면(101a, 101b)을 따라서 개구측으로 향하여 이동시키고, 홈(101)의 벽면(101a, 101b)에서 칩(30)의 능선(30d, 30e)이 이격되도록 홈(101)의 벽면(101a, 101b)으로부터 칩(30)을 떼어놓고 있다. 이로써, 칩(30)의 능선(30d, 30e)을 따라서 충분한 양의 도체 페이스트가 도포된다. 따라서, 의도한 막두께로 안정적으로 외부전극을 형성할 수 있다. 특히, 칩(30)의 모서리부의 막두께를 확보할 수 있다.
홈(101)을 따라 복수의 칩(30)을 나란히 늘어놓고 작업하는 경우에 대해서도, 각 칩(30)을 정확하게 홈(101)의 벽면(101a)에 접촉시킬 수 있다. 도 7a에 도시하는 바와 같이, 소자 준비공정에서 일부의 칩(30')이 소정 위치(칩(30)의 위치)로부터 약간 어긋난 부분에 배치된 경우, 도 7b에 도시하는 바와 같이, 접촉공정에서 칩(30) 및 칩(30') 각각의 측면(30a) 및 측면(30'a)과 홈(101)의 벽면(101a)의 접촉 각도가 약간 어긋날 뿐이다. 따라서, 칩의 측면에 도포되는 도체 페이스트의 양은 변하지 않기 때문에, 복수의 칩에 대하여 의도한 형상으로 안정적으로 외부전극을 형성할 수 있다.
(제 2 실시형태)
본 발명의 제 2 실시형태인, 외부전극 형성방법에 대하여 설명한다. 본 실시형태의 외부전극 형성방법은 칩에 복수의 외부전극을 동시에 형성하기 위한 방법이다. 제 1 실시형태와의 상이점은 주로 사용하는 도포 베드나 블레이드와 같은 지그의 형태이다. 도 8 내지 도 10은, 본 실시형태의 외부전극 형성방법의 순서를 설명하기 위한 도면이다. 도 8 내지 도 10을 참조하면서, 본 실시형태의 외부전극 형성방법을 설명한다.
우선, 도포 베드(6) 및 블레이드(7)를 준비한다(도 8a). 도포 베드(6)는, 베이스(60)와, 4장의 판상부재(61)로 구성되어 있다. 판상부재(61)는 간격을 두고 서로 평행하게 되도록 베이스(60)에 장착되어 있다. 판상부재(61) 각각은 동일한 위치에 단면이 V자형상인 홈(611)이 형성되어 있다.
블레이드(7)는, 베이스(70)와, 긁어냄부(71)로 구성되어 있다. 긁어냄부(71)에는 이(tooth; 711)가 형성되어 있다. 이(711)는, 도포 베드(6)의 판상부재(61)의 사이에 들어갈 수 있도록 형성되어 있다.
계속해서, 도포 베드(6)의 판상부재(61) 각각의 단면이 V자형상인 홈(611)에 걸쳐서 덮도록 도체 페이스트(8)를 쌓아 올린다(도 8b). 따라서, 각 판상부재(61)의 단면이 V자형상인 홈(611)내에 도체 페이스트(8)가 채워진다(준비공정).
계속해서, 블레이드(7)와 도포 베드(6)가 접촉하도록, 블레이드(7)와 도포 베드(6)를 상대적으로 이동시킨다(도 9a). 이렇게 이동시키면, 블레이드(7)의 이(711) 각각이 도포 베드(6)의 판상부재(61) 각각의 사이에 삽입된다. 이(711)의 선단이 도포 베드(6)의 베이스(60)에 접촉한 상태에서는, 판상부재(61)의 상단과 이(711)사이의 밑부분과의 사이에는 틈이 생기도록 형성되어 있다. 따라서, 도체 페이스트(8)가 그 틈으로부터 판상부재(61)의 위로 밀려나간다.
계속해서, 블레이드(7)를 판상부재(61)를 따라 이동시키고, 각 판상부재(61) 사이에 들어간 도체 페이스트(8)를 긁어낸다(도 9b, 제거공정). 도체 페이스트(8)는 유동성이 있기 때문에, 판상부재(61)의 단면이 V자형상인 홈(611)에 남은 도체 페이스트(8)는, 판상부재(61)의 사이로 흘러나간다(도 9c). 따라서, 도체 페이스트(8)는 판상부재(61)의 각 단면이 V자형상인 홈(611)을 따라 잔류한다.
계속해서, 칩(90)을 각 판상부재(61) 각각의 단면이 V자형상인 홈(611)을 지나게 하고, 또한 단면이 V자형상인 홈(611)의 바로 위에 배치한다(도 10a, 소자 준비공정). 칩(90)은, 제 1 실시형태와 마찬가지로 보유판(도시하지 않음)에 설치된 점착테이프(도시하지 않음)에 접착되어 보유된다.
계속해서, 보유판을 연직하방으로 이동시키고, 칩(90)의 선단이 각 단면이 V자형상인 홈(611)내에 삽입되는 위치에 배치한다. 계속해서, 칩(90)의 측면(90a)이 각 단면이 V자형상인 홈(611)의 벽면(611a)에 근접하도록 보유판과 도포 베드(6)를 상대적으로 이동시킨다(접촉공정). 그렇게 하면, 칩(90)의 측면(90a)과 단면(90c)으로 이루어지는 능선(90d)이 각 홈(611)의 벽면(611a)에 접촉한다. 이 때, 칩(90)의 측면(90a)과 각 홈(611)의 벽면(611a)의 접촉 각도는 예각으로 되어 있다. 또, 제 1 실시형태와 마찬가지로, 또한 보유판과 도포 베드(6)를 상대적으로 이동시켜도 좋다. 접촉 각도를 제어함으로써, 칩(90)의 측면(90a)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
계속해서, 칩(90)의 측면(90a)과 단면(90c)으로 이루어지는 능선(90d)이 각 홈(611)의 벽면(611a)에 접촉한 상태로부터, 홈(611)의 벽면(611a)을 따라가면서 홈(611)의 개구측을 향하여 칩(90)을 이동시키고, 도포 베드(6)에 부착된 도체 페이스트(8)를 긁어낸다. 여기에서, 칩(90)이 이동시키는 양을 제어함으로써, 칩(90)의 측면(90a)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
또한, 홈(611)의 벽면(611a)으로부터 칩(90)의 측면(90a)과 단면(90c)으로 이루어지는 능선(90d)이 이격되도록 벽면(611a)으로부터 칩(90)을 떼어놓는다(형성공정). 이로써, 칩(90)의 측면(90a) 및 능선(90d)에 전극부분이 형성된다.
계속해서, 칩(90)을 각 판상부재(61) 각각의 단면이 V자형상인 홈(611)을 지나게 하고, 또한 단면이 V자형상인 홈(611)의 바로 위에 배치한다. 계속해서, 보유판을 연직 하방으로 이동시키고, 칩(90)의 선단이 각 단면이 V자형상인 홈(611)내에 삽입되는 위치에 배치한다.
계속해서, 칩(90)의 측면(90b)이 각 단면이 V자형상인 홈(611)의 벽면(611b)에 근접하도록 보유판과 도포 베드(6)를 상대적으로 이동시킨다(접촉공정). 그렇게 하면, 칩(90)의 측면(90b)과 단면(90c)으로 이루어지는 능선(90e)이 각 홈(611)의 벽면(611b)에 접촉한다. 이 때, 칩(90)의 측면(90b)과 각 홈(611)의 벽면(611b)의 접촉 각도는 예각으로 되어 있다. 또한, 제 1 실시형태와 마찬가지로, 또한 보유판과 도포 베드(6)를 상대적으로 이동시켜도 좋다. 접촉 각도를 제어함 으로써, 칩(90)의 측면(90b)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
계속해서, 칩(90)의 측면(90b)과 단면(90c)으로 이루어지는 능선(90e)이 각 홈(611)의 벽면(611b)에 접촉한 상태로부터, 홈(611)의 벽면(611b)을 따라가면서 홈(611)의 개구측을 향하여 칩(90)을 이동시키고, 도포 베드(6)에 부착된 도체 페이스트(8)를 긁어낸다. 또한, 홈(611)의 벽면(611b)으로부터 칩(90)의 측면(90b)과 단면(90c)으로 이루어지는 능선(90e)이 이격되는 위치까지 칩(90)을 이동시킨다(형성공정). 이로써, 칩(90)의 측면(90b) 및 능선(90e)에 전극부분(901b)이 형성된다.
계속해서, 칩(90)이 판상부재(61)의 홈(611) 이외의 부분의 상방에 위치하도록 칩(90)과 도포 베드를 상대적으로 이동시킨다. 그 후, 칩(90)이 판상부재(61)의 홈(611) 이외의 부분에 접속하도록, 칩(90)을 도포 베드(6)와 상대적으로 이동시킨다. 칩(90)의 선단이 판상부재(61)의 홈(611) 이외의 부분에 접촉하면, 전극부분(901a)과 전극부분(901b)을 연결하는 전극부분이 형성된다.
계속해서, 칩(90)과 도포 베드(6)를 떼어놓고, 칩(90)을 건조시키면, 전극부분(901a)과, 전극부분(901b)과, 전극부분(901a 및 901b)을 연결하는 전극부분(901c)이 연결된 외부전극(도 10b)이 형성된다.
이상과 같이, 본 실시형태에서는, 칩(90)의 측면(90a, 90b) 각각에, 각각의 면과 대향하는 각 홈(611)의 벽면(611a, 611b)을 향하여 이동시키고, 칩(90)의 능선(90d, 90e) 각각을, 각 홈(611)의 벽면(611a, 611b) 각각에 접촉시키고 있다. 이로써, 칩(90)의 측면(90a)과 홈(611)의 벽면(611a)과, 칩(90)의 측면(90b)과 홈(611)의 벽면(611b)과의 접촉 각도가 예각이 된다. 그리고, 칩(90)의 능선(90d, 90e) 각각을, 홈(611)의 벽면(611a, 611b) 각각에 접촉시킨 상태에서 각각의 벽면(611a, 611b)을 따라서 개구측을 향하여 이동시키기 때문에, 의도한 형상으로 안정적으로 전극부분을 형성할 수 있다. 또한, 전극부분(901a) 및 전극부분(901b)을 형성한 후에 그것들을 연결하도록 전극부분을 형성하기 때문에, 외부전극을 안정하게 형성할 수 있다.
칩부(90)의 능선(90d, 90e) 각각을, 홈(611)의 벽면(611a, 611b) 각각에 접촉시킨 상태에서 각각의 벽면(611a, 611b)을 따라서 개구측으로 향하여 이동시키는 이동량을 제어하고 있다. 이로써, 칩(90)의 측면(90a) 및 측면(90b)에 형성하는 전극부분에 대하여 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.
본 실시형태에서는, 전극부분(901a) 및 전극부분(901b)을 대응시키면서 복수 개소에 나란히 배열하여 형성하고, 대응하는 전극부분(901a) 및 전극부분(901b)을 연결하도록 전극부분을 형성하고 있다. 이로써, 효율적으로 안정된 외부전극을 형성할 수 있다.
본 실시형태에서는, 서로 접하도록 배치된 복수의 판상부재(61)의 홈(611)에 도체 페이스트(8)를 채우고, 그 후 복수의 판상부재(61) 사이에 있는 도체 페이스트(8)를 제거하고 있다. 이로써, 각각의 홈(611)내에 채워져 있는 여분의 도체 페이스트(8)가 흘러나온다. 따라서, 복수의 판상부재(61)의 각각의 홈(611)의 벽면을 따라서 도체 페이스트(8)를 잔류시킬 수 있다.
제 1, 제 2 실시 형태에서는, 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 벽면을 구비한 홈부의 일례로서, 단면이 V자형상인 홈을 사용하여 설명하였다. 이것에 한정되지 않고, 홈부는, 적어도 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 벽면을 구비하고 있으면 좋다. 예를 들면, 단면이 사다리꼴형인 홈이라도 좋다.
본 발명은 상술한 설명으로부터 여러 방식으로 변경될 수 있다는 것은 명백한 사실이다. 이러한 변형은 본 발명의 정신 및 범주로부터 이탈되는 것으로 간주될 수 없으며, 모두 변경사항은 하기 청구범위의 범주 내에 있는 것이라는 사실은 당기술에 숙련된 기술자에게는 명백한 사실이다.
본 발명에 의하면, 소자를 제 1 벽면을 향하여 이동시켜 소자의 하나의 능선을 제 1 벽면에 접촉시키기 때문에, 소자의 하나의 면과 제 1 벽면의 접촉 각도가 예각이 된다. 그리고, 상기 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키기 때문에, 의도한 형상으로 안정적으로 전극부분을 형성할 수 있다. 특히, 소자의 제 1 벽면에 접촉시킨 상태에서 소자를 홈부의 제 1 벽면을 따라가면서 개구측을 향하여 이동시키는 이동량을 제어함으로써, 소자의 하나의 면에 형성되는 전극부분의 능선으로부터 이격되는 방향의 길이를 제어할 수 있다.

Claims (3)

  1. 전자부품의 외부전극 형성방법으로서,
    전자부품을 구성하는 소자가 삽입 가능한 홈부를 갖는 지그를 준비하여, 상기 홈부가, 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 제 1 벽면을 적어도 포함하고 있고,
    상기 홈부내에 도체 페이스트를 채우는 페이스트 준비공정과,
    상기 채워진 도체 페이스트를 적어도 상기 제 1 벽면을 따라서 잔류시키고, 나머지를 제거하는 제거공정과,
    상기 소자를 상기 홈부의 바로 위에 배치하는 소자 준비공정과,
    상기 소자를 상기 홈부내에 삽입하고, 상기 소자를 상기 제 1 벽면을 향하여 이동시켜 상기 소자의 하나의 능선을 상기 제 1 벽면에 접촉시키는 접촉공정과,
    상기 접촉시킨 상태에서 상기 소자를 상기 홈부의 상기 제 1 벽면을 따라가면서 상기 개구측을 향하여 이동시키고, 적어도 상기 제 1 벽면으로부터 상기 하나의 능선이 이격되도록 상기 제 1 벽면으로부터 상기 소자를 떼어놓은 형성공정을 구비하는 전자부품의 외부전극 형성방법.
  2. 제 1 항에 있어서,
    상기 접촉공정의 후에, 상기 소자를 또한 상기 제 1 벽면을 향하여 이동시키고, 상기 소자를 상기 제 1 벽면을 따라가도록 경사지게 하는 경사공정을 구비하는 전자부품의 외부전극 형성방법.
  3. 전자부품을 구성하는 소자가 삽입 가능한 홈부가 형성된 복수의 판상부재가 서로 접하도록 배치되어 있는 지그를 준비하고, 상기 홈부가, 안쪽으로부터 개구측으로 향하는 방향에 있어서 외측으로 경사진 제 1 벽면을 적어도 포함하고 있고,
    상기 복수의 판상부재 각각의 홈부에 걸쳐서 덮도록 상기 각각의 홈부 내에 상기 도체 페이스트를 채우는 준비공정과,
    상기 복수의 판상부재 각각의 사이에 들어간 도체 페이스트를 제거함으로써, 상기 각각의 홈부에 들어간 도체 페이스트를 상기 각각의 홈부의 적어도 상기 제 1 벽면에 따라 잔류시키는 제거공정과,
    전자부품을 구성하는 소자를 상기 각각의 홈부의 바로 위에 배치하는 소자 준비공정과,
    상기 소자를 상기 각각의 홈부에 걸치도록 삽입하고, 상기 소자를 상기 각각의 홈부의 상기 제 1 벽면을 향하여 이동시켜 상기 소자의 하나의 능선이 상기 제 1 벽면에 접촉시키는 접촉공정과,
    상기 접촉시킨 상태에서 상기 소자를 상기 각각의 홈부의 상기 제 1 벽면을 따라가면서 상기 개구측을 향하여 이동시키고, 상기 각각의 홈부의 적어도 상기 제 1 벽면으로부터 상기 하나의 능선이 이격되도록 상기 제 1 벽면으로부터 상기 소자를 떼어놓는 형성공정을 구비하는 전자부품의 외부전극 형성방법 .
KR1020060125514A 2006-01-16 2006-12-11 외부 전극 형성방법 KR100802351B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006007782A JP4188972B2 (ja) 2006-01-16 2006-01-16 外部電極形成方法
JPJP-P-2006-00007782 2006-01-16

Publications (2)

Publication Number Publication Date
KR20070076411A KR20070076411A (ko) 2007-07-24
KR100802351B1 true KR100802351B1 (ko) 2008-02-13

Family

ID=38263487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125514A KR100802351B1 (ko) 2006-01-16 2006-12-11 외부 전극 형성방법

Country Status (4)

Country Link
US (2) US7673382B2 (ko)
JP (1) JP4188972B2 (ko)
KR (1) KR100802351B1 (ko)
CN (1) CN100570780C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201249649A (en) * 2011-06-08 2012-12-16 Metal Ind Res & Dev Ct A hard board pasting method and a coating module thereof
JP6633829B2 (ja) * 2014-11-21 2020-01-22 株式会社クリエイティブコーティングス 電子部品の製造方法及び装置
CN106298548B (zh) * 2015-05-27 2018-10-02 林钰期 电子器件沾银加工方法
JP6933453B2 (ja) * 2016-08-22 2021-09-08 Koa株式会社 チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
JP6946876B2 (ja) * 2017-09-08 2021-10-13 Tdk株式会社 電子部品及び電子部品装置
US11052422B2 (en) * 2018-07-10 2021-07-06 Creative Coatings Co., Ltd. Electronic component manufacturing method and apparatus
JP2020027830A (ja) * 2018-08-09 2020-02-20 Tdk株式会社 電子部品の製造方法、及び、導体層の形成方法
JP7079511B2 (ja) * 2020-04-02 2022-06-02 株式会社クリエイティブコーティングス 電子部品の製造方法
JP7283821B2 (ja) * 2020-04-02 2023-05-30 株式会社クリエイティブコーティングス 電子部品製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001269616A (ja) * 2000-03-28 2001-10-02 Kyocera Corp 電子部品の外部電極塗布方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007204B2 (ja) 1991-09-30 2000-02-07 太陽誘電株式会社 電子部品の外部電極導体形成方法
GB2261181B (en) * 1991-11-08 1994-10-19 Murata Manufacturing Co Electrode forming apparatus
JPH05175088A (ja) 1991-12-24 1993-07-13 Tdk Corp 複合チップ素子及びその製造方法
JPH0626245A (ja) 1992-07-09 1994-02-01 Ohbayashi Corp 膜体の接続構造
JPH0677099A (ja) 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JP2580045Y2 (ja) 1992-08-28 1998-09-03 太陽誘電株式会社 電子部品の外部電極形成治具
US5753299A (en) 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
JP3509636B2 (ja) 1999-06-08 2004-03-22 株式会社村田製作所 セラミック電子部品の製造方法
JP3641217B2 (ja) 2000-03-31 2005-04-20 Ｔｄｋ株式会社 チップ状電子部品における端部電極形成方法及び装置
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001269616A (ja) * 2000-03-28 2001-10-02 Kyocera Corp 電子部品の外部電極塗布方法

Also Published As

Publication number Publication date
US8181340B2 (en) 2012-05-22
JP2007189167A (ja) 2007-07-26
JP4188972B2 (ja) 2008-12-03
US20100043221A1 (en) 2010-02-25
KR20070076411A (ko) 2007-07-24
US20070166465A1 (en) 2007-07-19
CN100570780C (zh) 2009-12-16
CN101004980A (zh) 2007-07-25
US7673382B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
KR100802351B1 (ko) 외부 전극 형성방법
KR100688929B1 (ko) 외부전극 형성방법
JP2010038900A (ja) プローブカードに応用するための再利用可能な基板上へのｍｅｍｓプローブの製造方法
CN102081930A (zh) 布线电路基板组件、电子部件检查方法、连接构件及方法
JP2021511674A (ja) 縁部導体
CN107799131A (zh) 带电路的悬挂基板以及带电路的悬挂基板的制造方法
US10014456B2 (en) Flexible circuits with coplanar conductive features and methods of making same
CA3015971A1 (en) A circuit layer for an integrated circuit card
JP6254421B2 (ja) コネクター
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
KR100810459B1 (ko) 외부 전극 형성방법
JP2009283791A (ja) 半田ペースト印刷方法および半田ペースト印刷用マスク
US20220193677A1 (en) Foldable digital microfluidic (dmf) device using flexible electronic platform and methods of making same
TWI500374B (zh) 封裝基板及其製法
EP3187883A1 (en) Inspection terminal unit, probe card and method for manufacturing inspection terminal unit
JP2007518258A (ja) 回路部品を回路基板に接着する方法
JP4458068B2 (ja) 外部電極形成方法
JP2020096029A (ja) 電子部品接合用材料の塗布方法、及び電子部品が実装された回路基板
JP6345957B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP2008277668A (ja) 電子装置
EP4120299A1 (en) Electronic component manufacturing method and device
KR101757860B1 (ko) 탐침, 탐침 카드 및 그 제조방법
JP2007144914A (ja) スキージ及びこのスキージを用いた印刷方法
JPH0334325A (ja) 接着剤膜作成装置および接着剤膜作成方法
JPH01158792A (ja) ハイブリッドｉｃ基板等の導電パターン電極

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 12