JPH01158792A - ハイブリッドic基板等の導電パターン電極 - Google Patents
ハイブリッドic基板等の導電パターン電極Info
- Publication number
- JPH01158792A JPH01158792A JP31687187A JP31687187A JPH01158792A JP H01158792 A JPH01158792 A JP H01158792A JP 31687187 A JP31687187 A JP 31687187A JP 31687187 A JP31687187 A JP 31687187A JP H01158792 A JPH01158792 A JP H01158792A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- board
- hybrid
- solder
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 238000007598 dipping method Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はハイブリッドIC基板を親プリント板に接続す
る際に使用されるリード電極取付構造の改良に関し、特
にリード端子の挟持部下方にハンダのブリッジが形成さ
れることを防止したハイブリットIC基板等の導電パタ
ーン電極に関する。
る際に使用されるリード電極取付構造の改良に関し、特
にリード端子の挟持部下方にハンダのブリッジが形成さ
れることを防止したハイブリットIC基板等の導電パタ
ーン電極に関する。
(従来の技術)
一つのプリント基板」二に複数のI Cやその他の電子
部品を搭載したハイブリットIC基板として例えば第2
図(a) (b) (c)に示したようなものがあ
る1゜ 即ち第2図(a)に示したハイブリットIc基板1は、
セラミック、ガラスエポキシ等から成るプリント基板2
と、該プリント基板2十に配設された複数のl) l
1)(Dual In 1ine Package)型
I CROM 3とからなる1、このハイブリットIc
基板lは同図(b)(c)に示すように一枚の細幅帯状
の薄板を所定形状に整型して成るリード端子4を介して
マザーボート5のスルーホール6内に接続されるととも
にハンダ伺けによって固定される。
部品を搭載したハイブリットIC基板として例えば第2
図(a) (b) (c)に示したようなものがあ
る1゜ 即ち第2図(a)に示したハイブリットIc基板1は、
セラミック、ガラスエポキシ等から成るプリント基板2
と、該プリント基板2十に配設された複数のl) l
1)(Dual In 1ine Package)型
I CROM 3とからなる1、このハイブリットIc
基板lは同図(b)(c)に示すように一枚の細幅帯状
の薄板を所定形状に整型して成るリード端子4を介して
マザーボート5のスルーホール6内に接続されるととも
にハンダ伺けによって固定される。
ハンダ付けによる接続の手順として一般に用いられてい
るのはデイツプ式のハンダ付けてあり、第2図(b)に
示したように多数リード端子4を連接棒7によって予め
櫛状に接続一体化しておくとともに、各リード端子4先
端をY字状に二股に分岐した挟持部8てプリント基板周
縁に形成された各導電パターン電極9を挟圧保持し、こ
の状態で櫛状のリード端子4全体をハンダのデイツプ槽
に浸漬してから引き上げることによってハンダ付けを完
了する1、こうして、プリント基板2とリード端子4と
の接続が完rすると、連接棒7を切離して、ハイブリッ
トICのリード端子とするものである。
るのはデイツプ式のハンダ付けてあり、第2図(b)に
示したように多数リード端子4を連接棒7によって予め
櫛状に接続一体化しておくとともに、各リード端子4先
端をY字状に二股に分岐した挟持部8てプリント基板周
縁に形成された各導電パターン電極9を挟圧保持し、こ
の状態で櫛状のリード端子4全体をハンダのデイツプ槽
に浸漬してから引き上げることによってハンダ付けを完
了する1、こうして、プリント基板2とリード端子4と
の接続が完rすると、連接棒7を切離して、ハイブリッ
トICのリード端子とするものである。
なお、プリント板2の端部両面に形成された各一対の導
電パターン電極9の下端部と、プリント板2の下端縁と
の間に形成された所定幅のスペースSは、プリント板の
製造工程において一枚のボート士、に多数のプリント板
を整列して形成したあとで、各プリント板間を分離カッ
トする際に必要とされる遊ひである1、このスペース8
はプリント板端部を挟んで対応しあう各導電パターンに
おいて等しく設定されている8、本明細書においては、
このときにおける導電パターン電極9のF端部の位置を
基準位置と訂う。
電パターン電極9の下端部と、プリント板2の下端縁と
の間に形成された所定幅のスペースSは、プリント板の
製造工程において一枚のボート士、に多数のプリント板
を整列して形成したあとで、各プリント板間を分離カッ
トする際に必要とされる遊ひである1、このスペース8
はプリント板端部を挟んで対応しあう各導電パターンに
おいて等しく設定されている8、本明細書においては、
このときにおける導電パターン電極9のF端部の位置を
基準位置と訂う。
しかしながら、このような従来のリード端rを用いた接
続においては、櫛状に接続一体化されたリード端子をI
c基板を部リード川電極に取イτ]Gづ、デイツプ槽か
ら取出してハンダ(=1けする際に、挟持部8と導電パ
ターン電極9との間に ・時的に残留保持されていた溶
融ハンダの 部がリード端子に沿って降下して、第2図
(c)に示すように挟持部8F部に達したところで棒状
部4aとの間でブリッジ10を形成した状態で冷却硬化
する現象が多発する1゜ 連接棒7を切離した後においてもこのブリッジ部10は
残留するため、リード端子8をマザーポートのスルーホ
ール6内に差込んだときにこのブリッジ部分10がスル
ーボール6開1−1に引っ掛かって充分な差込み深さを
得ることがてきなくなる。このため、ハイブリットIc
JI![1の天装高さが必要以上に増大するという問題
を生じる。
続においては、櫛状に接続一体化されたリード端子をI
c基板を部リード川電極に取イτ]Gづ、デイツプ槽か
ら取出してハンダ(=1けする際に、挟持部8と導電パ
ターン電極9との間に ・時的に残留保持されていた溶
融ハンダの 部がリード端子に沿って降下して、第2図
(c)に示すように挟持部8F部に達したところで棒状
部4aとの間でブリッジ10を形成した状態で冷却硬化
する現象が多発する1゜ 連接棒7を切離した後においてもこのブリッジ部10は
残留するため、リード端子8をマザーポートのスルーホ
ール6内に差込んだときにこのブリッジ部分10がスル
ーボール6開1−1に引っ掛かって充分な差込み深さを
得ることがてきなくなる。このため、ハイブリットIc
JI![1の天装高さが必要以上に増大するという問題
を生じる。
特に、ブリッジ10の形状やその部分のハンダの量には
バラツキがあるから、各スルーホール6に対するリード
電極の差込み深さにバラツキが生しハイブリットIC基
′板の実装姿勢に傾き、倒れが生じる。
バラツキがあるから、各スルーホール6に対するリード
電極の差込み深さにバラツキが生しハイブリットIC基
′板の実装姿勢に傾き、倒れが生じる。
なお、ブリッジ10を除去するためにデイツプ後に再び
ハンダを溶融することは、導電パターン電極9と挟持部
8との間のハンダをも除去する結果となるため、論外で
ある。
ハンダを溶融することは、導電パターン電極9と挟持部
8との間のハンダをも除去する結果となるため、論外で
ある。
このようなブリッジが発生ずることは不良品発生率を高
め、ハイブリットICに対する信頼性を低下させる原因
となっている。換言すれば、ハイブリットICの高集積
化、小型化に対する大きな障害となっている。
め、ハイブリットICに対する信頼性を低下させる原因
となっている。換言すれば、ハイブリットICの高集積
化、小型化に対する大きな障害となっている。
(発明の目的)
本発明は」二記に鑑みてなされたものであり、ハイブリ
ットIC基板等の導電パターン電極にり一ト端子を接続
するためにハイブリットIC基板の導電パターンにリー
ド端子先端U字屈曲部を嵌入した状態にてハンダ槽にデ
イツプする工程において、リード端子先端部U字形の挟
持部の下部にハンダのブリッジが形成されることを防1
トすることができるハイブリットIc基板等の導電パタ
ーン電極を提供することを1」的としている。
ットIC基板等の導電パターン電極にり一ト端子を接続
するためにハイブリットIC基板の導電パターンにリー
ド端子先端U字屈曲部を嵌入した状態にてハンダ槽にデ
イツプする工程において、リード端子先端部U字形の挟
持部の下部にハンダのブリッジが形成されることを防1
トすることができるハイブリットIc基板等の導電パタ
ーン電極を提供することを1」的としている。
(発明の概要)
−1−記目的を達成するため、本発明のハイブリットI
C基板等の導電パターン電極にあっては、ハイブリッ
ドIC基板のプリント板の導電パターン電極を、ツー1
〜端子先端の挟持部で導電パターン電極を含むプリント
板を挟持することによってリード端子を設けたハイブリ
ットIC基板において、該プリント板端部の両面に形成
された各一対の導電パターン電極の少なくとも一方の周
辺端部と前記プリント板端部との距離即ち、リード電極
パターンの下部とプリント基板周縁部との間の電極未形
成部分たる空間部分の長さを基準位置よりも太きくして
いることを特徴としている。
C基板等の導電パターン電極にあっては、ハイブリッ
ドIC基板のプリント板の導電パターン電極を、ツー1
〜端子先端の挟持部で導電パターン電極を含むプリント
板を挟持することによってリード端子を設けたハイブリ
ットIC基板において、該プリント板端部の両面に形成
された各一対の導電パターン電極の少なくとも一方の周
辺端部と前記プリント板端部との距離即ち、リード電極
パターンの下部とプリント基板周縁部との間の電極未形
成部分たる空間部分の長さを基準位置よりも太きくして
いることを特徴としている。
(実施例)
以下、添付図面に基いて本発明のハイブリットIc基板
等の導電パターン電極を詳細に説明する。なお、+ii
i記第2図(al (N (c) と同一の部分は
同一゛の符号で表し、重複した説明は省略する。
等の導電パターン電極を詳細に説明する。なお、+ii
i記第2図(al (N (c) と同一の部分は
同一゛の符号で表し、重複した説明は省略する。
第1図(a) (b)は本発明の一実施例を示し、こ
のプリント板2の端部の両面に形成された各導電パター
ン電極20a、20bの形成位置は、従来の導電パター
ン電極の場合と異なって、プリント板2の端縁(マザー
ボード5面と接続される端縁)と各導電パターン電極2
0a、20bとの間のスペースS1、S2が夫々穴なる
ように構成されている。
のプリント板2の端部の両面に形成された各導電パター
ン電極20a、20bの形成位置は、従来の導電パター
ン電極の場合と異なって、プリント板2の端縁(マザー
ボード5面と接続される端縁)と各導電パターン電極2
0a、20bとの間のスペースS1、S2が夫々穴なる
ように構成されている。
これを換言すれば、プリント板2端部を挟んで対応し合
う各導電パターン電極の一方(例えば20a)の下端部
とプリント板2の下端部との距離は、従来の導電パター
ン電極同様にプリント板の製造加工時における分離カッ
トのためのスペースを確保できる程度に必要最小限に狭
く設定する一方、他方の導電パターン電極(例えば20
b)におけるそれはプリント板2の加工時におけるカッ
トのために必要とされるスペースよりも所定幅広く設定
する。
う各導電パターン電極の一方(例えば20a)の下端部
とプリント板2の下端部との距離は、従来の導電パター
ン電極同様にプリント板の製造加工時における分離カッ
トのためのスペースを確保できる程度に必要最小限に狭
く設定する一方、他方の導電パターン電極(例えば20
b)におけるそれはプリント板2の加工時におけるカッ
トのために必要とされるスペースよりも所定幅広く設定
する。
このようにすれば、図示するようにリード端子の挟持部
8の内側で各導電パターン電極20a。
8の内側で各導電パターン電極20a。
20 bを含むプリント板2″F端縁を挟持したときに
挟持部8の内側底面と各導電パターン電極20a、20
b下端部との間に形成される空所25 a、25bの容
量が異なってくる。
挟持部8の内側底面と各導電パターン電極20a、20
b下端部との間に形成される空所25 a、25bの容
量が異なってくる。
例えば、プリント板2の厚さを1mmとすると、プリン
ト板カッ1−のための必要最小限スペース31通常は0
.25mmに設定されるが、本発明たるこの実施例では
他方の導電パターン電極のスペースS2は0.5mm程
度に設定する。勿論この数値は一例に過ぎず、リード端
子4の材質(例えばリン青銅)や挟持部の形状、導電パ
ターン電極20a、20bの材質や厚さ、プリント板の
基材の材質、ハンダの粘度等々の各種条件に応じて変動
する。
ト板カッ1−のための必要最小限スペース31通常は0
.25mmに設定されるが、本発明たるこの実施例では
他方の導電パターン電極のスペースS2は0.5mm程
度に設定する。勿論この数値は一例に過ぎず、リード端
子4の材質(例えばリン青銅)や挟持部の形状、導電パ
ターン電極20a、20bの材質や厚さ、プリント板の
基材の材質、ハンダの粘度等々の各種条件に応じて変動
する。
なお、特許請求の範囲においては、プリント板カットの
ための必要最小限スペースS1を有した導電パターン電
極20aの下端部4セj置を基準位置と称する。
ための必要最小限スペースS1を有した導電パターン電
極20aの下端部4セj置を基準位置と称する。
以」二の構成において、櫛状に接続一体化されたリード
端子4をハンダ槽にデイツプして取出したときに、スペ
ースS2を有した導電パターン電極20bト端部と挟持
部8内側底面との間に形成される空所25bを形成する
ことによって第2図に示したハンダのブリッジ10は全
く形成されることがなくなった。
端子4をハンダ槽にデイツプして取出したときに、スペ
ースS2を有した導電パターン電極20bト端部と挟持
部8内側底面との間に形成される空所25bを形成する
ことによって第2図に示したハンダのブリッジ10は全
く形成されることがなくなった。
このような効果を生じる理由は現在のところ定かでない
が、デイツプ時にこの容量の大きな空所25b内に浸入
した溶融ハンダがリード端子をハンダ槽から引き十げる
ときにいち早くハンダ槽内に流出するために、挟持部8
とリード端子とを接続3−るために必要とされる必要最
低限の量のハンダ以外は挟持部内に残留することができ
なくなるからであると、推察される。このように溶融ハ
ンダの切れが良好となる結果、従来のようにハンダ槽か
らの引き−にげ後しばらくしてから挟持部内によって保
持された溶融ハンダが降下してきて、挟持部8の下部に
達したところで冷却硬化してブリッジを形成するという
現象が無くなる。
が、デイツプ時にこの容量の大きな空所25b内に浸入
した溶融ハンダがリード端子をハンダ槽から引き十げる
ときにいち早くハンダ槽内に流出するために、挟持部8
とリード端子とを接続3−るために必要とされる必要最
低限の量のハンダ以外は挟持部内に残留することができ
なくなるからであると、推察される。このように溶融ハ
ンダの切れが良好となる結果、従来のようにハンダ槽か
らの引き−にげ後しばらくしてから挟持部内によって保
持された溶融ハンダが降下してきて、挟持部8の下部に
達したところで冷却硬化してブリッジを形成するという
現象が無くなる。
このような効果は、 一方の導電パターン電極2obの
みならず他方の導電パターン電極20aの下端部を基型
位置よりも上方に形成した場合、換階ずれば、スペース
S1を82と同様に広く設定した場合にも得ることがで
きる。従って、このような構成にした場合も本発明の範
囲内に含まれるものである。
みならず他方の導電パターン電極20aの下端部を基型
位置よりも上方に形成した場合、換階ずれば、スペース
S1を82と同様に広く設定した場合にも得ることがで
きる。従って、このような構成にした場合も本発明の範
囲内に含まれるものである。
本発明はこのように各空所25a、25が従来の必要最
低限の幅或は容量だけしかイjしていない場合には各空
所によって一時的に保持されるはずの余分なハンダが、
大きいほうの空所25bの存在によって降下しやすく
(付着しに<<)なるために、ハンダ槽から取出したと
きに挟持部にイχするして引き」二げられることがな≦
なり、引き−1−げ後に遅れて流出降下することがなく
なるから、上記のようなブリッジ形成が防lトされる。
低限の幅或は容量だけしかイjしていない場合には各空
所によって一時的に保持されるはずの余分なハンダが、
大きいほうの空所25bの存在によって降下しやすく
(付着しに<<)なるために、ハンダ槽から取出したと
きに挟持部にイχするして引き」二げられることがな≦
なり、引き−1−げ後に遅れて流出降下することがなく
なるから、上記のようなブリッジ形成が防lトされる。
従って、第2図(a) (b)に示したマザーボート
5にハイブリツドIC基板lを実装する場合においても
、リード端子4は問題なくスルーホール6内に挿着可能
であるので、マザーポート5とプリント板2との間に無
用なスペースが形成されることによる種々の不都合を招
く虞れはない。
5にハイブリツドIC基板lを実装する場合においても
、リード端子4は問題なくスルーホール6内に挿着可能
であるので、マザーポート5とプリント板2との間に無
用なスペースが形成されることによる種々の不都合を招
く虞れはない。
本発明者による実験においては、本発明の導電パターン
電極を使用することによって上記のブリッジ発生をほぼ
完全に防止することができた。
電極を使用することによって上記のブリッジ発生をほぼ
完全に防止することができた。
(発明の効果)
以−にのように本発明のハイブリットIC基板等の導電
パターン電極によれば、ハイブリットIC基板等の導電
パターン電極に対してリード端子を接続するためにリー
ド端子をハンダ槽にデイツプする工程において、リード
端子の挟持部の下部にハンダのブリッジが形成されるこ
とを防止することができる。このため、マザーボードに
対するハイブリットIC基板の装着不良と、それに伴う
信頼性の低下等の問題を一切解消することができる。
パターン電極によれば、ハイブリットIC基板等の導電
パターン電極に対してリード端子を接続するためにリー
ド端子をハンダ槽にデイツプする工程において、リード
端子の挟持部の下部にハンダのブリッジが形成されるこ
とを防止することができる。このため、マザーボードに
対するハイブリットIC基板の装着不良と、それに伴う
信頼性の低下等の問題を一切解消することができる。
第1図は本発明の一実施例の構成説明図、第2図(a)
fbl (c)は従来のハイブリッドIc基板の
構成説明図である。 1・・・ハイブリットIC基板 2・・・プリント基板
3・・・DIP型ICROM 4・・・リード端子 5・・・マザーボート+1 6・・・スルーホール 8・・・挟持部9・・・導電パ
ターン電極 10・・・ブリッジ20a、20b・・・
導電パターン電極25a、25b・・・空所
fbl (c)は従来のハイブリッドIc基板の
構成説明図である。 1・・・ハイブリットIC基板 2・・・プリント基板
3・・・DIP型ICROM 4・・・リード端子 5・・・マザーボート+1 6・・・スルーホール 8・・・挟持部9・・・導電パ
ターン電極 10・・・ブリッジ20a、20b・・・
導電パターン電極25a、25b・・・空所
Claims (1)
- ハイブリッドIC基板のプリント板の周縁部両面の導電
パターン電極リード端子先端の挟持部でプリント板を含
んで挟持することによってリード端子を設けたハイブリ
ッドIC基板において、該プリント板周縁部の両面に夫
々対応して形成した少なくとも一方面の導電パターン電
極の外側端辺と前記プリント基板端辺との離間距離を基
準寸法より大きくしたことを特徴とするハイブリッドI
C基板等の導電パターン電極。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31687187A JPH01158792A (ja) | 1987-12-15 | 1987-12-15 | ハイブリッドic基板等の導電パターン電極 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31687187A JPH01158792A (ja) | 1987-12-15 | 1987-12-15 | ハイブリッドic基板等の導電パターン電極 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01158792A true JPH01158792A (ja) | 1989-06-21 |
Family
ID=18081840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31687187A Pending JPH01158792A (ja) | 1987-12-15 | 1987-12-15 | ハイブリッドic基板等の導電パターン電極 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01158792A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005056208A1 (de) * | 2005-11-25 | 2007-06-06 | Robert Bosch Gmbh | Anordnung für ein Steuergerät und Verfahren zum Kontaktieren derselben |
-
1987
- 1987-12-15 JP JP31687187A patent/JPH01158792A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005056208A1 (de) * | 2005-11-25 | 2007-06-06 | Robert Bosch Gmbh | Anordnung für ein Steuergerät und Verfahren zum Kontaktieren derselben |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0159771A2 (en) | Chip resistors and forming method | |
JP3288654B2 (ja) | 電気コネクタの製造方法 | |
US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
JPH01158792A (ja) | ハイブリッドic基板等の導電パターン電極 | |
JPH04357801A (ja) | チップ形抵抗器連の製造方法 | |
JPH03241802A (ja) | チップ型電子部品 | |
JPH0537271A (ja) | チツプ部品の電極形成方法 | |
CN213586442U (zh) | 电子线路总成 | |
US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
JPH0446381Y2 (ja) | ||
JPH06152092A (ja) | 表面実装型基板アセンブリ | |
JPH04243187A (ja) | プリント基板 | |
JP2864705B2 (ja) | Tab用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
JPH01138791A (ja) | 混成集積回路装置 | |
JPS61115343A (ja) | 半導体集積回路 | |
JP2682135B2 (ja) | Icパッケージ | |
KR200408838Y1 (ko) | 인쇄회로기판 | |
US6424535B1 (en) | Hybrid circuit with contact surfaces (solder pads) | |
JP2616571B2 (ja) | 半導体装置の製造方法 | |
JP2553989Y2 (ja) | 電子部品 | |
JP4670199B2 (ja) | 実装基板、およびその実装方法 | |
JPH0265291A (ja) | プリント基板 | |
JPH07263848A (ja) | プリント配線板 | |
JPH03218089A (ja) | 電気部品の端子装置 |