TWI500374B

TWI500374B - 封裝基板及其製法

Info

Publication number: TWI500374B
Application number: TW103112821A
Authority: TW
Inventors: Yu Ying Chao; Zhao Chong Zeng; Jian Jhih Du; Chun Wei Liu
Original assignee: Unimicron Technology Corp
Priority date: 2014-04-08
Filing date: 2014-04-08
Publication date: 2015-09-11
Also published as: TW201540155A

Description

封裝基板及其製法

　　本發明係有關一種封裝基板，尤指一種能提升可靠度之封裝基板及其製法。

　　隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，為了符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向，遂提供一種具有供電子元件放置之凹槽，此種方式不僅能整體縮減半導體裝置的體積，亦能提升電性功能，而成為一種封裝趨勢。

　　習知製作凹槽之方式繁多。例如，壓合一核心板與具有開口之線路板，但因接置時需先進行對位動作而易產生精準誤差，且若接置不良將容易造成分層的問題，又，因需進行多段製程而導致製作時程較長，進而提高成本。

　　於另一方式中。係先於封裝基板中嵌埋離型膜，再以頂針將離型膜上之結構移除。然而，此方式僅適合用於較大尺寸之凹槽，且該封裝基板之底側需製作供頂針插入之插孔，致使該封裝基板製作線路之空間減少。

　　因此，業界遂發展出一種製作開口之方式，如第1A至1B圖所示，係為習知封裝基板1之製法之剖視示意圖。

　　如第1A圖所示，提供一具有相對之第一表面10a及第二表面10b的板體10，且於該第一表面10a上形成一離形層11，並於該第一表面10a上壓合一線路增層結構14，而於該板體10之第二表面10b形成線路層13。

　　如第1B圖所示，移除該離形層11上的線路增層結構14材料，以形成開口100，且該離形層11外露於該開口100，俾供放置如半導體晶片之電子元件（圖略）。

　　惟，習知封裝基板之製法中，因該離型層11係接觸該板體10與該線路增層結構14之線路140，且該板體10與該線路140之材質不同，故不容易移除該離形層11，且於移除時容易損壞線路140。

　　再者，若不移除該離型層11，將使該開口100之空間變小，而不利於放置電子元件之選擇性。

　　因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

　　鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：板體，係具有相對之第一表面與第二表面、及連通該第一與第二表面之開口；第一內線路層，係設於該板體之第一表面上，且該第一內線路層具有外露於該開口之外露部，該外露部之邊緣係具有溝道；以及第一線路增層結構，係設於該第一內線路層上，且該開口延伸至該外露部，令該外露部與該開口作為槽結構。

　　前述之封裝基板中，該溝道之深度係小於25μm，且該外露部外露於該開口之表面與該第一表面之間具有高度差。

　　本發明亦提供一種封裝基板，係包括：板體，係具有相對之第一表面與第二表面、及連通該第一與第二表面之開口；第一內線路層，係設於該板體之第一表面上；以及第一線路增層結構，係設於該第一內線路層上並封蓋該開口之一側，且該開口延伸至該第一線路增層結構而成為槽結構，使部分該第一線路增層結構作為該槽結構之底部。

　　前述之封裝基板中，該底部位於該開口中之表面係與該第一表面之間具有高度差。

　　本發明復提供一種封裝基板之製法，係包括：提供一具有相對之第一表面與第二表面的板體，於該第一表面上定義一預移除區，且該預移除區上形成有離型層；於該板體未被離型層所覆蓋之第一表面上形成第一內線路層，同時於離型層上形成覆蓋該離型層之包覆層；於該第一內線路層與該包覆層上形成第一線路增層結構；以及移除該離型層及該預移除區朝該第二表面方向上之結構，以形成連通該第一與第二表面之開口，且該開口延伸至該第包覆層，而成為槽結構。

　　前述之製法中，該離形層之材質係為抗黏性或非黏性材質。例如，該離形層之厚度係至多100μm。

　　前述之製法中，藉由定深盲撈(blind routing)方式移除該板體之第二表面與該離型層之間的材料。例如，該定深盲撈方式係沿該離型層之邊緣進行。

　　前述之製法中，該包覆層外露於該開口以作為該槽結構之底部，且該包覆層之表面與該第一表面之間具有高度差，並於形成該開口後，該底部之邊緣係具有溝道，且該溝道之深度係小於25μm。

　　前述之製法中，於形成該開口時，一併移除該包覆層外露於開口之部分，令該第一線路增層結構外露於該開口，以作為該槽結構之底部，且該底部之表面與該第一表面之間具有高度差。

　　前述之封裝基板及其製法中，復包括於該板體之第二表面上形成線路層。

　　另外，前述之封裝基板及其製法中，復包括於該板體之第二表面上形成第二線路增層結構，且於移除該板體之第二表面與該離型層之間的材料時，一併移除該板體之第二表面上的材料，本案以向上增層一次為例，另外亦可依使用者需求選擇性地增層多層後再一併移除。

　　由上可知，本發明之封裝基板及其製法，係藉由先以該包覆層覆蓋該離型層，故於移除該離型層時，該離型層僅接觸該包覆層，因而容易移除該離形層，且不會損壞線路增層結構之線路，並使該開口之空間較大，以利於放置電子元件之選擇性。

1,2,2’‧‧‧封裝基板

10,20‧‧‧板體

10a,20a‧‧‧第一表面

10b,20b‧‧‧第二表面

100,200‧‧‧開口

11,21‧‧‧離型層

13,241,251‧‧‧線路層

14‧‧‧線路增層結構

140‧‧‧線路

22‧‧‧第一內線路層

22’‧‧‧包覆層

22a,22b‧‧‧金屬材

220‧‧‧外露部

221‧‧‧溝道

23‧‧‧第二內線路層

24‧‧‧第一線路增層結構

240,250‧‧‧介電層

242,252‧‧‧導電盲孔

25‧‧‧第二線路增層結構

26,26’‧‧‧槽結構

260,260’‧‧‧底部

C‧‧‧預移除區

D,T‧‧‧高度差

d‧‧‧深度

t‧‧‧厚度

　　第1A至1B圖係為習知封裝基板之製法的剖視示意圖；以及

　　第2A至2E圖係為本發明之封裝基板之製法之剖視示意圖；其中，第2E’圖係為第2E圖之另一實施例。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

　　第2A至2E圖係為本發明之封裝基板2之製法之剖視示意圖。

　　如第2A圖所示，提供一具有相對之第一表面20a及第二表面20b的板體20，再於該第一表面20a上形成一離形層21。接著，於該板體20之第一表面20a與第二表面20b上同時形成金屬材22a,22b，且該金屬材22a,22b如化鍍銅、電鍍銅等，並無特別限制。

　　於本實施例中，該板體20可為一銅箔基板移除該銅箔後之基材，且待移除該銅箔後再形成該離形層21。

　　再者，於該第一表面20a上定義一預移除區C，令該離型層21僅設於該預移除區C上。

　　又，該離型層21之材質係為抗黏性或非黏性的固態離型薄膜材料，如固態離型聚醯亞胺（Polyimide, PI）材，且該離型層21之厚度t係約為1μm至100μm之間。

　　另外，該離型層21之製作係先將一固態離型薄膜貼覆於該第一表面20a上，再使用雷射加工以撕除該預移除區C外的離型薄膜材料，藉以形成該離型層21。

　　如第2B圖所示，圖案化蝕刻該金屬材22a,22b，以於該板體20之第一表面20a與該離型層21上分別形成第一內線路層22及覆蓋該離型層21之包覆層22’，且於該第二表面20b上形成第二內線路層23。

　　如第2C圖所示，於該板體20之第一表面20a、第一內線路層22與包覆層22’上形成第一線路增層結構24，且於該板體20之第二表面20b與該第二內線路層23上形成第二線路增層結構25。

　　於本實施例中，該第一線路增層結構24具有至少一介電層240、設於該介電層240上之線路層241、及電性連接該線路層241之導電盲孔242。

　　再者，該導電盲孔242係連接該第一內線路層22。

　　又，該第二線路增層結構25具有至少一介電層250、設於該介電層250上之線路層251、及電性連接該線路層251與第二內線路層23之導電盲孔252。

　　另外，於該預移除區C所對應上方的介電層250中不會形成線路層251與第二內線路層23。

　　如第2D至2E圖所示，移除該離型層21及該預移除區C朝該第二表面20b方向上之結構，以形成連通該第一與第二表面20a,20b及第二線路增層結構25之開口200，且該包覆層22’外露於該開口200以作為外露部220，該開口200並延伸至該第一線路增層結構24，令該外露部220與該開口200作為槽結構26，俾供放置如半導體晶片之電子元件（圖略），其中，該包覆層22’（或該外露部220）係為該槽結構26之底部260。

　　於本實施例中，係藉由定深盲撈(blind routing)方式移除該板體20之第二表面20b與該離型層21之間的材料、該離型層21及該板體20之第二表面20b上的材料，其精度可達25μm。具體地，係使用銑刀沿該離型層21之邊緣（即沿該預移除區C之邊緣）進行切除。

　　再者，形成該開口200後，於該外露部220上會有銑刀旋轉的痕跡，且該外露部220之邊緣係具有溝道221，該溝道221之深度d係小於25μm。

　　又，因為定深盲撈之方式是藉由偵測金屬與探針(圖略)間的電容以控制盲撈深度，故進行盲撈製程時，於底面保有金屬（即該包覆層22’），可更精確控制該槽結構26之深度，其精度可達25μm。

　　另外，該底部260之表面（即該外露部220外露於該開口200之表面）與該第一表面20a之間具有高度差T，如第2E圖所示，該底部260之表面高度位置低於該第一表面20a之高度位置。

　　於另一實施例中，如第2E’圖所示，移除製程後，可再移除外露於該開口200之外露部220，令該第一線路增層結構24之介電層240外露於該開口200，以作為槽結構26’之底部260’，且該底部260’位於該開口200中之表面係與該第一表面20a之間具有高度差D（D＞10μm），即該底部260’之表面高度位置低於該第一表面20a之高度位置，而該介電層240之厚度之值大於該高度差D之值。

　　本發明之製法中，因先以金屬包覆層22’覆蓋該離型層21，故於移除該離型層21時，該離型層21僅接觸金屬材質，因而容易移除該離形層21，且不會損壞線路層241,251、第一內線路層22與第二內線路層23。

　　再者，本發明之製法因會移除該離型層21，故相較於習知製法，本發明之開口200之空間較大，因而有利於放置電子元件之選擇性。

　　本發明復提供一種封裝基板2,2’，係包括：一板體20、一第一內線路層22以及第一線路增層結構24。

　　所述之板體20係具有相對之第一表面20a與第二表面20b、及連通該第一與第二表面20a,20b之開口200。

　　所述之第一內線路層22係設於該板體20之第一表面20a上。

　　所述之第一線路增層結構24係設於該金屬層22上，且該開口200延伸至該第一線路增層結構24。

　　於一實施例中，該第一內線路層22具有外露於該開口200之外露部220，令該外露部220與該開口200作為槽結構26，且該外露部220作為該槽結構26之底部260。具體地，該外露部220外露於該開口200之表面與該第一表面20a之間具有高度差T，且該外露部220之邊緣係具有溝道221，例如，該溝道221之深度d係小於25μm。

　　於一實施例中，該第一線路增層結構24係封蓋該開口200之一側而成為槽結構26’，並令部分該第一線路增層結構24作為該槽結構26’之底部260’，且該底部260’位於該開口200中之表面與該第一表面20a之間具有高度差D。

　　於一實施例中，所述之封裝基板2,2’復包括設於該板體20之第二表面20b上之線路層，如該第二內線路層23。

　　於一實施例中，所述之封裝基板2,2’復包括設於該板體20之第二表面20b上之第二線路增層結構25。

　　綜上所述，本發明之封裝基板及其製法，主要藉由該包覆層之設計，以利於移除該離形層，故能縮短製程時間，且不會損壞線路層，並有利於放置電子元件之選擇性。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧封裝基板

20‧‧‧板體

20a‧‧‧第一表面

20b‧‧‧第二表面

200‧‧‧開口

22‧‧‧第一內線路層

22’‧‧‧包覆層

220‧‧‧外露部

221‧‧‧溝道

23‧‧‧第二內線路層

24‧‧‧第一線路增層結構

240,250‧‧‧介電層

241,251‧‧‧線路層

242,252‧‧‧導電盲孔

25‧‧‧第二線路增層結構

26‧‧‧槽結構

260‧‧‧底部

d‧‧‧深度

T‧‧‧高度差

Claims

一種封裝基板之製法，係包括：提供一具有相對之第一表面與第二表面的板體，且於該第一表面上定義一預移除區，該預移除區上形成有離型層；於該板體未被離型層所覆蓋之第一表面形成第一內線路層，同時於離型層上形成覆蓋該離型層之包覆層；於該第一內線路層與該包覆層上形成第一線路增層結構；以及移除該離型層及該預移除區朝該第二表面方向上之結構，以形成連通該第一與第二表面之開口，且該開口延伸至該包覆層，而成為槽結構。
如申請專利範圍第1項所述之封裝基板之製法，其中，該包覆層外露於該開口以作為該槽結構之底部。
如申請專利範圍第2項所述之封裝基板之製法，其中，形成該開口後，該底部之邊緣係具有溝道。
如申請專利範圍第1項所述之封裝基板之製法，其中，於形成該開口時，一併移除外露於該開口之包覆層，令該第一線路增層結構外露於該開口，以作為該槽結構之底部。
如申請專利範圍第1項所述之封裝基板之製法，其中，藉由盲撈方式移除該板體之第二表面與該離型層之間的材料。
如申請專利範圍第5項所述之封裝基板之製法，其中，藉由包覆層可使盲撈之定深精度達25μm。
如申請專利範圍第5項所述之封裝基板之製法，其中，該定深盲撈方式係沿該離型層之邊緣進行。
如申請專利範圍第1項所述之封裝基板之製法，復包括於該板體之第二表面上形成線路層。
如申請專利範圍第1或8項所述之封裝基板之製法，復包括於該板體之第二表面上形成第二線路增層結構。
如申請專利範圍第9項所述之封裝基板之製法，復包括於移除該板體之第二表面與該離型層之間的材料時，一併移除該板體之第二表面上的材料。
一種封裝基板，係包括：板體，係具有相對之第一表面與第二表面、及連通該第一與第二表面之開口；第一內線路層，係設於該板體之第一表面上，且該第一內線路層具有外露於該開口之外露部，該外露部之邊緣係具有溝道；以及第一線路增層結構，係設於該第一內線路層上，且該開口延伸至該外露部，令該外露部與該開口作為槽結構。
如申請專利範圍第11項所述之封裝基板，其中，該溝道之深度係小於25μm。
如申請專利範圍第11項所述之封裝基板，復包括設於該板體之第二表面上之線路層。
如申請專利範圍第11或13項所述之封裝基板，復包括設於該板體之第二表面上之第二線路增層結構。
如申請專利範圍第11項所述之封裝基板，其中，該外露部外露於該開口之表面與該第一表面之間具有高度差。
一種封裝基板，係包括：板體，係具有相對之第一表面與第二表面、及連通該第一與第二表面之開口；第一內線路層，係設於該板體之第一表面上；以及第一線路增層結構，係設於該第一內線路層上並封蓋該開口之一側，使該第一線路增層結構封蓋該開口之部分作為該槽結構之底部，並使該開口延伸至該第一線路增層結構而成為槽結構，其中，該槽結構之底部係為平坦表面。
如申請專利範圍第16項所述之封裝基板，復包括設於該板體之第二表面上之線路層。
如申請專利範圍第16或17項所述之封裝基板，復包括設於該板體之第二表面上之第二線路增層結構。
如申請專利範圍第16項所述之封裝基板，其中，該底部位於該開口中之表面係與該第一表面之間具有高度差。